KR20070004080A - 다공성 다이아몬드 막의 제조법 - Google Patents

다공성 다이아몬드 막의 제조법

Info

Publication number
KR20070004080A
KR20070004080A KR1020067022935A KR20067022935A KR20070004080A KR 20070004080 A KR20070004080 A KR 20070004080A KR 1020067022935 A KR1020067022935 A KR 1020067022935A KR 20067022935 A KR20067022935 A KR 20067022935A KR 20070004080 A KR20070004080 A KR 20070004080A
Authority
KR
South Korea
Prior art keywords
diamond layer
forming
bonds
layer
defect
Prior art date
Application number
KR1020067022935A
Other languages
English (en)
Inventor
크라마드하티 라비
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20070004080A publication Critical patent/KR20070004080A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 초소형 전자 구조체의 형성방법에 관한 것이다. 이러한 방법은, 기재 위에 다이아몬드 층의 일부분이 결함을 포함하는 다이아몬드 층을 형성하는 단계; 및 다이아몬드 층으로부터 결함을 제거함으로써 다이아몬드 층에 기공을 형성하는 단계를 포함한다.

Description

다공성 다이아몬드 막의 제조법{MANUFACTURE OF POROUS DIAMOND FILMS}
본 발명은 일반적으로 초소형 전자장치(microelectronic device)의 분야, 보다 특히 낮은 유전상수 및 높은 기계적 강도를 나타내는 다공성 다이아몬드 막의 제조방법에 관한 것이다.
초소형 전자장치는 전형적으로 층간 유전체(ILD) 층과 같은 유전체 층들에 의해 서로 절연되는, 금속 상호접속 라인과 같은 전도성 층을 포함한다. 장치 특징부가 수축됨에 따라, 장치의 각 층 위의 금속 라인(metal line)들 사이의 거리가 감소되고, 따라서 장치의 정전용량(capacitance)이 증가할 수 있다. 이러한 정전용량의 증가는 RC 지연 및 용량 결합된 신호(누화로도 공지됨)와 같은 유해 효과의 원인이 될 수 있다.
상기 문제에 대처하기 위하여, 이산화규소(및 비교적 높은 유전상수를 갖는 다른 물질) 대신에 비교적 낮은 유전상수를 갖는 절연 물질(저-k 유전체로도 불림)을 사용하여 금속 라인을 분리하는 유전체 층(ILD)을 형성한다. 그러나, 현재 사용되는 다수의 저-k ILD 물질은 후속적인 웨이퍼 공정 중에, 예컨대 조립 및 포장 조작 중에 기계적이고 구조적인 문제를 야기할 수 있는 낮은 기계적 강도를 가진다.
다이아몬드 막이 매우 높은 기계적 강도를 나타낸다는 것은 공지되어 있다. 그러나, 화학증착(chemical vapor deposition; CVD)과 같은 공정에 의해 증착된 다이아몬드 막의 유전상수는 전형적으로는 약 5.7이다. 초소형 전자장치의 제작에 이용하기 위해서는 저 k의 유전상수 및 높은 기계적 강도를 둘 다 나타내는 다이아몬드 막을 제공하는 것이 유리하다.
본원은 본 발명으로서 간주되는 것을 특별히 지적하고 명백하게 청구하는 청구범위로 귀결되지만, 본 발명의 이점은 첨부된 도면을 참조하면 하기 발명의 상세한 설명으로부터 보다 용이하게 파악될 수 있다.
도 1a 내지 1c는 본 발명의 양태에 따른 구조체를 도시한다.
도 2는 본 발명의 양태에 따른 공정도를 도시한다.
도 3은 본 발명의 다른 양태에 따른 클러스터 장비를 도시한다.
도 4a 내지 4e는 본 발명의 다른 양태에 따른 구조체를 도시한다.
도 5는 본 발명의 다른 양태에 따른 공정도를 도시한다.
도 6a 내지 6e는 본 발명의 다른 양태에 따른 구조체를 도시한다.
도 7은 종래기술의 구조체를 도시한다.
하기 상세한 설명은 본 발명이 실시될 수 있는 특정 양태를 예시한 도면을 참조로 하여 기술된다. 이들 양태는 당업자가 본 발명을 실시할 수 있도록 충분히 구체적으로 기술되어 있다. 본 발명의 다양한 양태는, 비록 상이할지라도 반드시 상호 배타적이지는 않는 것으로 이해되어야 한다. 예를 들어, 한 양태에 따라 본원에서 기술된 특정한 특징부, 구조 또는 특성은 본 발명의 사상 및 범주를 벗어남이 없이 다른 양태 내에서 실행될 수 있다. 또한, 개시된 양태 각각의 범주 내의 개별적인 부재의 위치 또는 배열이 본 발명의 사상 및 범주를 벗어남이 없이 변형될 수 있는 것으로 이해되어야 한다. 그러므로, 하기 상세한 설명은, 이로써 본 발명이 제한되는 것으로 이해되어서는 아니 되며, 본 발명의 범위는 오로지 첨부된 청구범위에 의해 한정되고 청구범위가 부여하는 충분한 범위의 등가물과 함께 적절하게 해석된다. 도면 전반에 걸쳐서 동일한 도면부호는 동일하거나 유사한 기능의 구성요소를 지칭한다.
초소형 전자장치의 형성방법 및 관련 구조체가 기술된다. 상기 방법은, 기재 위에, 결함을 포함하는 다이아몬드 층을 형성하는 단계, 및 이어서 다이아몬드 층으로부터 결함을 제거함으로써 다이아몬드 층에 기공을 형성하는 단계를 포함한다. 다이아몬드 층으로부터 결함을 제거하면 기계적 고장 없이 후속 조립 및 포장 조작에 견딜 수 있는 높은 강도의 저-k 유전체 ILD 물질의 제작이 가능하다.
도 1a 내지 1c는 낮은 유전상수 및 높은 기계적 강도를 갖는 다이아몬드 층의 형성방법 및 관련 구조체의 한 양태를 예시한다. 도 1a는 기재(100)의 일부분의 단면도이다. 기재(100)는 비제한적으로 규소, 절연체 상 규소(silicon-on-insulator), 게르마늄, 인듐, 안티모나이드, 납 텔루라이드, 인듐 아세나이드, 인듐 포스파이드, 갈륨 아세나이드, 갈륨 안티모나이드 또는 이들의 조합물과 같은 물질로 이루어질 수 있다.
기재(100) 위에 다이아몬드 층(102)이 형성될 수 있다(도 1b). 다이아몬드 층(102)은 다이아몬드 층의 증착에 적합한 당해분야 공지의 통상적인 방법, 예를 들어 화학증착(CVD)을 이용하여 형성될 수 있다. 한 양태에서, 공정 압력은 약 10 내지 100토르의 범위일 수 있고, 온도는 약 300 내지 900℃일 수 있고, 전력은 약 10 내지 약 200kW일 수 있다. 플라즈마 발생 방법은 DC 글로 방전 CVD(DC glow discharge CVD), 필라멘트 보조 CVD(filament assisted CVD) 및 마이크로파 강화 CVD(microwave enhanced CVD)를 포함할 수 있다.
한 양태에서, CH4, C2H2와 같은 탄화수소 기체, 풀러린 또는 고체 탄소 기체 전구체를 사용하여 다이아몬드 층(102)을 형성할 수 있으며, CH4(메탄)가 바람직하다. 탄화수소 기체는, 수소 기체의 농도에 대해서 약 10% 이상의 탄화수소 기체의 농도로 수소 기체와 혼합될 수 있다: 당해 분야에 공지되어 있듯이, 일반적으로는 약 10% 이상의 탄화수소 농도에서 다이아몬드 층(102)의 결정 격자에서 실질적인 양의 결함(106), 예를 들어 이중 결합(106a), 격자간원자(interstitial)(106b) 및 빈 격자점(vacancy)(106c)을 포함할 수 있는 다이아몬드 층(102)의 형성을 일으킨다(도 1b). 당업자는, 결함(106)이 결정 격자내에 임의의 비-sp3형 형태의 다이아몬드 결합 및 임의의 형태의 이형체, 예를 들어 흑연 또는 비-다이아몬드 형태의 탄소를 포함할 수 있는 것임을 이해할 것이다.
본 발명의 다이아몬드 층(102)은 다이아몬드 층(102)의 결정 격자의 원자(103) 사이의 결합 유형의 혼합물을 포함할 수 있다. 다이아몬드 층(102)은 당업자에게 sp2형 결합으로서도 공지된 이중 결합(106a) 및 당업자에게 sp3형 결합으로서 공지된 단일 결합(104)의 혼합물을 포함할 수 있다. 본 발명의 다이아몬드 층(102)은 종래 기술, 전형적으로 주로 sp3형 결합(즉, 단일 결합(704)에 의해 함께 결합된 탄소 원자(703))을 포함하고 일반적으로 다른 유형의 결함을 거의 포함하지 않는 "순수-형" 다이아몬드 층(702)(도 7)보다 더 큰 백분율의 결함(106)을 포함한다(즉, 결함(106)의 양은 약 10% 내지 약 60% 초과일 수 있다).
결함(106)은 다이아몬드 층(102)으로부터 선택적으로 제거되거나 에칭될 수 있다. 한 양태에서, 결함(106)은, 예를 들어 산화 공정을 이용하여 제거될 수 있다. 상기 산화 공정은 분자 산소를 이용하고 다이아몬드 층(102)을 약 450℃ 미만의 온도까지 가열하는 것을 포함할 수 있다. 사용될 수 있는 다른 산화 공정은 당업계에 주지된 바와 같이 분자 산소 및 급속 열풀림처리(rapid thermal processing: RTP) 장치를 이용하는 것이다. 결함(106)은 또한 당업계에 공지된 바와 같이 산소 및/또는 수소 플라즈마를 이용함으로써 다이아몬드 층(102)으로부터 제거될 수 있다.
다이아몬드 층(102)의 결정 격자로부터 결함(106)을 선택적으로 에칭함으로써 기공(108)을 형성할 수 있다(도 1c). 기공(108)은 결정 격자내의 미싱(missing) 원자 또는 빈 격자점의 클러스터를 포함할 수 있다. 산화 및/또는 플라즈마 제거 공정이, 다이아몬드 층(102)의 단일 결합(104)을 감지할 수 없을 정도로 에칭하면서 다이아몬드 층(102)의 결함(106)을 제거하거나 에칭하므로, 기공은 격자로부터의 실질적인 양의 결함(106)을 선택적으로 제거함으로써 형성될 수 있다. 기공(108)은 약 1의 유전상수를 갖는 격자 중의 공극(空隙)이므로 기공(108)은 다이아몬드 층(102)의 유전상수를 저하시킨다.
기공(108)이 형성된 후, 다이아몬드 층(102)은 약 2.0 미만일 수 있는 유전상수를 가지고, 한 양태에 있어서는 바람직하게는 약 1.95 미만인 유전상수를 갖는다. 다공성 다이아몬드 층(102)에서의 경질 sp3 결합의 존재는 다공성 막의 낮은 유전상수를 갖는 "순수"형 다이아몬드 막의 높은 기계적 강도의 이점을 부여한다. 다공성 다이아몬드 층(102)의 강도 계수는 약 6GPa 초과의 값을 가질 수 있다. 따라서, 다이아몬드 격자에 다공성, 공극 및 다른 상기 내부 불연속성을 도입함으로써, 본 발명의 방법은 낮은 유전상수, 높은 기계적 강도의 다이아몬드 층(102)의 형성을 가능하게 한다.
도 2는 본 발명의 다른 양태에 따른 방법의 공정도를 도시한다. 단계(210)에서, 도 1b의 다이아몬드 층(102)과 유사하게, 기재 위에, 결함을 포함하는 제 1 다이아몬드 층이 형성된다. 단계(220)에서, 선택적인 에칭에 의해 결함이 다이아몬드 층으로부터 제거된다. 단계(230)에서, 결함을 포함하는 제 1 다이아몬드 층 위에 제 2 다이아몬드 층이 형성된다. 단계(240)에서, 결함이 제 2 다이아몬드 층으로부터 제거된다. 다이아몬드 층(102)의 유전상수는 특정 고안 요구조건에 따라 증착 사이클 및 에칭 사이클의 수를 변화시킴으로써 맞출 수 있다.
당업자는, 제 1 다이아몬드 층이 클러스터 장비(300)의 증착 챔버(310)에서 증착될 수 있는 것임을 이해할 것이다(도 3). 이어서, 제 1 다이아몬드 층으로부터의 결함의 제거는 챔버 장비의 개별 산화 챔버(320)에서 달성될 수 있다. 이러한 방식으로, 다이아몬드 층(102)의 두께 및 다공성은 특정 적용에 대해 필요한 유전상수 및 기계적 강도를 갖는 다이아몬드 층(102)을 형성하도록 정밀하게 조절될 수 있다. 대안적으로, 상기 형성 및 결함 제거 공정 단계는 또한 동일한 공정 챔버에서 수행될 수 있다. 또다른 경우에 있어서, 증착 단계 중의 탄화수소 기체 및 수소 기체 사이의 비, 및 제거 단계 중의 에칭 시간과 같은 공정 변수는 특정 고안 고려에 따라 더 큰 공정 범위를 제공하도록 조정될 수 있다.
도 4a 내지 4e는 본 발명의 다른 양태를 도시한다. 도 4a는 도 1a의 기재(100)와 유사한 기재(410)의 일부분의 단면도를 예시한다. 이때, 기재(410) 위에 제 1 다이아몬드 층(420)이 형성될 수 있다(도 4b). 제 1 다이아몬드 층(420)은 sp2형 결합(이중 결합) 및 sp3형 결합(단일 결합)의 혼합물을 포함할 수 있다. 제 1 다이아몬드 층(420)은 상부(425)를 포함할 수 있다. 상기 다이아몬드 층(102)의 형성에 사용된 것과 유사한 공정 조건을 사용하여 제 1 다이아몬드 층(420)을 형성할 수 있다.
제 1 다이아몬드 층(420)의 sp2형 결합의 백분율은 그 층의 형성도중 사용된 플라즈마 중의 메탄 기체에 대한 탄화수소 기체의 백분율을 증가시킴으로써 증가될 수 있다. 제 1 다이아몬드 층(420)의 유전상수는 제 1 다이아몬드 층(420)내의 sp2형 결합의 증가에 기인하여 탄화수소의 백분율이 기체 혼합물에서 증가함에 따라 감소한다. 예를 들어, 약 30% 탄화수소 기체에서, 유전상수는 약 2.0일 수 있고, 탄화수소 백분율이 더욱 증가함에 따라 감소될 수 있다. 달성된 유전상수는 물론 특정 적용의 증착 조건에 따라 다르다. 한 양태에서, 제 1 다이아몬드 층(420)의 두께는 약 5nm 내지 약 100nm일 수 있으나, 특정 적용에 따라 다르다.
제 1 다이아몬드 층(420)을 기재(410) 위에 증착시킨 후, 제 1 다이아몬드 층(420)을 당업계에 주지된 바와 같이 수소 플라즈마에 노출시킨다. 수소 플라즈마는 우선적으로 sp2 결합을 에칭함으로써 제 1 다이아몬드 층(420)의 상부(425)로부터의 실질적인 양의 sp2 결합 및 제 1 다이아몬드 층(420)내의 임의의 다른 유형의 결함(상기한 바와 같음)을 제거한다. 이러한 방식으로, 제 1 다이아몬드 층(420)의 상부(425)는 실질적으로 sp2 결합이 없는 다이아몬드 층(430)으로 전환되고, 이때 실질적으로 sp2 결합이 없는 다이아몬드 층(430)의 결합은 주로 sp3 결합을 포함한다(도 4c). 선택적으로, 예를 들어 CVD 공정을 사용함으로써 제 1 다이아몬드 층(420) 위에 실질적으로 sp2 결합이 없는 다이아몬드 층(430)이 형성될 수 있다.
이어서, 제 1 다이아몬드 층(420) 위에 제 2 다이아몬드 층(440)이 증착될 수 있다(도 4d). 제 2 다이아몬드 층(440)은 바람직하게는 제 1 다이아몬드 층(420)과 유사하게 sp2 결합 및 sp3 결합의 혼합물을 포함할 수 있다. 제 2 다이아몬드 층(440) 위에 실질적으로 sp2 결합이 없는 또 다른 다이아몬드 층(도시되지 않음)이 형성될 수 있고, 이러한 방식으로 sp2 결합 풍부 다이아몬드 층(450) 및 sp3 결합 풍부 다이아몬드 층(460)의 일련의 교호 층이 형성될 수 있다(도 4e).
따라서, 본 발명의 방법에 따라 형성된 다이아몬드 층에 강도를 부여하는 sp3 결합 풍부 층에 기인하여, 현재의 양태는 높은 기계적 강도와 함께 낮은 유전상수의 이점을 갖는 층상 다이아몬드 구조체(470)의 형성을 가능하게 한다.
도 5는 본 발명의 현재의 양태에 따른 방법의 공정도를 도시한다. 단계(510)에서는 기재 위에, sp2 및 sp3 결합의 혼합물을 포함하는 제 1 다이아몬드 층이 형성된다. 단계(520)에서는 제 1 다이아몬드 층 위에 실질적으로 sp2 결합이 없는 다이아몬드 층이 형성된다. 단계(530)에서는 실질적으로 sp2 결합이 없는 다이아몬드 층 위에 sp2 및 sp3 결합의 혼합물을 포함하는 제 2 다이아몬드 층이 형성된다. 단계(540)에서, 제 2 다이아몬드 층 위에 실질적으로 sp2 결합이 없는 다이아몬드 층이 형성된다.
도 6a는 본 발명의 양태에 따른 초소형 전자 구조체를 예시한다. 트랜지스터, 금속 상호접속 라인 등과 같은 다양한 회로 부재를 포함할 수 있는 전도성 층(610) 위에 층간 유전체(ILD)(620)이 배치될 수 있다. ILD(620)는 도 1c의 다이아몬드 층(102)과 유사하게 다공성 다이아몬드 층을 포함할 수 있거나/포함하고 도 4e의 층상 다이아몬드 구조체(470)와 유사하게 층상 다이아몬드 구조체를 포함할 수 있다. ILD(620)는 약 1.95 이하의 유전상수를 가질 수 있고, 약 6GPa 초과의 기계적 강도를 가질 수 있다.
수소 플라즈마(650)가 ILD(620)에 적용될 수 있다. 수소 플라즈마(650)는 ILD(620)의 표면 위에 존재할 수 있는 댕글링 결합(dangling bond)을 종결시키거나 부동태화시키도록 작용할 수 있다. 부동태화된 상면(622)(도 6b)과 같은 수소 부동태화된 다이아몬드 표면이 당업계에 공지되어 있고, 본원에 추가로 기술된 바와 같은 화학적 기계적 연마(CMP) 공정과 같은 후속 연마 공정 단계를 용이하게 할 수 있는 매우 낮은 마찰 계수를 나타내는 것이 인정된다.
ILD(620)에 골(625)이 형성될 수 있다(도 6c). 전도성 층(630)은 골(625)내에 및 ILD(620)의 부동태화된 상면(622) 위에 형성될 수 있다. 전도성 층(630)은 바람직하게는 구리를 포함할 수 있다. CMP 공정과 같은 연마 공정이 전도성 층(630)에 적용될 수 있다. ILD(620)가 부동태화된 상면(622)을 포함하기 때문에, 전도성 층(630) 및 ILD(620) 사이의 선택성(즉, 연마율의 차이)은 매우 높고, 한 양태에서 100:1을 초과할 수 있다. ILD(620)의 부동태화된 상면(622)의 다른 이점은 부동태화된 상면이 낮은 마찰 계수를 갖는 것에 기인하여 CMP 공정 중에 사용된 CMP 패드가 패드 교체가 필요하기 전에 훨씬 더 긴 시간 동안 사용될 수 있다는 것이다.
전술한 바와 같이, 본 발명은 낮은 유전상수(약 2 미만) 및 더 우수한 기계적 강도를 나타내는 다이아몬드 막의 형성을 기술한다. 따라서, 본 발명의 다이아몬드 막은 화학적 기계적 연마(CMP) 및 조립 공정과 같은 가공 및 포장 공정에서 발생하는 응력을 견디기에 충분히 양호한 초소형 전자 구조체의 제작을 가능하게 한다.
비록 상기 기술이 본 발명의 방법에 사용될 수 있는 특정 단계 및 물질을 구체화하지만, 당업자는 다수의 개질 및 치환이 행해질 수 있음을 인정하여야 한다. 따라서, 모든 개질, 변경, 치환 및 첨가는 첨부된 청구의 범위에 의해 한정되는 본 발명의 사상 및 범주내의 것으로 고려되어야 한다. 또한 각종 초소형 전자 구조체, 예를 들어 층간 유전체 산화물은 당해분야에 알려진 것으로 인식된다. 그러므로, 본원에 제공된 도면은 단지 본 발명의 실시에 적당한 예시적인 초소형 전자장치의 일부분을 예시한다. 따라서, 본 발명은 본원에 기술된 구조체로 제한되어서는 안된다.

Claims (31)

  1. 기재 위에, 결함을 포함하는 다이아몬드 층을 형성하는 단계, 및
    이어서 다이아몬드 층으로부터 실질적인 양의 결함을 제거함으로써 다이아몬드 층에 기공을 형성하는 단계를 포함하는,
    초소형 전자 구조체(microelectronic structure)의 형성방법.
  2. 제 1 항에 있어서,
    다이아몬드 층에 기공을 형성하는 단계가, 다이아몬드 층에 기공을 형성함으로써 다이아몬드 층의 유전상수를 감소시키는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  3. 제 1 항에 있어서,
    기재 위에 다이아몬드 층을 형성하는 단계가, 화학증착(chemical vapor deposition; CVD)에 의해서 기재 위에 다이아몬드 층을 형성하는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  4. 제 1 항에 있어서,
    기재 위에 다이아몬드 층을 형성하는 단계가, 탄화수소 및 수소를 포함하는 기체에 기재를 노출시키는 단계를 포함하되, 탄화수소 농도는 수소 농도의 약 10%를 초과 하는, 초소형 전자 구조체의 형성방법.
  5. 제 4 항에 있어서,
    탄화수소를 포함하는 기체에 기재를 노출시키는 단계가, 메탄을 포함하는 기체에 기재를 노출시키는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  6. 제 1 항에 있어서,
    기재 위에 다이아몬드 층을 형성하는 단계가, 하나 이상의 이중 결합, 빈 격자점(vacancy) 또는 격자간원자(interstitial)를 포함하는 다이아몬드 층을 기재 위에 형성하는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  7. 제 1 항에 있어서,
    다이아몬드 층으로부터 결함을 제거하는 단계가, 다이아몬드 층으로부터 결함을 에칭하는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  8. 제 7 항에 있어서,
    결함을 에칭하는 단계가, 약 450℃ 미만의 온도에서 산소 기체에 결함을 노출시키는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  9. 제 7 항에 있어서,
    결함을 에칭하는 단계가, 산소 기체에 결함을 노출시키는 단계 및 급속 열풀림처리 공정(rapid thermal anneal process)을 이용하는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  10. 제 7 항에 있어서,
    결함을 에칭하는 단계가, 하나 이상의 수소 플라즈마 또는 산소 플라즈마에 결함을 노출시키는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  11. 제 10 항에 있어서,
    수소 플라즈마에 결함을 노출시키는 단계가, 다이아몬드 층의 상면을 수소로 부동태화함으로써 다이아몬드 층의 상면의 마찰 계수를 감소시키는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  12. 제 1 항에 있어서,
    다이아몬드 층을 형성하는 단계가, 클러스터 장비의 증착 챔버에서 다이아몬드 층을 형성하는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  13. 제 1 항에 있어서,
    다이아몬드 층에 기공을 형성하는 단계가, 클러스터 장비의 산화 챔버에서 다이아몬드 층에 기공을 형성하는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  14. 제 1 항에 있어서,
    클러스터 장비(cluster tool)의 증착 챔버에서 다이아몬드 층 위에 제 2 다이아몬드 층을 형성하는 단계; 및
    클러스터 장비의 산화 챔버에서 제 2 다이아몬드 층에 기공을 형성하는 단계
    를 추가적으로 포함하는, 초소형 전자 구조체의 형성방법.
  15. 기재 위에, sp2 결합 및 sp3 결합의 혼합물을 포함하는 제 1 다이아몬드 층을 형성하는 단계; 및
    제 1 다이아몬드 층을 수소 플라즈마에 노출시켜서 제 1 다이아몬드 층의 상부로부터 sp2 결합을 실질적으로 제거하는 단계를 포함하는,
    초소형 전자 구조체의 형성방법.
  16. 제 15 항에 있어서,
    제 1 다이아몬드 층을 형성하는 단계가, 수소 농도의 약 10%를 초과하는 농도의 메탄을 포함하는 플라즈마를 이용함으로써 제 1 다이아몬드 층을 형성하는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  17. 제 15 항에 있어서,
    제 1 다이아몬드 층을 수소 플라즈마에 노출시키는 단계가, 제 1 다이아몬드 층을 수소 플라즈마에 노출시킴으로써 제 1 다이아몬드 층의 상부를, 실질적으로 sp2 결합이 없는 다이아몬드 층을 형성하도록 전환시키는 단계를 포함하는, 초소형 전자 구조체의 형성방법.
  18. 제 15 항에 있어서,
    수소 농도의 약 10%를 초과하는 농도의 메탄을 포함하는 플라즈마를 이용함으로써, 실질적으로 sp2 결합이 없는 다이아몬드 층 위에 배치된, sp2 및 sp3 결합의 혼합물을 포함하는 제 2 다이아몬드 층을 형성하는 단계를 추가적으로 포함하는, 초소형 전자 구조체의 형성방법.
  19. 실질적인 양의 기공을 포함하는 다이아몬드 층을 포함하는 구조체.
  20. 제 19 항에 있어서,
    다이아몬드 층이 약 1.95 미만의 유전상수를 갖는 구조체.
  21. 제 19 항에 있어서,
    다이아몬드 층이 약 6GPa 초과의 강도를 갖는 구조체.
  22. 제 19 항에 있어서,
    다이아몬드 층이 층간 유전체(ILD) 층을 포함하는 구조체.
  23. sp2 결합 및 sp3 결합의 혼합물을 포함하는 다이아몬드 층; 및
    다이아몬드 층 위에 배치되고 sp3 결합을 포함하는 실질적으로 sp2 결합이 없는 다이아몬드 층
    을 포함하는 구조체.
  24. 제 23 항에 있어서,
    실질적으로 sp2 결합이 없는 다이아몬드 층이 감지할 수 있는 양의 sp2 결합을 포함하지 않는 구조체.
  25. 제 23 항에 있어서,
    약 1.95 미만의 유전상수 및 약 6GPa 초과의 강도를 갖는 구조체.
  26. 제 23 항에 있어서,
    층간 유전체 층을 포함하는 구조체.
  27. 기재 위에 증착된 전도성 층; 및
    전도성 층 위에 배치되고 기공을 포함하는 다이아몬드 층
    을 포함하는 구조체.
  28. 제 27 항에 있어서,
    다이아몬드 층이 층간 유전체 층을 포함하는 구조체.
  29. 제 27 항에 있어서,
    다이아몬드 층이 약 1.95 미만의 유전상수를 갖는 구조체.
  30. 제 27 항에 있어서,
    다이아몬드 층이 약 6GPa 초과의 강도를 갖는 구조체.
  31. 제 27 항에 있어서,
    다이아몬드 층이 전도성 층보다 약 100배를 초과하는 연마율을 갖는 구조체.
KR1020067022935A 2004-04-13 2005-03-31 다공성 다이아몬드 막의 제조법 KR20070004080A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/823,836 US20050227079A1 (en) 2004-04-13 2004-04-13 Manufacture of porous diamond films
US10/823,836 2004-04-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015054A Division KR20120073368A (ko) 2004-04-13 2005-03-31 다공성 다이아몬드 막의 제조법

Publications (1)

Publication Number Publication Date
KR20070004080A true KR20070004080A (ko) 2007-01-05

Family

ID=34964069

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127015054A KR20120073368A (ko) 2004-04-13 2005-03-31 다공성 다이아몬드 막의 제조법
KR1020067022935A KR20070004080A (ko) 2004-04-13 2005-03-31 다공성 다이아몬드 막의 제조법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127015054A KR20120073368A (ko) 2004-04-13 2005-03-31 다공성 다이아몬드 막의 제조법

Country Status (7)

Country Link
US (2) US20050227079A1 (ko)
EP (1) EP1735831A2 (ko)
JP (1) JP2007532782A (ko)
KR (2) KR20120073368A (ko)
CN (1) CN1957469A (ko)
TW (1) TWI296611B (ko)
WO (1) WO2005101500A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365003B2 (en) * 2004-12-29 2008-04-29 Intel Corporation Carbon nanotube interconnects in porous diamond interlayer dielectrics
US20070269646A1 (en) * 2006-05-18 2007-11-22 Haverty Michael G Bond termination of pores in a porous diamond dielectric material
US20100203339A1 (en) * 2009-02-06 2010-08-12 Osman Eryilmaz Plasma treatment of carbon-based materials and coatings for improved friction and wear properties
WO2010133607A2 (en) * 2009-05-18 2010-11-25 The Swatch Group Research And Development Ltd Method for coating micromechanical parts with high tribological performances for application in mechanical systems
EP2440684B1 (en) * 2009-06-09 2018-10-31 The Swatch Group Research and Development Ltd. Method for coating micromechanical components of a micromechanical system, in particular a watch and related micromechanical coated component
WO2018111433A1 (en) * 2016-11-04 2018-06-21 Massachusetts Institute Of Technology Formation of pores in atomically thin layers
CN110760815B (zh) * 2019-11-22 2021-11-19 惠州市三航无人机技术研究院 一种多孔掺杂类金刚石薄膜制备方法
CN110947030B (zh) * 2019-11-29 2021-11-16 中国科学院深圳先进技术研究院 一种抗菌多级次金刚石复合材料及其制备方法和应用
CN113782421B (zh) * 2021-09-10 2023-12-01 长江存储科技有限责任公司 一种碳薄膜制作方法和设备
CN117476452A (zh) * 2022-07-20 2024-01-30 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215597A (ja) * 1987-02-27 1988-09-08 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜又はダイヤモンド状薄膜の製造方法
JPH01246116A (ja) * 1988-03-29 1989-10-02 Natl Inst For Res In Inorg Mater 針状，繊維状，多孔質状ダイヤモンドまたはそれらの集合体の製造法
US5261959A (en) * 1988-05-26 1993-11-16 General Electric Company Diamond crystal growth apparatus
US5215942A (en) * 1988-08-15 1993-06-01 The Regents Of The University Of California Diamond-containing ceramic composites and methods of making same
JPH03257098A (ja) * 1990-03-05 1991-11-15 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜の形成方法
JPH04160074A (ja) * 1990-10-22 1992-06-03 Toshiba Corp ダイヤモンド多孔質体及びその製造方法
KR0153039B1 (ko) * 1993-03-15 1998-12-15 사토 후미오 회로기판 및 그 제조방법
US5844252A (en) * 1993-09-24 1998-12-01 Sumitomo Electric Industries, Ltd. Field emission devices having diamond field emitter, methods for making same, and methods for fabricating porous diamond
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
US5993916A (en) * 1996-07-12 1999-11-30 Applied Materials, Inc. Method for substrate processing with improved throughput and yield
US6312766B1 (en) * 1998-03-12 2001-11-06 Agere Systems Guardian Corp. Article comprising fluorinated diamond-like carbon and method for fabricating article
US6147407A (en) * 1998-03-27 2000-11-14 Lucent Technologies Inc. Article comprising fluorinated amorphous carbon and process for fabricating article
US6231716B1 (en) * 1998-11-09 2001-05-15 Applied Materials, Inc. Processing chamber with rapid wafer exchange

Also Published As

Publication number Publication date
JP2007532782A (ja) 2007-11-15
TW200602262A (en) 2006-01-16
WO2005101500A2 (en) 2005-10-27
KR20120073368A (ko) 2012-07-04
TWI296611B (en) 2008-05-11
US20050227079A1 (en) 2005-10-13
EP1735831A2 (en) 2006-12-27
CN1957469A (zh) 2007-05-02
WO2005101500A3 (en) 2006-05-04
US20060199012A1 (en) 2006-09-07

Similar Documents

Publication Publication Date Title
KR20070004080A (ko) 다공성 다이아몬드 막의 제조법
JP4548280B2 (ja) 半導体装置の製造方法
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
JP3827056B2 (ja) 層間絶縁膜の形成方法及び半導体装置
JPH10335322A (ja) 絶縁膜の形成方法
TW578216B (en) Method of manufacturing low K layer
TWI295485B (en) Method of improving low-k film property and damascene process using the same
JPH10340899A (ja) シリカ絶縁膜及び半導体装置とその製造方法
JP3559026B2 (ja) 半導体装置の製造方法
JP4638140B2 (ja) 半導体素子の銅配線形成方法
US20090275211A1 (en) Fabrication method of porous low-k dielectric film
JPH06349950A (ja) 半導体装置及びその製造方法
US20070269646A1 (en) Bond termination of pores in a porous diamond dielectric material
JP2002203899A (ja) 銅相互接続構造の形成方法
JP5930416B2 (ja) 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
JP2006245240A (ja) 半導体装置及びその製造方法
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法
JP2937998B1 (ja) 配線の製造方法
JP2007088017A (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
JP2009094123A (ja) 半導体装置の製造方法
KR100546940B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
KR100600050B1 (ko) 반도체 소자 제조 방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
JP5408116B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130128

Effective date: 20130930