CN113782421B - 一种碳薄膜制作方法和设备 - Google Patents

一种碳薄膜制作方法和设备 Download PDF

Info

Publication number
CN113782421B
CN113782421B CN202111062815.9A CN202111062815A CN113782421B CN 113782421 B CN113782421 B CN 113782421B CN 202111062815 A CN202111062815 A CN 202111062815A CN 113782421 B CN113782421 B CN 113782421B
Authority
CN
China
Prior art keywords
carbon film
region
area
mask
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111062815.9A
Other languages
English (en)
Other versions
CN113782421A (zh
Inventor
龙洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111062815.9A priority Critical patent/CN113782421B/zh
Publication of CN113782421A publication Critical patent/CN113782421A/zh
Application granted granted Critical
Publication of CN113782421B publication Critical patent/CN113782421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本申请提供了一种碳薄膜制作方法和设备，包括：提供碳薄膜，加热退火碳薄膜的第一区域。从而在加热退火的作用下，可以使得碳薄膜的第一区域由强应力的结构向低应力的结构转变，使得碳薄膜的应力微区分散化，得到了同时兼具高硬度和低应力的碳薄膜。

Description

一种碳薄膜制作方法和设备
技术领域
本申请涉及半导体技术领域，特别涉及一种碳薄膜制作方法和设备。
背景技术
随着3D NAND结构中N-O层的增加，为了能将设计电路图案精确的转移至N-O层中，工艺上对以碳薄膜为代表的牺牲硬掩膜提出了更高的要求。高硬度，低应力的碳薄膜对后续的等离子干法刻蚀工艺蚀刻出精确的图案具有重要意义。然而，对于采用等离子体增强化学气相淀积工艺制备的碳薄膜，难以同时兼具高硬度与低应力两特性。
为此目前工业界大多数仍采用硬度与应力均适中的碳薄膜来满足芯片设计的需要。比如在3D-NAND中，往往采用增加碳薄膜厚度的方式来尝试满足在等离子干法刻蚀工艺中对牺牲掩膜层的要求。然而，碳薄膜厚度的增加，随后亦带来了一系列的新问题，比如工艺时间增加，成本提升，光学工艺监测难等。
因此，如何制备出同时兼具高硬度和低应力特性的碳薄膜，是本领域需要解决的技术问题。
发明内容
为了解决以上技术问题，本申请提供了一种碳薄膜制作方法和设备，可以制备出同时兼具高硬度和低应力特性的碳薄膜。
第一方面，本申请提供了一种碳薄膜制作方法，包括：
提供碳薄膜；
加热退火所述碳薄膜的第一区域。
可选地，所述碳薄膜形成在衬底上；所述第一区域对应所述衬底上的切割道区域。
可选地，所述加热退火所述碳薄膜的第一区域，包括：
在掩膜版的遮掩下采用红外线加热退火所述碳薄膜的第一区域；所述掩膜版上设置有曝光区域和掩膜区域；
所述曝光区域对应所述第一区域；所述掩膜区域对应所述碳薄膜上所述第一区域之外的区域。
可选地，所述掩膜版为刻有切割道的掩膜版；所述掩膜版切割道所在的区域为所述曝光区域。
可选地，所述红外线的强度大于或等于第一预设阈值。
可选地，所述碳薄膜包括：
类金刚石碳薄膜。
第二方面，本申请提供了一种碳薄膜制作设备，包括：
加热装置，用于加热退火提供的碳薄膜的第一区域。
可选地，所述碳薄膜形成在衬底上；所述第一区域对应所述衬底上的切割道区域。
可选地，所述设备还包括：
掩膜版，用于在所述掩膜版的遮掩下采用红外线加热退火所述碳薄膜的第一区域；所述掩膜版上设置有曝光区域和掩膜区域；
所述曝光区域对应所述第一区域；所述掩膜区域对应所述碳薄膜上所述第一区域之外的区域。
可选地，所述掩膜版为刻有切割道的掩膜版；所述掩膜版切割道所在的区域为所述曝光区域。
可选地，所述红外线的强度大于或等于第一预设阈值。
可选地，所述碳薄膜包括：
类金刚石碳薄膜。
与现有技术相比，本申请至少具有以下优点：
本申请提供了一种碳薄膜制作方法和设备，包括：提供碳薄膜，加热退火碳薄膜的第一区域。从而在加热退火的作用下，可以使得碳薄膜的第一区域由强应力的结构向低应力的结构转变，使得碳薄膜的应力微区分散化，得到了同时兼具高硬度和低应力的碳薄膜。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例提供的一种碳薄膜制作方法的流程图；
图2示出了本申请实施例提供的一种碳薄膜制作设备的应用场景的示意图；
图3示出了本申请实施例提供的强应力的碳薄膜结构和低应力的碳薄膜结构的示意图；
图4示出了本申请实施例提供的又一种碳薄膜制作设备的应用场景的示意图；
图5示出了本申请实施例提供的一种掩膜版的示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术中的描述，随着3D NAND结构中N-O层的增加，为了能将设计电路图案精确的转移至N-O层中，工艺上对以碳薄膜为代表的牺牲硬掩膜提出了更高的要求。高硬度，低应力的碳薄膜对后续的等离子干法刻蚀工艺蚀刻出精确的图案具有重要意义。然而，对于采用等离子体增强化学气相淀积工艺制备的碳薄膜，难以同时兼具高硬度与低应力两特性。
为此目前工业界大多数仍采用硬度与应力均适中的碳薄膜来满足芯片设计的需要。比如在3D-NAND中，往往采用增加碳薄膜厚度的方式来尝试满足在等离子干法刻蚀工艺中对牺牲掩膜层的要求。然而，碳薄膜厚度的增加，随后亦带来了一系列的新问题，比如工艺时间增加，成本提升，光学工艺监测难等。
因此，如何制备出同时兼具高硬度和低应力特性的牺牲硬掩膜碳薄膜，是本领域需要解决的技术问题。
为了解决以上技术问题，本申请提供了一种碳薄膜制作方法和设备，包括：提供碳薄膜，加热退火碳薄膜的第一区域。从而在加热退火的作用下，可以使得碳薄膜的第一区域由强应力的结构向低应力的结构转变，使得碳薄膜的应力微区分散化，得到了同时兼具高硬度和低应力的碳薄膜。
从而在加热退火的作用下
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
示例性方法
参见图1，该图为本申请实施例提供的一种碳薄膜制作方法的流程图，如图2所示，可以包括：
S101：提供碳薄膜102。
S102：加热退火所述碳薄膜102的第一区域104。
可选地，碳薄膜102可以形成在衬底101上，第一区域对应衬底101上的切割道区域(图未示出)。
本申请实施例中，衬底101为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底101为体硅衬底。
在衬底101表面上形成碳薄膜102，可选地，可以采用等离子体增强化学气相淀积工艺在衬底101表面制备出具有高硬度与强应力的碳薄膜102，可选地，碳薄膜102具体可以为类金刚石类碳薄膜(diamond like carbon film)。
可以采用红外线103加热退火碳薄膜102的第一区域104；第一区域104为碳薄膜102上的非功能区。由于碳薄膜102对红外线103比较敏感，参见图3所示，采用红外线103进行加热退火后的区域的碳薄膜的结构由强应力的sp3结构向低应力的sp2结构转变，从而使得碳薄膜102的应力微区分散化，在保留后续工艺中对碳薄膜的硬度要求的同时，又降低了整片碳薄膜的应力。
可选地，具体地在进行红外线加热退火时，温度可以设置在六百摄氏度以上，可以将红外线的照射强度设置为大于或等于第一预设阈值，加热退火时间可以在10min以上。需要说明的是，本申请实施例在此不对照射强度的大小作具体限定，可由本领域技术人员根据实际情况进行设定，本申请实施例还可以采用其他热源进行加热，如热辐射等。
可选地，由于晶圆衬底上的碳薄膜分为功能区和非功能区，功能区会在后续工艺中形成所需要的半导体结构，非功能区后续不会形成半导体结构，即非功能区对应衬底上的切割道区域，功能区对应衬底上的切割道区域之外的区域，因此参见图4所示，可以设置掩膜版105，在掩膜版105的遮掩下采用红外线103加热退火碳薄膜102的第一区域104，掩膜版105上设置有曝光区域106和掩膜区域107，曝光区域106对应第一区域104，掩膜区域107对应碳薄膜上功能区。从而碳薄膜102上的第一区域104在红外线103的加热退火下由强应力的结构转变为低应力的结构。
可选地，参见图5所示，可以将掩膜版105设置为刻有切割道106的掩膜版，切割道所在的区域为曝光区域106，掩膜版105上的其他区域为掩膜区域107，对应地，在红外线的照射下，曝光区域106对应的第一区域104的碳结构转变为低应力的sp2结构，掩膜区域107对应的碳薄膜的碳结构仍为强应力的sp3结构。使得碳薄膜上的应力微区分散化，在保留后续工艺中对碳薄膜的硬度要求的同时，又降低了整片碳薄膜的应力，得到了同时兼具高硬度和低应力的碳薄膜，有利于后续等离子体蚀刻工艺蚀刻出精确的电路图案。
本申请提供了一种碳薄膜制作方法，包括：提供碳薄膜，加热退火碳薄膜的第一区域。从而在加热退火的作用下，可以使得碳薄膜的第一区域由强应力的结构向低应力的结构转变，使得碳薄膜的应力微区分散化，得到了同时兼具高硬度和低应力的碳薄膜。
示例性设备
参见图2所示，为本申请实施例提供的一种碳薄膜制作设备的应用场景的示意图，该设备包括：
加热装置201，用于加热退火提供的碳薄膜102的第一区域104。可选地，本申请实施例中，加热装置201可以为红外线加热装置。
可选地，所述设备还包括：
掩膜版，用于在所述掩膜版的遮掩下采用红外线加热退火所述碳薄膜的第一区域；所述掩膜版上设置有曝光区域和掩膜区域；
所述曝光区域对应所述第一区域；所述掩膜区域对应所述碳薄膜上所述第一区域之外的区域。
可选地，所述掩膜版为刻有切割道的掩膜版；所述掩膜版切割道所在的区域为所述曝光区域。
可选地，所述红外线的强度大于或等于第一预设阈值。
可选地，所述碳薄膜包括：
类金刚石碳薄膜。
本申请提供了一种碳薄膜制作设备，提供碳薄膜，利用加热装置加热退火碳薄膜的第一区域。从而在加热退火的作用下，可以使得碳薄膜的第一区域由强应力的结构向低应力的结构转变，使得碳薄膜的应力微区分散化，得到了同时兼具高硬度和低应力的碳薄膜。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (8)

1.一种碳薄膜制作方法，其特征在于，包括：
提供碳薄膜；
加热退火所述碳薄膜的第一区域；
所述碳薄膜形成在衬底上；所述第一区域对应所述衬底上的切割道区域。
2.根据权利要求1所述的方法，其特征在于，所述加热退火所述碳薄膜的第一区域，包括：
在掩膜版的遮掩下采用红外线加热退火所述碳薄膜的第一区域；所述掩膜版上设置有曝光区域和掩膜区域；
所述曝光区域对应所述第一区域；所述掩膜区域对应所述碳薄膜上所述第一区域之外的区域。
3.根据权利要求2所述的方法，其特征在于，所述掩膜版为刻有切割道的掩膜版；所述掩膜版切割道所在的区域为所述曝光区域。
4.根据权利要求2-3任意一项所述的方法，其特征在于，所述红外线的强度大于或等于第一预设阈值。
5.根据权利要求1-3任意一项所述的方法，其特征在于，所述碳薄膜包括：
类金刚石碳薄膜。
6.一种碳薄膜制作设备，其特征在于，包括：
加热装置，用于加热退火提供的碳薄膜的第一区域；
所述碳薄膜形成在衬底上；所述第一区域对应所述衬底上的切割道区域。
7.根据权利要求6所述的设备，其特征在于，所述设备还包括：
掩膜版，用于在所述掩膜版的遮掩下采用红外线加热退火所述碳薄膜的第一区域；所述掩膜版上设置有曝光区域和掩膜区域；
所述曝光区域对应所述第一区域；所述掩膜区域对应所述碳薄膜上所述第一区域之外的区域。
8.根据权利要求7所述的设备，其特征在于，所述掩膜版为刻有切割道的掩膜版；所述掩膜版切割道所在的区域为所述曝光区域。
CN202111062815.9A 2021-09-10 2021-09-10 一种碳薄膜制作方法和设备 Active CN113782421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111062815.9A CN113782421B (zh) 2021-09-10 2021-09-10 一种碳薄膜制作方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111062815.9A CN113782421B (zh) 2021-09-10 2021-09-10 一种碳薄膜制作方法和设备

Publications (2)

Publication Number Publication Date
CN113782421A CN113782421A (zh) 2021-12-10
CN113782421B true CN113782421B (zh) 2023-12-01

Family

ID=78842545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111062815.9A Active CN113782421B (zh) 2021-09-10 2021-09-10 一种碳薄膜制作方法和设备

Country Status (1)

Country Link
CN (1) CN113782421B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915953A (zh) * 2011-08-05 2013-02-06 中芯国际集成电路制造(上海)有限公司 无定形碳膜的处理方法，开口的形成方法
CN107564801A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种退火方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050227079A1 (en) * 2004-04-13 2005-10-13 Ravi Kramadhati V Manufacture of porous diamond films
US20070200179A1 (en) * 2006-02-24 2007-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same
WO2017026043A1 (ja) * 2015-08-10 2017-02-16 日本アイ・ティ・エフ株式会社 ピストンリングおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915953A (zh) * 2011-08-05 2013-02-06 中芯国际集成电路制造(上海)有限公司 无定形碳膜的处理方法，开口的形成方法
CN107564801A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种退火方法

Also Published As

Publication number Publication date
CN113782421A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
US4256829A (en) Method of manufacturing solid-state devices in which planar dimensional distortion is reduced
CN106133899B (zh) 用于半导体和插入物加工的载体粘结方法和制品
US3620833A (en) Integrated circuit fabrication
US6184111B1 (en) Pre-semiconductor process implant and post-process film separation
US3922705A (en) Dielectrically isolated integral silicon diaphram or other semiconductor product
KR100750978B1 (ko) 휨과 구부러짐이 적은 층 구조의 반도체 웨이퍼 및 그 제조방법
Anner Planar processing primer
CN105143121A (zh) 用于控制片材和载体之间的结合的促进的加工
CN112956000B (zh) 经硼掺杂的非晶形碳硬掩模及方法
CN103872103A (zh) 用于碳化硅装置中欧姆接触的系统和方法
CN103871837A (zh) 改善晶圆翘曲度的方法
CN113782421B (zh) 一种碳薄膜制作方法和设备
JP6248684B2 (ja) 半導体装置の製造方法
US3698947A (en) Process for forming monocrystalline and poly
Pathangi et al. DSA materials contributions to the defectivity performance of 14nm half-pitch LiNe flow at IMEC
CN109713094B (zh) 一种单光子光源的制备方法及元器件
KR101242464B1 (ko) 건식 식각 방법
US3798080A (en) Method of producing a semiconductor component
Korobova et al. Formation of SiO2 dendritic structures during annealing of silicon on insulator wafers
US6274465B1 (en) DC electric field assisted anneal
Zimmermann et al. Fabrication of Ultra-thin Chips Using Silicon Wafers with Buried Cavities
US3574007A (en) Method of manufacturing improved mis transistor arrays
JPH0345526B2 (zh)
US3615940A (en) Method of forming a silicon nitride diffusion mask
Smeys et al. Influence of post-oxidation cooling rate on residual stress and pn-junction leakage current in LOCOS isolated structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant