KR101242464B1 - 건식 식각 방법 - Google Patents

건식 식각 방법 Download PDF

Info

Publication number
KR101242464B1
KR101242464B1 KR1020097023612A KR20097023612A KR101242464B1 KR 101242464 B1 KR101242464 B1 KR 101242464B1 KR 1020097023612 A KR1020097023612 A KR 1020097023612A KR 20097023612 A KR20097023612 A KR 20097023612A KR 101242464 B1 KR101242464 B1 KR 101242464B1
Authority
KR
South Korea
Prior art keywords
substrate
gas
conductive sheet
vacuum chamber
thermally conductive
Prior art date
Application number
KR1020097023612A
Other languages
English (en)
Other versions
KR20100016479A (ko
Inventor
야스히로 모리가와
코우코우 스우
토시오 하야시
타다유키 사토우
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20100016479A publication Critical patent/KR20100016479A/ko
Application granted granted Critical
Publication of KR101242464B1 publication Critical patent/KR101242464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks

Abstract

기판의 양면을 건식 식각해도 기판의 갈라짐이 없는 건식 식각 방법이 제공된다.
진공 챔버 내에 플루오르카본가스 및 희가스로 된 식각 가스를 도입하고, 진공 챔버 내를 소정의 압력으로 해서 플라즈마를 발생시키고, 기판 받침부에 설치된 열전도성 시트의 점착면에 고착한 피처리 기판을 식각해서 가공한다.

Description

건식 식각 방법{DRY ETCHING METHOD}
본 발명은 건식 식각 방법에 관한 것이다.
종래, 건식 식각 장치에 있어서, 기판을 고정하기 위한 기구로서는, 정전척이나 기계적 척이 이용되어 왔다. 이 정전척으로서는, 예를 들어, 고리 모양의 제1 전극과, 그 제1 전극의 중심 측에 있으며, 웨이퍼의 중심부에 대응하는 중심 전극부 및 제1 전극의 외측의 주변 전극부로 구성되는 제2 전극을 가지는 정전척 전극을 구비하고, 그 정전척 전극의 윗면에 웨이퍼를 상기 제1 전극과 제2 전극의 사이에 각각 발생하는 정전력에 의해 흡착하도록 구성한 쌍극형의 정전척이 알려져 있다(예를 들어, 특허문헌1 참조). 이 경우, 웨이퍼와 정전척 전극 사이의 좁은 간극에 헬륨가스를 흘려서 피처리 기판을 냉각하고 있다.
그런데 최근 몇 년의 전자기기와 통신기기의 소형화의 요구로부터, 중요 소자인 수정 진동자는 수정 요소의 크기가 1.2mm 정도로 한 초소형의 것이 포토리소그래피법 등으로 제작되어 실용화되어 있지만, 더욱 미세한 마이크로미터 차수(order)의 수정 진동자가 요구되고 있다. 이러한 차수의 수정 진동자는, 기계적으로 가공하는 것이 가능하지 않기 때문에, 건식 식각법에 의해 수정 기판을 미세 가공해서 수정 진동자를 형성하는 것이 알려져 있다(예를 들어, 특허문헌2 참조). 이 경우, 기판의 양측에서 식각해서 수정 진동자를 형성하거나, 또는 기판의 한쪽의 면을 매우 깊게 식각해서 수정 진동자를 형성한다.
특허문헌1: 일본특허공개 평성10-125769호 공보(단락 0018 및 도 6)
특허문헌2: 일본특허공개 2006-186847호 공보(청구항 8 및 도 2)
그러나 기판의 양면을 식각 하는 경우, 또는 기판의 한쪽 면을 매우 깊게 식각 하는 경우에, 상기와 같은 정전척을 이용한 식각 장치를 이용해서 식각을 계속하면, 피처리 기판이 얇게 되기 때문에, 기판의 강도가 떨어지고, 또한, 온도변화의 영향을 받기 쉽게 되어, 기판이 갈라져 버리는 문제가 있다. 또한, 이 갈라진 부분에서 정전척 전극과 기판의 사이에 존재하는 냉각용의 헬륨가스가 새게 되는 문제가 있다.
본 발명의 과제는, 상기 종래기술의 문제점을 해결하기 위한 것이며, 기판의 양면에 식각을 진행하는 경우 또는 기판의 한쪽 면을 매우 깊게 식각 하는 경우에서도, 기판이 갈라지는 것이 없도록 기판을 고정하면서 미세가공을 진행하는 것이 가능한 건식 식각 방법을 제공하는 것이다.
본 발명의 건식 식각 방법은, 진공 챔버 내에, 플루오르카본가스 및 희가스로 된 식각 가스를 도입하고, 진공 챔버 내를 소정의 압력으로 하여 플라즈마를 발생기키고, 기판 받침부에 설치된 열전도성 시트의 점착면에 고착된 피처리 기판을 식각해서 가공하는 것을 특징으로 한다. 열전도성 시트에 의해 피처리 기판을 고정하는 것에 의해, 기판 전체를 균일하게 지지하는 것이 가능함과 함께, 기판에 열을 전도하기 쉽고, 기판의 온도를 제어할 수 있기 때문에, 기판이 갈라지지 않도록 원하는 식각을 진행하는 것이 가능하다.
또한, 본 발명의 건식 식각 방법은, 진공 챔버 내에, 플루오르카본가스 및 희가스로 된 식각 가스를 도입하고, 진공 챔버 내를 소정의 압력으로 하여 플라즈마를 발생시키고, 기판 받침부에 설치된 열전도성 시트의 점착면에 고착된 피처리 기판의 한쪽 면을 식각해서 가공하고, 그 후, 열전도성 시트에서 피처리 기판을 박리해서 반전시키고, 상기 한쪽의 면을 열전도성 시트의 점착면에 고착하고, 상기 한쪽 면과 동일한 조건으로 피처리 기판의 다른 쪽 면을 식각해서 가공하는 것을 특징으로 한다. 열전도성 시트에 의해 피처리 기판을 고정하는 것에 의해, 기판 전체를 균일하게 지지하는 것이 가능함과 함께, 기판에 열을 전도하기 쉽고, 기판의 온도를 제어할 수 있기 때문에, 양면을 식각하는 것이 가능하게 된다.
이 경우, 상기 피처리 기판을 가열 또는 UV 조사에 의해 열전도성 시트에서 박리하는 것이 바람직하다. 이러한 공정을 거쳐서 피처리 기판을 박리하면, 기판에의 손상이 적기 때문이다. 또한, 상기 피처리 기판이 수정 기판인 것이 바람직하다. 더불어, 상기 열전도성 시트에 슬릿을 넣은 것이 바람직하다. 슬릿을 넣는 것에 의해 열전도성 시트에서 피처리 기판을 박리하기 쉽고, 또한, 열전도성 시트 아래의 기포를 감소시키기 때문이다.
또한, 식각 가공에 있어서는, 상기 희가스의 유량이 식각 가스의 총유량의 80~95%인 것이 바람직하고, 이 희가스는 Ar, Kr 및 Xe에서 선택된 적어도 일종의 가스인 것이 바람직하다. 80% 미만이면, 활성종이 너무 많아서, 원하는 식각을 진행하는 것이 가능하지 않다. 한편, 95%를 넘어서면, 활성종이 너무 적기 때문에, 충분히 식각 할 수 없다.
더불어, 상기 건식 식각 방법을 1Pa이하의 저압 공정으로 진행하는 것이 바람직하다. 압력이 1Pa보다 높으면, 라디컬 반응을 억제하기 어렵게 되어, 미세 가공이 곤란하게 되기 때문이다.
또한, 본 발명의 건식 식각 방법은, 베이스(base) 상에 열전도성 시트를 고정하고, 이 열전도성 시트의 점착면에 수정기판을 고착하고, 이 베이스를 진공 챔버 내의 기판 받침부에 올려놓고, 다음으로, 플루오르카본가스 및 희가스로 된 식각 가스를 진공 챔버 내에 도입하고, 진공 챔버 내를 1Pa 이하로 하면서, 자기 중성선을 형성시켜서 전기장을 인가해서 진공 챔버 내에 플라즈마를 발생시키고, 수정 기판의 한쪽 면을 식각해서 가공하고, 그 뒤, 열전도성 시트에서 수정 기판을 박리해서 반전시키고, 해당 수정 기판의 한쪽 면을 열전도성 시트의 점착면에 고착하고, 수정기판의 다른 쪽 면을 상기 한쪽 면과 동일한 조건으로 식각해서 가공하는 것을 특징으로 한다. 자기 중성선을 형성해서 플라즈마를 발생시키는 건식 식각 장치를 이용해서 열전도성 시트에 고착된 수정기판의 식각을 진행하는 것에 의해, 피처리 기판 전체를 균일하게 유지하면서 고효율의 플라즈마에 의해 원하는 양면 식각을 진행하는 것이 가능하게 된다.
이 경우, 상기 희가스의 유량이 식각 가스의 총유량의 80~95%이고, 또한, 상기 희가스가, Ar, Kr 및 Xe에서 선택된 적어도 일종의 가스이고, 상기 열전도성 시트는 슬릿이 들어가져 있고, 상기 피처리 기판은 가열 또는 UV 조사에 의해 상기 열전도성 시트에서 박리되는 것이 바람직하다.
본 발명의 건식 식각 방법에 의하면, 기판이 갈라져 버리지 않게 원하는 식각을 간편하게 진행하는 것이 가능하게 된다.
도 1은 본 발명의 건식 식각 방법에 이용되는 식각 장치의 구성을 나타내는 모식도이다.
도 2는 본 발명의 양면 건식 식각 방법을 설명하기 위한 모식도이다.
도 3은 실시예 1에서 이용한 열전도성 시트의 슬릿의 형상을 나타내기 위한 모식도이다.
도 4는 실시예 1의 결과를 나타내는 SEM사진으로, 도 4(a)는 기판의 단면 SEM사진이고, 도 4(b)는 기판을 비스듬하게 위에서 본 경우의 SEM사진이다.
도 5는 비교예 3~6에서 이용한 열전도성 시트의 슬릿의 형상을 나타내기 위한 모식도로, 도 5(a)가 비교예 3, 도 5(b)가 비교예 4, 도 5(c)가 비교예 5, 도 5(d)가 비교예 6의 경우이다.
(부호의 설명)
1 식각 장치 2 기판 받침부 3 식각가스 도입 수단
11 진공 챔버 12 진공 배기수단 13 기판 처리실
14 플라즈마 발생실 15 상판 (top plate) 21 기판 전극
22 정전척 전극 23 지지대 24 블로킹 컨덴서
25 고주파 전원 26 열전도성 시트 27 베이스
31 가스 도입 경로 32 가스 유량 제어 수단 33 희가스용 가스원
34 플루오르카본가스용 가스원 41 자장 코일
42 고주파 안테나 코일 43 고주판 전원 S 피처리 기판
L31, L32, L33 슬릿 L51, L52, L53, L54 슬릿
도 1에 본 발명의 층간 절연막의 건식 식각 방법에 이용되는 식각 장치(1)를 나타낸다. 식각 장치(1)는 진공 챔버(11)로 구성되어, 저온, 고밀도 플라즈마에 의해 식각이 가능하다. 이 진공 챔버(11)는 터보 분자 펌프 등의 진공 배기 수단(12)을 구비하고 있다.
진공 챔버(11)는, 하부의 기판처리실(13)과 그 상부의 플라즈마 발생실(14)로 구성되어 있다. 기판 처리실(13) 내의 아랫부분 중앙에는, 기판 받침부(2)가 설치되어 있다. 기판 받침부(2)는, 기판 전극(21)과, 기판 전극(21)상에 설치된 정전척 전극(22)과, 이 기판 전극(21)과 정전척 전극(22)을 지지하는 지지대(23)로 구성되어 있다. 그리고 기판 전극(21)은 블로킹 콘덴서(24)를 개재하여 제1 고주파 전원(25)에 접속되어, 전위적으로 부유전극으로 되어 마이너스의 바이어스 전위로 된다. 정전척 전극(22)은 공지의 것을 이용하는 것이 가능하다.
본 발명에서는, 정전척 전극(22)으로 열전도성 시트(26)를 올려놓은 베이스(27)를 고정하고, 이 열전도성이 시트의 점착면상에 피처리 기판(S)을 고착한다. 이러한 점착면상에 피처리 기판(S)을 고착하는 것에 의해, 피처리 기판(S) 자체를 정전척 전극으로 고정하는 것이 불필요하게 되고, 피처리 기판(S) 전체를 안정하게 유지할 수 있고, 기판이 갈라지는 것을 방지할 수 있다. 또한, 이렇게 구성한다면, 정전척 전극(22) 중의 도시하지 않은 헬륨가스에 의한 냉각의 효과가 열전도성 시트(26)를 개재해서 피처리 기판(S)까지 도달하여, 기판 온도를 충분히 제어할 수 있고, 기판이 갈라지는 것을 방지한다.
열전도성 시트(26)에 이용되는 점착층의 재료로서는, 열전도성이 좋은 수지, 예를 들어, 아크릴계나 이소프렌·이소부틸렌으로 한 고무계, 혹은 실리콘계 등의 수지가 있다. 이러한 점착층이 열 박리 또는 UV 박리 가능한 것이라면 좋다. 열전도성 시트(26)는 상기한 바와 같이 열전도성이 있는 점착면을 적어도 한 면 가지고 있으면 좋다.
또한, 열전도성 시트(26)에 슬릿을 넣어서, 베이스(27)에 부착해도 좋다. 이렇게 하면, 열전도성 시트가 박리하기 쉬워짐과 아울러, 열전도성 시트와 베이스 사이에 공기나 진공 배기시의 식각 가스 등의 기체가 들어와서(기포 발생), 경우에 따라서는 기판을 갈라지게 해버리고 마는 것을 방지하는 것이 가능하다. 슬릿의 형상으로서는, 선 모양의 것뿐만 아니라, 다각형, 원형 등이어도 좋고, 둘 이상의 형상을 조합하는 것도 가능하다. 예를 들어, 스트라이프상의 마스크를 이용해서 식각하는 경우에는, 기판의 대각선상에 제1의 슬릿이 형성되고, 동시에 스트라이프상의 마스크의 스트라이프 방향을 따르도록 제2의 슬릿이 설치되어 있는 것이 바람직하다. 또한, 이러한 기체가 들어오는 것을 방지하기 위해, 베이스에 열전도성 시트를 고정한 뒤에, 고무 롤러, 패들(paddle), 프레스 등으로 열전도성 시트를 압착하는 것이 바람직하다.
이 기판 받침부(2)에 대향해서 플라즈마 발생실(14)의 상부에 설치된 상판(15)은, 플라즈마 발생실(14)의 측벽에 고정된다. 상판(15)에는 진공 챔버(11)내에 식각 가스를 도입하는 가스 도입 수단(3)의 가스 도입 경로(31)가 접속되어 있다. 이 가스 도입 경로(31)는 분기하고, 각각 가스 유량 제어 수단(32)을 개재하여 희가스용 가스원(33) 및 플루오르카본가스용 가스원(34)에 접속되어 있다.
또한, 이 상판(15)에는, 가스 도입 수단(3)에 접속된 샤워 플레이트가 설치되어도 좋다.
플라즈마 발생실(14)은 원통형의 유전체 측벽을 구비하고, 이 측벽의 외측에는 자장발생수단으로서의 자장코일(41)이 설치되어 있고, 이 경우, 자장 코일(41)에 의해 플라즈마 발생실(14)내에 환상 자기 중선선(도시되지 않음)이 형성된다.
자장코일(41)과 플라즈마 발생실(14)의 측벽의 외측과의 사이에는, 플라즈마 발생용의 고주파 안테나 코일(42)이 배치되어 있다. 이 고주파 안테나 코일(42)은, 평행 안테나 구조의 것으로, 제2 고주파 전원(43)으로부터 전압을 인가할 수 있도록 구성되어 있다. 그리고 자장코일(41)에 의해서 자기 중성선이 형성되면, 형성된 자기 중성선을 따라서 교번 전기장을 인가해서 이 자기 중성선에 방전 플라즈마를 발생시킨다.
덧붙여, 안테나 코일에의 인가 전압치가 소정의 값이 되도록 하는 기구가 설치되어도 좋다.
상기와 같이 하여 구성된 식각 장치는, 간단한 구조로 되고, 인가하는 고주파 전기장이 서로 간섭하는 문제도 없어, 고효율의 플라즈마를 형성하는 것이 가능 하다.
본 발명의 식각 방법을 실시하기 위해 이용되는 식각 장치는, 고주파 안테나 코일(42)의 내측에 도시하지 않은 패러데이 쉴드(또는 정전장 쉴드)형태 부유전극을 설치해도 좋다. 이 패러데이 쉴드는 공지의 패러데이 쉴드로, 예를 들어, 복수의 슬릿이 평행하게 설치되고, 이 슬릿의 긴 방향의 중간에 슬릿과 직교해서 안테나 코일이 설치된 금속판이다. 슬릿의 긴 방향의 양단에는, 기다란 모양의 금속판의 전위를 동일하게 하는 금속 테두리가 설치되어 있다. 안테나 코일(42)의 정전장은 금속판에 의해 차폐되지만, 유도자장은 차폐되지 않는다. 이 유도자장이 플라즈마 중에 들어가 유도전장을 형성한다. 슬릿의 폭은, 목적에 따라서 적절하게 설계 가능하고, 0.5~10mm, 바람직하게는 1~2mm의 슬릿이다. 이 슬릿의 폭이 너무 넓으면, 정전장의 침투가 일어나서 바람직하지 않다. 슬릿의 두께는 ~2mm정도이면 좋다.
다음으로, 전술한 식각 장치(1)를 이용해서 피처리 기판(S)을 양면 식각하는 방법에 대해서 도 1 및 도 2를 이용해서 설명한다.
상기 식각 장치(1)를 이용해서 식각되는 식각대상으로서는, 특히 수정 기판이 바람직하다. 수정 기판 자체를 가공하는 것에 의해, 예를 들어, 종래 기계적 가공으로는 얻을 수 없었던 마이크로미터 차수의 수정 진동자 등을 제작하는 것이 가능하다. 또한, 통상 이용되는 기판상에 SiO2막 및 SiO2를 포함하는 화합물막, 광학소자에 이용되는 재료로 된 막이 형성된 것을 가공해도 좋다.
SiO2를 포함하는 화합물로서는, 예를 들어, TEOS-SiO2, 인산실리게이트 글래스, 붕산첨가 인산실리게이트 글래스, 희토류를 도핑한 글래스, 저팽창 결정화 글래스가 있다. 광학소자에 이용되는 재료로서는, 예를 들어, 니오브산리튬, 탄탈산 리튬, 산화티탄, 산화탄탈, 산화비스무스가 있다.
또한, HSQ와 MSQ처럼 스핀 코팅에 의해 형성된 SiOCH계 재료막이나, CVD에 의해 형성되는 SiOC계 재료로 비유전율 2.0~3.2의 저유전율(Low-k) 재료막, 다공질 재료막이 형성된 기판이어도 좋다.
SiOCH계 재료로서는, 예를 들어, 상품명 LKD5109r5/JSR사 제품, 상품명 HSG-7000/일립화성사제품, 상품명 HOSP/Honeywell Electric Materials사 제품, 상품명 Nanoglass/Honeywell Electric Materials사 제품, 상품명 OCD T-12/동경응화사 제품, 상품명 OCD T-32/동경응화사제품, 상품명 IPS2.4/촉매화성공업사 제품, 상품명 IPS2.2/촉매화성공업사 제품, 상품명 ALCAP-S5100/욱화성사제품, 상품명 ISM/ULVAC사 제품이 있다.
SiOC계 재료로서는, 예를 들어, 상품명 Aurola2.7/일본ASM사 제품, 상품명 Aurola2.4/일본ASM사 제품, 상품명 Orion2.2/FASTGATE·TRIKON사 제품, 상품명 Coral/Novellus사 제품, 상품명 Black Diamond/AMAT사 제품, 상품명 NCS/부사통사제품이 있다. 또한, 상품명 SiLK/Dow Chemical사 제품, 상품명 Porus-SiLK/Dow Chemical사 제품, 상품명 FLARE/Honeywell Electric Materials사 제품, 상품명Porous FLARE/Honeywell Electric Materials사 제품, 상품명 GX-3P/Honeywell Electric Materials사 제품 등이 있다.
이 식각 대상인 피처리 기판(S)에는, 도 2에 보이는 것처럼, 마스크(M)가 형성되어 있고, 마스크 재료로서는, 예를 들어, KrF 레지스트 재료, ArF 레지스트 재료 등의 유기계 재료와, Ni 등의 공지의 금속재료를 들 수 있다.
앞에서 기술한 마스크(M)가 형성된 피처리 기판(S)을 면(S1)을 위쪽으로 해서, 베이스(27)상의 열전도성 시트(26)의 점착면에 고착하고(도 2(a) 참조), 이 베이스(27)를 진공 챔버(11)내의 정전척 전극(22)의 위에 놓는다. 다음으로, 식각 가스 도입수단(4)으로부터 식각가스를 도입하고, 제2 고주파 전원(43)으로부터 RF 파워를 인가해서 플라즈마 발생실(14) 내에 플라즈마를 발생시켜, 피처리 기판(S)의 면(S1)의 식각을 진행한다(도 2(b) 참조). 피처리 기판(S)의 양면을 식각하는 경우에는, 그 후, 열전도성 시트(26)로부터 피처리 기판(S)을 박리하고, 피처리 기판(S)을 상하 반전시켜, 면(S2)을 윗면으로 해서 열전도성 시트(26)에 고정하고, 면(S2)의 식각을 동일한 조건으로 진행하는 것에 의해, 양면 식각이 가능하다(도 2(c)). 이와 같이 열전도성 시트(26)를 이용하면, 양면 식각을 행하여 피처리 기판(S)이 매우 얇게 남아도, 피처리 기판(S)이 갈라짐 없이 원하는 식각에 의해 가공된 기판을 얻을 수 있다.
열전도성 시트를 가열해서 박리하는 경우에는, 핫 플레이트나, 열풍로, 근적외선 등으로 온도를 박리온도, 예를 들어 170℃ 정도로 하는 것을 들 수 있다.
식각 가스로서는, 플루오르카본가스에, Ar, Xe, Kr 등의 희가스에서 선택된 적어도 일종의 가스를 첨가한 가스를 이용하는 것이 가능하다. 플루오르카본가스로 서는, CF4, C2F6, C4F8 또는 C3F8을 이용하는 것이 가능하고, 특히 C4F8 및 C3F8이 바람직하다. 이 경우, 희가스는, 식각가스 총유량 기준으로 80~95%가 되도록 가스유량 제어수단(32)에 의해 제어되어 도입된다. 이 식각가스를 플라즈마 분위기 중 1.0Pa 이하의 작동 압력하에서, 100~300sccm 진공 챔버(11) 내에 도입해서 식각한다.
이러한 식각 장치(1)를 이용한 건식 식각 방법에 의하면, 수정 기판의 경우, 두께 10㎛까지 식각 하는 것이 가능하다. 이것에 의해, 예를 들어, 두께 50~150㎛의 기판을 양측에서 식각하고, 폭 1㎛, 깊이 20~70㎛라고 하는 종횡비가 높은 식각도 가능하다.
(실시예 1)
본 실시예에서는, 도 1에 나타낸 식각 장치(1)를 이용해서 수정 기판의 양면 식각을 진행했다.
우선, 양면에 점착층을 가지는 일동전공사 제품의 열박리 시트(상품명 Revalpha, 열 박리 온도 170℃)를 열전도성 시트(26)로 준비하고, 이 열전도성 시트(26)에, 도 3에 나타낸 형상의 슬릿을 형성했다. 도 3 중, 점선으로 나타낸 것이 부착 예정의 기판(S)이며, 열전도성 시트(26)에는 기판의 대각선에 대응하는 2개의 선 모양의 슬릿(L31)과, 기판의 중심을 통과하고, 기판의 횡방향으로 평행한 1개의 선 모양의 슬릿(L32)이 형성되고, 동시에 마스크의 스트라이프 방향과 평행한 2개 의 장방형 모양의 슬릿(L33)이 형성되어 있다. 이들 슬릿이 형성된 열전도성 시트(26)를 베이스(27)로서의 실리콘 베이스에 부착했다. 그리고 수정으로 된 피처리 기판(S)(두께 100㎛)에 Ni 마스크를 마스크 간격 400㎛로 형성하고, 열전도성 시트(26) 상에 상기 기판(S)을 놓고 고정했다. 다음으로, 이 실리콘 베이스를 식각 장치(1)의 정전척 전극(22) 상에 올려놓고, 제2 고주파 전원(43)에 의해 플라즈마를 발생시키는 것과 함께, C4F8가스와 Ar가스로 된 식각 가스를 100sccm(Ar가스가 식각 가스의 총유량 기준으로 80%) 도입해서, 피처리 기판(S)의 식각을 진행했다. 식각 조건은, 제1 고주파 전원(기판측) 550W, 제2 고주파 전원(안테나 측) 1800W, 기판 설정온도: 10℃, 압력: 0.67Pa이었다.
그 후, 50분간 가스를 도입해서 수정기판을 약 45㎛ 식각한 후에, 실리콘 베이스를 식각 장치(1)에서 제거하고, 핫 플레이트에 의해 120℃로 열전도성 시트에서 피처리 기판(S)을 박리했다. 다음으로, 기판(S)을 상하 반전시키고, 또한 식각 처리하지 않은 면을 위로 해서 열전도성 시트 위에 고착하고, 다시 한 번 동일한 조건에서 50분간 가스를 도입해서 45㎛ 식각했다. 이렇게 해서 얻어진 기판의 단면의 SEM 사진 및 기판을 비스듬하게 위에서 본 경우의 SEM사진을 각각 도 4 (a) 및 (b)에 표시한다.
도 4 (a) 및 (b)에서, 기판(S)의 면(S1) 및 면(S2)이 식각에 의해 깎여 매우 얇은 중앙부(약 10㎛)만 남아서, 갈라지지 않게 양면 식각 가능한 것을 알았다.
(비교예 1)
실시예 1과는, 열전도성 시트를 설치하지 않고 베이스로서의 실리콘 베이스상에 피처리 기판을 직접 설치한 외에는, 동일한 조건으로 식각을 진행했다. 표면의 식각 후, 실리콘 베이스를 제거하면, 기판이 갈라져 있는 것이 관찰되었다. 이것은, 피처리 기판을 베이스에 직접 설치한 것에서는 열전도성이 나쁘기 때문에, 냉각이 충분히 가능하지 않아 기판이 고온이 되어 갈라져 버린 것이라고 생각된다.
(비교예 2)
실시예 1과는, 열전도성 시트를 설치하지 않고 열전도 페이스트를 베이스로서의 실리콘 베이스상에 도포하여 피처리 기판(S)을 고정한 외에는, 동일한 조건으로 식각을 진행했다. 이면의 식각 후, 실리콘 베이스를 제거하면, 피처리 기판(S)이 갈라져 있는 것이 관찰되었다. 이것은, 페이스트 중의 기포가 열팽창한 것에 의해 피처리 기판(S)이 갈라져 버린 것이라고 생각된다. 더욱이, 이 열전도 페이스트를 이용한 경우에는, 페이스트 제거를 위해 알코올 초음파 세정을 진행할 필요가 있지만, 알코올 초음파 세정 후에는 미세하게 피처리 기판이 더 갈라지고 말았다.
(비교예 3)
실시예 1과는, 열전도성 시트의 슬릿 형상을 도 5(a)에 나타낸 형상(기판의 대각선에 일치하는 선 모양 슬릿 및 기판의 한 변에 평행한 선 모양 슬릿(L51)으로 한 점 외에는, 동일한 조건에서 식각을 진행했다. 표면의 식각 후, 실리콘 베이스 를 제거하면, 기판은 갈라져 있지 않았지만, 메탈 마스크가 떨어진 것이 관찰되었다.
(비교예 4)
실시예 1과는, 열전도성 시트의 슬릿 형상을 도 5(b)에 나타낸 형상(기판의 대각선에 대응하는 다각형 모양 슬릿(L52))으로 한 점 외에는, 동일한 조건에서 식각을 진행했다. 표면의 식각 후, 실리콘 베이스를 제거하면, 기판이 갈라지고 메탈 마스크가 떨어진 것이 관찰되었다.
(비교예 5)
실시예 1과는, 열전도성 시트의 슬릿의 형상을 도 5(c)에 나타낸 형상(마스크의 스트라이프 방향과 평행한 2개의 장방형 모양 슬릿(L53))으로 한 점 외에는, 동일한 조건에서 식각을 진행했다. 표면의 식각 후, 실리콘 베이스를 제거하면, 기판이 갈라지고 메탈 마스크가 떨어진 것이 관찰되었다.
(비교예 6)
실시예 1과는, 열전도성 시트의 슬릿 형상을 도 5(d)에 나타낸 형상(기판의 중심을 통과하는 십자 문자의 다각형 모양 슬릿(L54))으로 한 점 외에는, 동일한 조건으로 식각을 진행했다. 표면의 식각 후, 실리콘 베이스를 제거하면, 기판이 갈라지고 메탈 마스크가 떨어진 것이 관찰되었다.
이상에 의해, 실시예 1의 형상으로 슬릿이 형성된 열전도성 시트를 이용한 경우만, 식각 장치(1)를 이용해서 수정 기판의 양면 식각을 진행하는 것이 가능한 것을 알았다.
본 발명의 건식 식각 방법에 의하면, 기판의 양면을 안정하게 식각하는 것이 가능하다. 따라서, 본 발명은 반도체 기술 분야에서 이용 가능하다.

Claims (10)

  1. 진공 챔버 내에 플루오르카본가스 및 희가스로 된 식각 가스를 도입하고, 진공 챔버 내를 소정의 압력으로 해서 플라즈마를 발생시키고, 기판 받침부에 설치된 열전도성 시트의 점착면에 고착한 피처리 기판을 식각해서 가공하고, 상기 피처리 기판을 가열 또는 UV 조사에 의해 상기 열전도성 시트로부터 박리하는 것을 특징으로 하는 건식 식각 방법.
  2. 진공 챔버 내에 플루오르카본가스 및 희가스로 된 식각 가스를 도입하고, 진공 챔버 내를 소정의 압력으로 해서 플라즈마를 발생시키고, 기판 받침부에 설치된 슬릿을 넣은 열전도성 시트의 점착면에 고착한 피처리 기판을 식각해서 가공하는 것을 특징으로 하는 건식 식각 방법.
  3. 진공 챔버 내에 플루오르카본가스 및 희가스로 된 식각 가스를 상기 희가스의 유량이 식각 가스의 총유량의 80~95%가 되도록 도입하고, 진공 챔버 내를 소정의 압력으로 해서 플라즈마를 발생시키고, 기판 받침부에 설치된 열전도성 시트의 점착면에 고착한 피처리 기판을 식각해서 가공하는 것을 특징으로 하는 건식 식각 방법.
  4. 진공 챔버 내에 플루오르카본가스 및 희가스로 된 식각 가스를 도입하고, 진공 챔버 내를 소정의 압력으로 해서 플라즈마를 발생시키고, 기판 받침부에 설치된 열전도성 시트의 점착면에 고착시킨 피처리 기판의 한쪽 면을 식각해서 가공하고, 그 후, 열전도성 시트에서 피처리 기판을 박리해서 반전시키고, 상기 한쪽 면을 열전도성 시트의 점착면에 고착하고, 상기 한쪽 면과 동일한 조건으로 피처리 기판의 다른 쪽 면을 식각해서 가공하는 것을 특징으로 하는 건식 식각 방법.
  5. 청구항 1 내지 4의 어느 한 항에 있어서, 상기 희가스가 Ar, Kr 및 Xe에서 선택된 적어도 일종의 가스인 것을 특징으로 하는 건식 식각 방법.
  6. 청구항 1 내지 4의 어느 한 항에 있어서, 상기 건식 식각 방법을 1Pa 이하의 저압 공정으로 진행하는 것을 특징으로 하는 건식 식각 방법.
  7. 베이스상에 열전도성 시트를 고정하고, 이 열전도성 시트의 점착면에 수정 기판을 고착하고, 이 베이스를 진공 챔버 내의 기판 받침부에 올려놓고, 다음으로, 플루오르카본가스 및 희가스로 된 식각가스를 진공 챔버 내에 도입하고, 진공 챔버를 1Pa 이하로 하면서, 자기 중성선을 형성시켜 전기장을 인가해서 진공 챔버 내에 플라즈마를 발생시키고, 수정 기판의 한쪽 면을 식각해서 가공하고, 그 후, 열전도성 시트로부터 수정 기판을 박리하고, 해당 수정 기판의 한쪽 면을 열전도성 시트의 점착면에 고착하고, 수정 기판의 다른 쪽 면을 상기 한쪽 면과 동일한 조건으로 식각해서 가공하는 것을 특징으로 하는 건식 식각 방법.
  8. 청구항 7에 있어서, 상기 희가스의 유량이, 식각가스의 총유량의 80~95%이고, 또한, 상기 희가스가, Ar, Kr 및 Xe에서 선택된 적어도 일종의 가스이며, 상기 열전도성 시트는 슬릿이 넣어져 있고, 상기 수정 기판은 가열 또는 UV 조사에 의해 상기 열전도성 시트에서 박리되는 것을 특징으로 하는 건식 식각 방법.
  9. 삭제
  10. 삭제
KR1020097023612A 2007-05-14 2008-05-08 건식 식각 방법 KR101242464B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007127789 2007-05-14
JPJP-P-2007-127789 2007-05-14
PCT/JP2008/058534 WO2008143004A1 (ja) 2007-05-14 2008-05-08 ドライエッチング方法

Publications (2)

Publication Number Publication Date
KR20100016479A KR20100016479A (ko) 2010-02-12
KR101242464B1 true KR101242464B1 (ko) 2013-03-12

Family

ID=40031716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023612A KR101242464B1 (ko) 2007-05-14 2008-05-08 건식 식각 방법

Country Status (8)

Country Link
US (1) US20100133233A1 (ko)
EP (1) EP2148360B1 (ko)
JP (1) JP5090443B2 (ko)
KR (1) KR101242464B1 (ko)
CN (1) CN101681826B (ko)
AU (1) AU2008252203A1 (ko)
TW (1) TWI449101B (ko)
WO (1) WO2008143004A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352777B2 (ja) * 2009-01-30 2013-11-27 パナソニック株式会社 水晶デバイスの製造方法
JP5185847B2 (ja) * 2009-01-30 2013-04-17 パナソニック株式会社 基板のドライエッチング方法
JP5468325B2 (ja) * 2009-07-27 2014-04-09 株式会社アルバック デバイスの製造方法
CN110880444B (zh) * 2019-11-28 2022-04-12 河北工程大学 一种基于等离子体蚀刻的连续双面蚀刻光学器件的装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101110A (ja) * 2003-09-22 2005-04-14 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
JP2007053189A (ja) * 2005-08-17 2007-03-01 Konica Minolta Holdings Inc シリコン構造体の製造に用いるマスクパターンを有するシリコン基板及びシリコン構造体の製造方法
JP2007096756A (ja) * 2005-09-29 2007-04-12 Seiko Epson Corp 基板の製造方法、水晶振動片及びジャイロ振動片

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125769A (ja) 1996-10-21 1998-05-15 Matsushita Electron Corp 静電チャック電極構造
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
JPH11150133A (ja) * 1997-09-04 1999-06-02 Hitachi Ltd 半導体素子の搭載方法及びそのシステム、半導体素子分離装置並びにｉｃカードの製造方法
JP2001156584A (ja) * 1999-11-30 2001-06-08 Sony Corp 圧電素子とその製造方法
JP2002059363A (ja) * 2000-08-23 2002-02-26 Chemitoronics Co Ltd ウエーハ支持体
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP2003142979A (ja) * 2001-10-31 2003-05-16 River Eletec Kk 水晶振動子及びその製造方法
US20050178741A1 (en) * 2003-05-03 2005-08-18 Yeoh Joon C. Method of etching porous dielectric
US20050036267A1 (en) * 2003-05-20 2005-02-17 Savas Stephen Edward Clamp for holding and efficiently removing heat from workpieces
TWI231534B (en) * 2003-12-11 2005-04-21 Advanced Semiconductor Eng Method for dicing a wafer
JP2005286992A (ja) * 2004-03-02 2005-10-13 Seiko Epson Corp 圧電振動片、圧電振動子および圧電発振器
TWI236058B (en) * 2004-08-06 2005-07-11 Touch Micro System Tech Method of performing double side processes upon a wafer
JP4729924B2 (ja) 2004-12-28 2011-07-20 エプソントヨコム株式会社 Ａｔカット水晶片集合体の製造方法
TWI276844B (en) * 2006-03-28 2007-03-21 United Microelectronics Corp Etching method
JP4197001B2 (ja) * 2006-04-04 2008-12-17 エプソントヨコム株式会社 圧電振動片の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101110A (ja) * 2003-09-22 2005-04-14 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
JP2007053189A (ja) * 2005-08-17 2007-03-01 Konica Minolta Holdings Inc シリコン構造体の製造に用いるマスクパターンを有するシリコン基板及びシリコン構造体の製造方法
JP2007096756A (ja) * 2005-09-29 2007-04-12 Seiko Epson Corp 基板の製造方法、水晶振動片及びジャイロ振動片

Also Published As

Publication number Publication date
TWI449101B (zh) 2014-08-11
JP5090443B2 (ja) 2012-12-05
KR20100016479A (ko) 2010-02-12
JPWO2008143004A1 (ja) 2010-08-05
US20100133233A1 (en) 2010-06-03
AU2008252203A1 (en) 2008-11-27
CN101681826B (zh) 2011-08-10
WO2008143004A1 (ja) 2008-11-27
EP2148360A1 (en) 2010-01-27
CN101681826A (zh) 2010-03-24
EP2148360B1 (en) 2014-01-22
EP2148360A4 (en) 2010-07-21
TW200903633A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
JP6532066B2 (ja) 原子層をエッチングする方法
JP5233975B2 (ja) 半導体装置の製造方法
JP4256763B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4860087B2 (ja) エッチング方法
US8389416B2 (en) Process for etching silicon with selectivity to silicon-germanium
US8809199B2 (en) Method of etching features in silicon nitride films
JP4715207B2 (ja) 半導体装置の製造方法及び成膜システム
KR20170065449A (ko) 플라즈마 에칭 방법
CN107039229A (zh) 蚀刻方法
KR20060047378A (ko) 플라즈마 에칭 방법
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
KR101242464B1 (ko) 건식 식각 방법
KR101196649B1 (ko) 건식 식각 장치와 건식 식각 방법
JP3164195B2 (ja) マイクロ波プラズマ処理装置
CN109923660B (zh) 高压退火及降低湿蚀刻速率
JP2004319972A (ja) エッチング方法及びエッチング装置
JP2006196663A (ja) エッチング方法，プログラム，コンピュータ読み取り可能な記録媒体及びプラズマ処理装置
WO2020005394A1 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
US11404263B2 (en) Deposition of low-stress carbon-containing layers
US20210358763A1 (en) Method for dry etching silicon carbide films for resist underlayer applications
JP7382578B2 (ja) プラズマ処理方法および素子チップの製造方法
JP4990551B2 (ja) ドライエッチング方法
JPH04263428A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180209

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 8