JP2007532782A

JP2007532782A - 多孔性ダイヤモンド・フィルムの製造

Info

Publication number: JP2007532782A
Application number: JP2007508377A
Authority: JP
Inventors: ラビ，クラマダティ
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2004-04-13
Filing date: 2005-03-31
Publication date: 2007-11-15
Also published as: TW200602262A; US20060199012A1; TWI296611B; US20050227079A1; EP1735831A2; KR20120073368A; WO2005101500A2; CN1957469A; KR20070004080A; WO2005101500A3

Abstract

マイクロエレクトロニック構造を形成する方法が記述される。それらの方法は、基板上にダイヤモンド層を形成し、そこではダイヤモンド層の一部が欠陥を含み、その後、ダイヤモンド層から欠陥を除去することによってダイヤモンド層内に空孔を形成する。

Description

本発明は、一般にマイクロエレクトロニック装置の分野に関し、より詳しくは、低い誘電率および高い機械的強度を示す多孔性ダイヤモンド・フィルムを製造する方法に関する。

マイクロエレクトロニック装置は、典型的には金属の相互接続ラインのような導電層を含み、それらは層間誘電体（ＩＬＤ）層のような誘電層によって互いに隔離される。装置の形状が縮小するにつれて、装置の各層上の金属ライン間の距離が短縮され、したがって、装置のキャパシタンスが増加する。このようなキャパシタンスの増加は、ＲＣ遅延および容量的に結合された信号（クロス・トークとして知られる）のような好ましくない現象を引き起こす。

この問題に対する取り組みとして、金属ラインを分離する誘電体層（ＩＬＤ）を形成するために、二酸化シリコン（および比較的高い誘電率を有する他の材料）の代わりに比較的低い誘電率（低ｋ誘電体と称する）を有する絶縁材料が使用される。しかしながら、現在用いられている低ｋＩＬＤ材料の多くは機械的強度が低いので、アセンブリおよびパッケージング作業のような後続のウエハ処理中に機械的および構造的な問題が生じるおそれがある。

ダイヤモンド・フィルムが、非常に高い機械的強度を示すことは周知である。一方で、化学蒸着法のようなプロセスによって堆積されるダイヤモンド・フィルムの誘電率は、典型的には約５．７である。マイクロエレクトロニック装置の組立てに利用するために、低ｋ誘電率および高い機械的強度の両方を示すダイヤモンド・フィルムを提供することは有用であろう。

本明細書は、本発明と見なされる事項を、最後に請求項において指摘し、かつ明確に要求しているが、本発明の利点は、以下の本発明の詳細な説明をその添付図面と共に読むことによって、より容易に理解することができる。

以下の詳細な説明では、本発明が実施される特定の実施例を示す添付図面について言及される。これらの実施例は、当業者が本発明を実施することができるように十分詳細に説明される。本発明の様々な実施例は、異なっていても、必ずしも相互に排他的ではないことを理解すべきである。例えば、一実施例に関してここで説明される特定の特徴、構造または特性は、本発明の精神および範囲から逸脱することなく、他の実施例において実施される。加えて、開示された各実施例における個々の要素の位置または配置は、本発明の思想および範囲から逸脱することなく、修正されてもよいことが理解される。したがって、以下の詳細な説明は、制限する意味に捉えるべきではなく、本発明の範囲は、請求項が与える均等の全範囲と共に、添付の請求項によってのみ定義され、適切に解釈される。図面における類似の数字は、図面全体に亘り、同一または類似の機能を参照する。

ここでは、マイクロエレクトロニック装置を形成する方法および関連する構造が記述される。それらの方法は、基板上にダイヤモンド層（そこではダイヤモンド層は欠陥を含む）を形成し、その後、ダイヤモンド層から欠陥を取り除くことにより、ダイヤモンド層内に空孔を形成する。ダイヤモンド層から欠陥を取り除くことによって、機械的故障を生じることなく後続のアセンブリおよびパッケージング作業に耐えることができるような、高強度かつ低ｋ誘電体ＩＬＤ材料の組立てが可能になる。

図１ａ〜１ｃは、低い誘電率および高い機械的強度を有するダイヤモンド層を形成する方法および関連する構造の実施例を示す。図１ａは、基板１００の部分の断面図である。基板１００は、例えば、シリコン、シリコン・オン・インシュレータ、ゲルマニウム、インジウム、アンチモン化合物、テルル化鉛、ひ化インジウム、りん化インジウム、ガリウムひ素、アンチモン化ガリウム、またはそれらの組み合わせのような材料で構成されるが、これらに制限されない。

ダイヤモンド層１０２が基板１００上に形成される（図１ｂ）。ダイヤモンド層１０２は、化学蒸着法（「ＣＶＤ」）のような当技術において既知であるダイヤモンド・フィルムの堆積に適した従来方法を利用して形成される。一実施例において、プロセス圧力は約１０〜１００トルの範囲、約３００〜９００度の温度、および約１０ｋＷ〜約２００ｋＷの間の電力である。プラズマ生成の方法は、ＤＣグロー放電ＣＶＤ、フィラメント支援ＣＶＤ、およびマイクロ波増強ＣＶＤを含む。

一実施例において、ＣＨ_４、Ｃ_２Ｈ_２のような炭化水素ガス、フラーレンまたは固体炭素ガス前駆物質がダイヤモンド層１０２を形成するために使用されるが、ＣＨ_４（メタン）が好適である。炭化水素ガスは、水素ガスの濃度に関して少なくとも約１０パーセントの炭化水素ガスの濃度で水素ガスと混合される。当技術において知られているように、一般的には、約１０パーセント、またはそれ以上の炭化水素の濃度によって、二重結合１０６ａ、割込原子１０６ｂ、および空格子点１０６ｃのようなダイヤモンド層１０２の結晶格子内の欠陥１０６を相当量含むダイヤモンド層１０２が形成される結果となる（図１ｂ）。欠陥１０６は、結晶格子内における、例えば黒鉛または非ダイヤモンド型炭素のような異常な形態と同様に、あらゆる非ｓｐ３型状態のダイヤモンド結合を含むことを、当業者は理解するであろう。

本発明のダイヤモンド層１０２は、ダイヤモンド層１０２の結晶格子の原子１０３間に、結合型の混合を含む。ダイヤモンド層１０２は、当業者間でｓｐ２型結合として知られている二重結合１０６ａ、および、当業者間でｓｐ３型結合として知られている単結合１０４の混合を含む。本発明のダイヤモンド層１０２は、先行技術の「純粋型(pure-type)」のダイヤモンド層７０２（図７）、すなわち、典型的にはｓｐ３型結合（すなわち、単結合７０４によって相互に結合した炭素原子７０３）が優位を占め、かつ、一般的に他のタイプの欠陥を殆ど含まないダイヤモンド層、よりも大きな割合の欠陥１０６（すなわち、欠陥１０６の量は、約１０パーセントから約６０パーセントまでの範囲で大きい）を含む。

欠陥１０６は、ダイヤモンド層１０２から選択的に除去されるか、またはエッチングされる。一実施例において、欠陥１０６は、例えば酸化プロセスを利用して除去される。このような酸化プロセスは、分子酸素を利用すること、および摂氏約４５０度未満の温度でダイヤモンド層１０２を加熱することを含む。使用可能な他の酸化プロセスは、当技術において周知であるような、分子酸素および急速熱処理（ＲＴＰ）装置を利用する。欠陥１０６は、さらに、当技術において知られているような、酸素および／または水素プラズマを利用することによってダイヤモンド層１０２から除去される。

ダイヤモンド層１０２の結晶格子から、欠陥１０６を選択的にエッチングすることによって、空孔１０８が形成される（図１ｃ）。空孔１０８は、結晶格子中の失われた原子または空格子点のクラスタを含む。酸化および／またはプラズマ除去プロセスは、ダイヤモンド層１０２の単結合１０４を殆どエッチングしない一方で、ダイヤモンド層１０２の欠陥１０６を除去またはエッチングするので、空孔は、格子から相当な量の欠陥１０６を選択的に除去することによって形成される。空孔１０８は、１に近い誘電率を有する格子中の空隙であるので、空孔１０８はダイヤモンド層１０２の誘電率を低下させる。

空孔１０８が形成された後、ダイヤモンド層１０２は、約２．０を下回る誘電率、一実施例では、好ましくは約１．９５を下回る誘電率を有する。多孔性ダイヤモンド層１０２内に強固なｓｐ３結合が存在することによって、多孔性フィルムが有する低誘電率と共に、「純粋」タイプのダイヤモンド・フィルムが有する高い機械的強度という利点が与えられる。多孔性ダイヤモンド層１０２の強度モジュールは、約６ＧＰａを超える値を含む。したがって、ダイヤモンドの格子内に多孔、空隙、およびその他の同様の内部不連続を導入することによって、本発明の方法は、低い誘電率および高い機械的強度を有するダイヤモンド層１０２の形成を可能にする。

図２は、本発明の他の実施例に従った方法のフローチャートである。ステップ２１０において、第１ダイヤモンド層（そこでは第１ダイヤモンド層は欠陥を含む）が基板上に形成されるが、図１ｂのダイヤモンド層１０２に類似する。ステップ２２０において、欠陥が選択エッチングによってダイヤモンド層から除去される。ステップ２３０において、欠陥を含む第２ダイヤモンド層が、第１ダイヤモンド層上に形成される。ステップ２４０において、欠陥が第２ダイヤモンド層から除去される。ダイヤモンド層１０２の誘電率は、特別な設計要求に従って、堆積サイクルおよびエッチング・サイクルの数を変更することにより調整することができる。

第１ダイヤモンド層は、クラスタ・ツール３００の堆積チャンバ３１０内に堆積される（図３）ことを、当業者は理解するであろう。その後、第１ダイヤモンド層からの欠陥の除去が、チャンバ・ツールの個別の酸化チャンバ３２０内で遂行される。このようにして、ダイヤモンド層１０２の厚さおよび有孔率は、特定用途向けに必要な誘電率および機械的強度を有するダイヤモンド層１０２を生成するために、正確に制御される。あるいは、形成および欠陥削除工程段階は、同じプロセスのチャンバで行なわれることもある。いずれの場合も、堆積ステップ中の炭化水素ガスと水素ガスとの比率、ならびに除去ステップ中のエッチング時間のようなプロセスの変更を調整し、特別の設計考察に従ってより大きなプロセスの自由度を提供することができる。

図４ａ〜４ｅは、本発明の他の実施例を示す。図４ａは、図１ａの基板１００に類似する基板４１０の部分断面を示す。その後、第１ダイヤモンド層４２０が基板４１０上に形成される（図４ｂ）。第１ダイヤモンド層４２０は、ｓｐ２型結合（二重結合）およびｓｐ３型結合（単結合）の混合を含む。第１ダイヤモンド層４２０は、上部４２５を含む。第１ダイヤモンド層４２０は、前述のような、ダイヤモンド層１０２を形成するために使用されるのと同様のプロセス条件を用いて形成される。

第１ダイヤモンド層４２０内のｓｐ２型結合の割合は、形成中に使用されるプラズマ中のメタン・ガスに対する炭化水素ガスの割合を増加させることによって増加することができる。第１ダイヤモンド層４２０内でｓｐ２型結合が増加することにより、第１ダイヤモンド層４２０の誘電率は、炭化水素の割合がガスの混合中で増加するにつれて減少するであろう。例えば、約３０パーセントの炭化水素ガスのとき、誘電率は約２．０であり、炭化水素の割合が一層増加するにつれて減少する。達成された誘電率は、もちろん特定用途の堆積条件に依存するであろう。一実施例において、第１ダイヤモンド層４２０の厚さは、約５ｎｍから約１００ｎｍの範囲にすることができるが、特定用途に依存するであろう。

第１ダイヤモンド層４２０が基板４１０上に堆積された後、当技術において周知であるように、第１ダイヤモンド層４２０は水素プラズマに暴露される。水素プラズマは、第１ダイヤモンド層４２０内の（前述のような）他のタイプの欠陥と同様に、優先的にｓｐ２結合をエッチングすることにより、第１ダイヤモンド層４２０の上部４２５から相当量のｓｐ２結合を除去する。このようにして、第１ダイヤモンド層４２０の上部４２５は殆どｓｐ２の無いダイヤモンド層４３０に変換され、そこでは、殆どｓｐ２の無いダイヤモンド層４３０の結合は、主にｓｐ３結合を含む（図４ｃ）。あるいは、殆どｓｐ２の無いダイヤモンド層４３０は、例えばＣＶＤプロセスを使用することにより、第１ダイヤモンド層４２０上に形成される。

その後、第２ダイヤモンド層４４０が、第１ダイヤモンド層４２０上に堆積される（図４ｄ）。第２ダイヤモンド層４４０は、好ましくは、第１ダイヤモンド層４２０と同様に、ｓｐ２結合およびｓｐ３結合の混合を含む。他の殆どｓｐ２の無いダイヤモンド層（図示せず）が第２ダイヤモンド層４４０上で形成され、このようにして、ｓｐ２が豊富なダイヤモンド層４５０とｓｐ３が豊富なダイヤモンド層４６０が交互になっている一連の層が形成される（図４ｅ）。

したがって、本実施例によって、本発明の方法に従って形成されたダイヤモンド層に強度を与えるｓｐ３が豊富な層により、高い機械的強度を有しつつ低い誘電率という利点も有する、階層状のダイヤモンド構造４７０の形成が可能になる。

図５は、本発明の本実施例による方法のフローチャートである。ステップ５１０において、ｓｐ２結合およびｓｐ３結合の混合を含む第１ダイヤモンド層が基板上に形成される。ステップ５２０において、殆どｓｐ２の無いダイヤモンド層が第１ダイヤモンド層上に形成される。ステップ５３０において、ｓｐ２およびｓｐ３結合の混合を含む第２ダイヤモンド層が、殆どｓｐ２の無いダイヤモンド層上に形成される。ステップ５４０において、殆どｓｐ２の無いダイヤモンド層が第２ダイヤモンド層上に形成される。

図６ａは、本発明の実施例に従ってマイクロエレクトロニック構造を示す。層間誘電体（ＩＬＤ）６２０は、トランジスタ、金属相互接続ライン等の多様な回路素子を含む導電層６１０上に配置される。ＩＬＤ６２０は、図１ｃのダイヤモンド層１０２に類似する多孔性ダイヤモンド層を含み、および／または、図４ｅの階層状ダイヤモンド構造４７０に類似する階層状ダイヤモンド構造を含む。ＩＬＤ６２０は、約１．９５、またはそれより低い誘電率を有し、約６ＧＰａより大きい機械的強度を有する。

水素プラズマ６５０がＩＬＤ６２０に加えられる。水素プラズマ６５０は、ＩＬＤ６２０の表面上に存在する、終端または不活性化ダングリング・ボンドに作用する。不活性化された上部表面６２２（図６ｂ）のような水素で不活性化されたダイヤモンドの表面は、非常に低い摩擦係数を示し、その後、科学的機械的研磨のような後続の研摩プロセス段階（当技術において既知であり、かつ後述される）を促進することが理解されるであろう。

トレンチ６２５がＩＬＤ６２０内に形成される（図６ｃ）。導電層６３０が、トレンチ６２５内およびＩＬＤ６２０の不活性化された上部表面６２２上に形成される（図６ｄ）。導電層６３０は、好ましくは銅を含む。ＣＭＰプロセスのような研摩プロセスが導電層６３０に加えられる。ＩＬＤ６２０は不活性化された上部表面６２２を含むので、導電層６３０とＩＬＤ６２０との間の選択性（すなわち研磨率の差）は非常に高く、一実施例では１００：１より大きい。ＩＬＤ６２０の不活性化された上部表面６２２の他の利点は、不活性化された上部表面が低い摩擦係数を有するので、ＣＭＰプロセス中に使用されるＣＭＰパッドは、パッド交換が必要となるまでに、より長期間使用することができることである。

上述のように、本発明は低い誘電率（約２より低い）および優れた機械的強度を示すダイヤモンド・フィルムの形成について記述する。したがって、本発明のダイヤモンド・フィルムによって、パッケージングは化学的機械的研摩（ＣＭＰ）および組立プロセス中に生じるような、プロセッシングおよびパッケージングによって引き起こされる応力に十分耐えられるほど強固なマイクロエレクトロニック構造の組立てが可能になる。

以上の記述は、本発明の方法の中で用いられる一定のステップおよび材料を明記したが、当業者は多くの修正および代替が可能であることを理解するであろう。従って、かかる修正、変更、代替および追加の全ては、添付の請求項によって定義されるような本発明の精神および範囲内にあるとみなすように意図される。さらに、層間誘電酸化物のような多様なマイクロエレクトロニック構造は、当技術において周知であると理解される。したがって、ここで提供される図は、本発明の実施に関係する典型的なマイクロエレクトロニック装置の部分のみを示す。したがって、本発明は、ここに記述された構造に制限されない。

本発明の実施例に従った構造を表わす。本発明の実施例に従った構造を表わす。本発明の実施例に従った構造を表わす。本発明の実施例に従ったフローチャートを表わす。本発明の他の実施例に従ったクラスタ・ツールを表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従ったフローチャートを表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従った構造を表わす。本発明の他の実施例に従った構造を表わす。先行技術からの構造を表わす。

Claims

基板上にダイヤモンド層を形成する段階であって、前記ダイヤモンド層は欠陥を含む、段階と、
前記ダイヤモンド層から相当量の前記欠陥を除去することにより、前記ダイヤモンド層内に空孔を形成する段階と、
から成ることを特徴とするマイクロエレクトロニック構造を形成する方法。
前記ダイヤモンド層内に空孔を形成する段階は、前記ダイヤモンド層内に空孔を形成することによって前記ダイヤモンド層の誘電率を低減する段階を含むことを特徴とする請求項１記載の方法。
前記基板上にダイヤモンド層を形成する段階は、化学蒸着によって前記基板上にダイヤモンド層を形成する段階を含むことを特徴とする請求項１記載の方法。
前記基板上にダイヤモンド層を形成する段階は、前記基板を炭化水素および水素を含むガスに暴露する段階を含み、前記炭化水素の濃度は前記水素の濃度の約１０パーセントよりも高いことを特徴とする請求項１記載の方法。
前記基板を炭化水素を含むガスに暴露する段階は、前記基板をメタンを含むガスに暴露する段階を含むことを特徴とする請求項４記載の方法。
前記基板上にダイヤモンド層を形成する段階は、前記ダイヤモンド層が二重結合、空格子点、または割込みのうちの少なくとも１つを含むように、前記基板上にダイヤモンド層を形成する段階を含むことを特徴とする請求項１記載の方法。
前記ダイヤモンド層から前記欠陥を除去する段階は、前記ダイヤモンド層から前記欠陥をエッチングする段階を含むことを特徴とする請求項１記載の方法。
前記欠陥をエッチングする段階は、前記欠陥を摂氏約４５０度よりも低い温度で酸素ガスに暴露する段階を含むことを特徴とする請求項７記載の方法。
前記欠陥をエッチングする段階は、前記欠陥を酸素ガスに暴露する段階および急速な熱アニール・プロセスを利用する段階を含むことを特徴とする請求項７記載の方法。
前記欠陥をエッチングする段階は、前記欠陥を水素プラズマまたは酸素プラズマの少なくとも１つに暴露する段階を含むことを特徴とする請求項７記載の方法。
前記欠陥を水素プラズマに暴露する段階は、前記ダイヤモンド層の上部表面を水素で不活性化することにより、前記ダイヤモンド層の前記上部表面の摩擦係数を低減する段階を含むことを特徴とする請求項１０記載の方法。
前記ダイヤモンド層を形成する段階は、クラスタ・ツールの堆積チャンバ内で前記ダイヤモンド層を形成する段階を含むことを特徴とする請求項１記載の方法。
前記ダイヤモンド層内に空孔を形成する段階は、クラスタ・ツールの酸化チャンバ内で前記ダイヤモンド層内に空孔を形成する段階を含むことを特徴とする請求項１記載の方法。
クラスタ・ツールの堆積チャンバ内で前記ダイヤモンド層上に第２ダイヤモンド層を形成する段階と、
前記クラスタ・ツールの酸化チャンバ内で前記第２ダイヤモンド層内に空孔を形成する段階と、
をさらに含むことを特徴とする請求項１記載の方法。
基板上に第１ダイヤモンド層を形成する段階であって、前記第１ダイヤモンド層はｓｐ２結合およびｓｐ３結合の混合を含む、段階と、
前記第１ダイヤモンド層を水素プラズマに暴露する段階であって、前記ｓｐ２結合は前記第１ダイヤモンド層の上部から殆ど除去される、段階と、
から成ることを特徴とするマイクロエレクトロニック構造を形成する方法。
前記第１ダイヤモンド層を形成する段階は、水素の濃度の約１０パーセントよりも高いメタンの濃度を有するプラズマを使用することによって前記第１ダイヤモンド層を形成する段階を含むことを特徴とする請求項１５記載の方法。
前記第１ダイヤモンド層を水素プラズマに暴露する段階は、前記第１ダイヤモンド層を水素プラズマに暴露することにより、殆どｓｐ２の無いダイヤモンド層を形成するために前記第１ダイヤモンド層の前記上部を変換する段階を含むことを特徴とする請求項１５記載の方法。
前記殆どｓｐ２の無いダイヤモンド層上に堆積された第２ダイヤモンド層を形成する段階をさらに含み、前記第２ダイヤモンド層は、水素の濃度の約１０％よりも高いメタンの濃度を含むプラズマを使用することにより、ｓｐ２およびｓｐ３結合の混合を含むことを特徴とする請求項１５記載の方法。
相当量の空孔を含むダイヤモンド層から構成されることを特徴とする構造。
前記ダイヤモンド層は、約１．９５よりも低い誘電率を有することを特徴とする請求項１９記載の構造。
前記ダイヤモンド層は、約６ＧＰａよりも高い強度を有することを特徴とする請求項１９記載の構造。
前記ダイヤモンド層は、ＩＬＤ層を含むことを特徴とする請求項１９記載の構造。
ｓｐ２結合およびｓｐ３結合の混合を含むダイヤモンド層と、
前記ダイヤモンド層に堆積された殆どｓｐ２の無いダイヤモンド層であって、前記殆どｓｐ２の無いダイヤモンド層はｓｐ３結合を含む、ダイヤモンド層と、
から構成されることを特徴とする構造。
前記殆どｓｐ２の無いダイヤモンド層は、相当量のｓｐ２結合を含まないことを特徴とする請求項２３記載の構造。
前記構造は、約１．９５よりも低い誘電率および約６ＧＰａよりも大きい強度を有することを特徴とする請求項２３記載の構造。
前記構造は、ＩＬＤ層を含むことを特徴とする請求項２３記載の構造。
基板上に堆積された導電層と、
前記導電層上に堆積されたダイヤモンド層であって、前記ダイヤモンド層は空孔を含む、ダイヤモンド層と、
から構成されることを特徴とする構造。
前記ダイヤモンド層は、ＩＬＤを含むことを特徴とする請求項２７記載の構造。
前記ダイヤモンド層は、約１．９５よりも低い誘電率を有することを特徴とする請求項２７記載の構造。
前記ダイヤモンド層は、約６ＧＰａよりも大きい強度を有することを特徴とする請求項２７記載の構造。
前記ダイヤモンド層は、前記導電層の研磨率よりも約１００倍大きい研摩率を有することを特徴とする請求項２７記載の構造。