TWI296611B - Manufacture of porous diamond films - Google Patents
Manufacture of porous diamond films Download PDFInfo
- Publication number
- TWI296611B TWI296611B TW094110539A TW94110539A TWI296611B TW I296611 B TWI296611 B TW I296611B TW 094110539 A TW094110539 A TW 094110539A TW 94110539 A TW94110539 A TW 94110539A TW I296611 B TWI296611 B TW I296611B
- Authority
- TW
- Taiwan
- Prior art keywords
- diamond layer
- diamond
- layer
- forming
- substrate
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/26—Deposition of carbon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/26—Deposition of carbon only
- C23C16/27—Diamond only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Carbon And Carbon Compounds (AREA)
Description
1296611 (1) 九、發明說明 【發明所屬之技術領域】 本發明大致有關微電子裝置領域,更明確地說,本發 明有關製造顯示低介電常數與高機械強度之多孔鑽石膜的 方法。 【先前技術】 § 微電子裝置通常包括導電層,諸如金屬連線,係以諸 如中間介電(ILD )層之介電層將此等金屬連線彼此隔離 。當裝置部件收縮時,位於裝置之各層上的金屬線間的距 離縮小,因此該裝置的電容可能提高。電容提高可能會造 成諸如RC延遲與電容耦合信號(亦習知爲串話)等不良 影響。 爲了克服此一問題,目前使用介電常數較低之絕緣材 料(稱爲低k介電質)替代二氧化矽(及介電常數較高之 # 其他材料),形成隔開該等金屬線之介電層(ILD )。不 過,許多目前使用的低k ILD材料之機械強度低,其可能 造成後線晶圓處理期間(諸如組裝與封裝操作)的機械與 結構問題。 已知鑽石膜展現非常高之機械強度。不過,以諸如化 學氣相沉積等方法所澱積之鑽石膜的介電常數通常約5 · 7 。希望可以提供顯示兼具低k介電常數與高機械強度之鑽 石膜,以供製造微電子裝置使用。 (2) 1296611 【發明內容】 本發明揭示一種形成微電子結構之方法。此方法包括 在一基板上形成一層鑽石層,其中該鑽石層的一部分包括 瑕赃;然後藉由去除該鑽石層的瑕庇,在該鑽石層中形成 孔。 【實施方式】 # 在下列詳細說明中,請參考以圖解方式顯示實施本發 明之特定實施例的圖式。此等實施例說明得相當詳細,使 得熟悉本技術之人士得以實施本發明。須暸解,本發明各 實施例雖然不同,但不一定互相排斥。例如,本文所述之 與一實施例相關之特定部件、結構或特性,在不違背本發 明精神與範圍之下,於其他實施例中亦可實現。此外,須 暸解在不違背本發明精神與範圍之下,每個揭示之實施例 中個別元件的位置或配置均可修改。因此,下列詳細說明 • 無限制意義,僅由附錄之申請專利範圍界定本發明範圍, 其係與申請專利範圍所界定之同等物全部範圍一同做適當 解釋。該等圖式中,相似數字在數個圖中係指相同或相似 功能。 茲說明形成微電子裝置之方法與相關結構。此等方法 包括在一基板上形成一鑽石層,其中該鑽石層包括有瑕疵 ’然後自該鑽石層去除該等瑕疵,於該鑽石層中形成孔。 自該鑽石層去除瑕疵可以製造具有高度強度之低k介電 ILD材料,可以承受後續之組裝與封裝操作,不會產生機 (3) 1296611 械失效。 圖la-lc圖示說明形成包括低介電常數且高機械強度 I» 之鑽石層的方法與相關結構的實施例。圖1 a圖示說明基 板1 0 0 —部分之橫剖面。基板1 0 0可包括諸如但不局限於 矽、絕緣體上矽、鍺、銦、銻化物、碲化鉛、砷化銦、磷 化銦、砷化鎵、銻化鎵或其組合物等材料。 鑽石層102可在基板100上形成(圖lb)。可使用本 • 技術中習知適於沉積鑽石膜之習用方法形成鑽石層102, 該等方法係諸如化學氣相沉積(CVD )。在一具體實施例 中,該處理壓力可在約10至100托耳範圍內,溫度約300 至900度,功率介於約l〇kW至約200kW。電漿產生之方 法包括DC輝光放電、熱絲輔助CVD與微波強化CVD。 在一實施例中,烴氣諸如 CH4、C2H2、富勒烯( fullerenes)或固態碳氣前驅體可用於形成該鑽石層1〇2, 以CH4 (甲烷)爲佳。該烴氣可以相對於氫氣濃度混合至 # 少約10百分比之濃度與氫氣混合,其濃度係約1 〇百分比 或以上之烴濃度通常形成在一種鑽石層102,於該鑽石層 1 02晶格中可能包括相當大量瑕疵1 〇6,諸如本技術習知 之雙鍵l〇6a、空隙原子106與空穴106c (圖lb)。熟悉 本技術之人士明白,瑕疵106可包括該晶格中任何非sp 3 類型之鑽石鍵結以及任何不規則形式,諸如石墨或碳之非 鑽石形式。 本發明之鑽石層102可包括介於該鑽石層102之晶格 的原子103間的鍵結類型混合物。該鑽石層102可包括雙 (4) 1296611 鍵106a (熟悉本技術之人士亦習知其爲sp2型)鍵結與單 鍵104 (熟悉本技術之人士亦習知其爲sp3 )之混合物。 本發明之鑽石層1 0 2包括的瑕疵1 0 6百分比比先前技術高 (即,瑕疵1 06之數量自約1 0百分比至高於約60百分比 ),先前技術的「純種」鑽石層702 (圖7 )通常包括佔 優勢之sp3型鍵結(即,以單鍵704鍵結在一起的碳原子 703 ),且通常包括少量其他類型之瑕疵。 • 通常可以選擇性自鑽石層102去除或蝕刻該瑕疵1〇6 。在一實施例中,瑕疵106可使用例如氧化處理去除之。 此種氧化處理可包括使用分子氧並將該鑽石層102加熱至 低於約攝氏450度之溫度實施。亦可使用本技術已知之使 用分子氧與快速熱處理(RTP )設備的其他氧化處理。亦 可使用本技術習知之氧及/或氫電漿去除鑽石層102的瑕 庇 1 0 6 〇 藉由自鑽石層102晶格選擇性鈾刻該瑕疵106可以形 # 成孔1〇8 (圖lc )。孔108可包括在晶格中之漏失原子或 空穴簇。由於該氧化及/或電漿去除方法會去除或蝕刻鑽 石層102中之瑕疵,但是只輕微蝕刻鑽石層102之單鍵 104,故藉由選擇性去除晶格中之大量瑕疵106形成該等 孔。由於孔1 08係介電常數接近1之晶格中的空位,所以 孔108會降低鑽石層102的介電常數。 形成孔108之後,鑽石層102的介電常數可能低於約 2.0,在一實施例中,較佳係低於1.95。多孔鑽石層102 中存有剛性sp3鍵可以提供使具有低介電常數多孔膜的^ (5) 1296611 純種」鑽石層具備高機械強度的好處。多孔鑽石層102的 強度模數可包括高於約6GPa之値。因此,本發明方法藉 < 由在該鑽石晶格中導入孔隙、空位與其他此種內部不連續 ,可以形成低介電常數且高機械強度之鑽石層102。 圖2說明根據本發明另一實施例之方法的流程圖。步 驟210中,於一基板上形成第一鑽石層,其中該第一鑽石 層包括許多瑕疵,與圖lb之鑽石層102相似。步驟220 φ 中,藉由選擇性蝕刻自該鑽石層去除該等瑕疵。步驟23 0 中,在第一鑽石層上形成包括瑕疵的第二鑽石層。步驟 240中,自第二鑽石層去除該等瑕疵。可以根據特定設計 需求,藉由改變沉積次數與蝕刻次數調整鑽石層102之介 電常數。 熟悉本技術之人士會暸解,可於一集結式機台( cluster tool) 300之沉積室310(圖3)中沉積第一鑽石層 。然後可於該室式機台的獨立氧化室320中成去除第一鑽 Φ 石層的瑕疵。以此種方式可以精確控制鑽石層1 02的厚度 與孔隙率,以產生具有特定應用所需之介電常數及機械強 度的鑽石層102。或者,亦可在同一處理室中進行形成與 瑕疵去除處理步驟。任一情況中,均可以調整處理變數, 諸如於沉積步驟期間介於該烴氣與該氫氣間的比例以及該 去除步驟期間的蝕刻時間,以提供更符合根據特定設計考 量處理的晶格。 圖4 a-4e說明本發明另一實施例。圖4a圖示說明與圖 1 a相似之基板1 00的基板4 1 0 —部分之橫剖面圖。然後, -8- (6) 1296611 在基板410上形成第一鑽石層420(圖4b)。 420可包括sp2型鍵結(雙鍵)與sp3型鍵結 混合物。第一鑽石層420可包括表面部分425 用以形成前述鑽石層1 02所用之相似處理條件 石層4 2 0。 可以藉由提高形成期間所使用之電漿中的 百分比來提高第一鑽石層420中之sp2型鍵結 # 一鑽石層420之介電常數會隨著該氣體混合物 比提高而下降,此係由於第一鑽石層420中之 提高所致。例如,烴氣體約3 0個百分比時, 約2.0,而且會隨著該烴百分比進一步提高而 到的介電常數當然會視特定應用的沉積條件而 施例中,第一鑽石層420的厚度可自約5nm至 但其視特定應用而定。 將第一鑽石層420沉積於基板410之後, 鲁知一般,使第一鑽石層420曝於氫電漿下。該 先蝕刻第一鑽石層420中之sp2鍵結以及任何 瑕疵(如前述),自第一鑽石層42 0之表面部: 大量sp2鍵結。以此種方式,第一鑽石層420 425係轉變成實質上無sp2之鑽石層430,其 無sp2之鑽石層43 0的鍵結主要包括sP3鍵結 或者,可以使用例如CVD法在該第一鑽石層 該實質上無sp2之鑽石層430。 然後在第一鑽石層420上沉積第二鑽石層 第一鑽石層 (單鍵)的 。可使用與 形成第一鑽 烴氣對甲烷 百分比。第 中烴之百分 sp2型鍵結 該介電常數 降低。所達 定。在一實 約 1 0 0 n m, 如本技術詳 氫電漿會優 其他類型之 分425去除 的表面部分 中該實質上 (圖 4 c ) 〇 420上形成 440 (圖 4d (7) 1296611 )。該第二鑽石層440較佳係包括sp2鍵結與sp3鍵結之 混合物,與第一鑽石層420相似。可在該第二鑽石層440 上形成其他實質上無sP2鑽石層(未圖示),以此種方式 可以形成一組富含sp2鑽石層45 0與富含sp3鑽石層460 之交替層(圖4e)。 如此,本實施例可以形成層狀鑽石結構470,因富含 sP3層賦予根據本發明方法形成之鑽石層強度之故,其具 • 有低介電常數與高機械強度之優點。 圖5說明本發明此實施例之方法的流程圖。於步驟 510中,在一基板上形成包括sp2與sp3鍵結混合物的第 一鑽石層。於步驟520中,在該第一鑽石層上形成實質上 無sp2之鑽石層。於步驟530中,在該實質無sp2之鑽石 層上形成包括sp2與sp3鍵結混合物之第二鑽石層。於步 驟540,在第二鑽石層上形成實質上無sP2之鑽石層。 圖6 a圖不說明本發明一實施例之微電子結構。可將 修一中間層介電質(ILD) 620置於包括諸如電晶體、金屬 連線等各種電路元件的導電層610上。該ILD 620可包括 與圖1 c之鑽石層1 02相似的多孔鑽石層,及/或其可包括 與圖 4e之層狀鑽石結構470相似的層狀鑽石結構。 ILD620的介電常數可能約爲1.95或以下,且其機械強度 可能大於約6 G P a。 可以對ILD620施用氫電漿65 0。氫電漿65 0的作用 係中斷或鈍化存在ILD620表面之懸垂鍵。如本技藝中已 知者且於本文將進一步說明,可以體認到經氫鈍化之鑽石 -10- (8) 1296611 表面(諸如經鈍化上表面622 (圖6b ))顯示極低 係數,其隨後可以促進後續之拋光處理步驟,諸如 械拋光(CMP)處理。 可以在ILD620中形成溝道625。可在ILD620 625內以及經鈍化上表面622上形成導電層63 0 ( 。該導電層630較佳係包括銅。可對該導電層630 如CMP處理之拋光處理。由於ILD620包括經鈍化 φ 622,故介於該導電層630與該ILD620間之選擇性 率差異)極高,在一實施例中可能大於100:1。該 之經鈍化上表面622的其他優點係,由於該經鈍化 的摩擦係數低,於CMP處理期間所使用之CMP墊 替換之前可使用的時間變長。 如前述,本發明描述顯示低介電常數(低於約 較佳機械強度的鑽石層的形成方法。因此,本發明 膜可以製造堅固的微電子結構,其強韌到足以承受 • 學機械拋光(CMP )與組裝處理期間之處理與封裝 的應力。 雖然前述說明已指出可用於本發明方法之特定 材料’但熟悉本技術之人士明白可以進行許多修正 。因此,希望所有此等修正、選擇方案、替代方式 均視爲附錄申請專利範圍所界定之本發明精神與範 此外’已知本技術中詳知各種微電子結構,諸如中 電質氧化物。因此,本文所提供之圖式僅說明屬於 實務之範例微電子結構。因此,本發明不局限於本 ,之摩擦 化學機 的溝道 圖6 d ) 施加諸 上表面 (拋光 ILD620 上表面 在需要 2)且 之鑽石 諸如化 所導入 步驟與 與替代 及添加 圍內。 間層介 本發明 文所述 -11 - (9) 1296611 之結構。 【圖式簡單說明】 雖然本說明書係以特別指出且明確主張被視爲本發明 之申請專利範圍作爲總結,但是由結合附圖閱讀本發明下 列說明更容易明白本發明的優點,此等附圖中: 圖la-lc表示本發明一實施例之結構。 Φ 圖2表示本發明一實施例之流程圖。 圖3顯示本發明另一實施例之集結式機台(cluster tool) ° 圖4a-4e表示本發明另一實施例。 圖5表示本發明另一實施例之流程圖。 圖6a-6e表示本發明另一實施例。 圖7表示先前技術之結構。 # 【主要元件符號說明】 425 :表面部分 43 0 :鑽石層 440 :第二鑽石層 45 0 :富含sp2鑽石層 460 :富含sp3鑽石層 470 :層狀鑽石結構 5 1 〇 :步驟 5 2 0 :步驟 -12- (10) 1296611 5 3 0 :步驟
5 4 0 :步驟 610 :導電層 620 : ILD 622 :經鈍化上表面 625 :溝道
6 3 0 :導電層 650 :氫電漿 702 :鑽石層 7 〇 3 :碳原子 704 :單鍵
Claims (1)
1296611十、申請專利範圍
0
附件2Α :第94 1 1 05 3 9號專利申請案 中文申請專利範圍替換本 民國96年10月26日修正 1 · 一種在基板上形成多孔鑽石膜之方法,其包括: 在一基板上形成一層鑽石層,其中該鑽石層包括瑕疵 # ;以及 藉由去除該鑽石層中大量的瑕疵,以在該鑽石層中形 成孔。 2 ·如申請專利範圍第1項之方法,其中在該鑽石層 中形成孔係包括藉由在該鑽石層中形成孔,降低該鑽石層 的介電常數。 3 .如申請專利範圍第1項之方法,其中在一基板上 形成鑽石層係包括使用化學氣相沉積法在一基板上形成鑽 石層。 4.如申請專利範圍第1項之方法,其中在一基板上 形成鑽石層係包括使該基板曝於包括烴與氫之氣體中,其 中該烴濃度比氫濃度高約1 0%。 - 5 ·如申請專利範圍第4項之方法,其中使該基板曝 於包括烴之氣體係包括使該基板曝於一種包括甲烷的氣體 6 ·如申請專利範圍第1項之方法,其中在一基板上 形成鑽石層係包括在一基板上一層鑽石層,其中該鑽石層 1296611 包括雙鍵、空穴或空隙中至少一者。 7. 如申請專利範圍第1項之方法,其中自該鑽石層 去除瑕疵係包括自該鑽石層蝕刻該等瑕疵。 8. 如申請專利範圍第7項之方法,其中蝕刻該等瑕 疵係包括在低於約攝氏450度之溫度下使該等瑕疵曝於氧 氣中。 9. 如申請專利範圍第7項之方法,其中蝕刻該等瑕 疵係包括使該等瑕疵曝於氧氣下,並使用快速熱退火處理 〇 1 〇 ·如申請專利範圍第7項之方法,其中鈾刻該等瑕 疵係包括使該等瑕疵曝於氫電漿或氧電漿中至少一者。 1 1 ·如申請專利範圍第1 0項之方法,其中使該等瑕 疵曝於氫電漿係包括藉由使用氫加以鈍化該鑽石層的上表 面,降低該鑽石層上表面的摩擦係數。 1 2.如申請專利範圍第1項之方法,其中形成該鑽石 層係包括於一集結式機台(cluster tool)之沉積室中形成 該鑽石層。 1 3 ·如申請專利範圍第丨項之方法,其中在該鑽石層 中开成孔係包括於一集結式機台(c 1 u s t e r t ο ο 1 )之氧化室 中在該鑽石層中形成孔。 14·如申請專利範圍第1項之方法,其另外包括: 在一集結式機台(cluster tool)之沉積室中於該鑽石 層上形成第二鑽石層;以及 在一集結式機台(cluster tool)之氧化室中於該第二 -2- 1296611 鑽石層上形成孔。 1 5 . —種在基板上形成多孔鑽石膜之方法,其包括: ^ 在一基板上形成第一鑽石層,其中該第一鑽石層包括 sp2鍵結與sp3鍵結之混合物;以及 使該第一鑽石層曝於氫電漿,其中會大致去除第一鑽 石層表面部分的sp2鍵結。 1 6 ·如申請專利範圍第1 5項之方法,其中形成第一 φ 鑽石層係包括使用所包含之甲烷濃度比氫濃度高出約1 0% 的電漿形成第一鑽石層。 1 7.如申請專利範圍第1 5項之方法,其中使該第一 鑽石層曝於氫電漿係包括使第一鑽石層曝於氫電漿下,使 第一鑽石層表面部分轉變成形成實質上無sp2鑽石層。 1 8 ·如申請專利範圍第1 5項之方法,另外包括藉由 使用所包含之甲烷濃度比氫濃度高出約1 〇%的電漿,形成 配置在該實質上無sp2之鑽石層上的第二鑽石層,其中該 ^ 第二鑽石層包括sp2與sP3鍵結之混合物。 19. 一種多孔鑽石膜,其包括: 一層包含大量孔的鑽石層。 20 ·如申請專利範圍第1 9項之鑽石膜,其中該鑽石 . 層之介電常數低於約1.95。 2 1 ·如申請專利範圍第1 9項之鑽石膜,其中該鑽石 層的強度筒於約6 G P a。 22·如申請專利範圍第19項之鑽石膜,其中該鑽石 層包括一層ILD層。 -3- 1296611 ^ 23· —種多孔鑽石膜,其包括: 一層鑽石層,其包括sp2鍵結與sp3鍵結之混合物; 以及 在該鑽石層上配置實質上無sp 2之鑽石層,其中該實 質上無sp2鑽石層包括sp3鍵結。 24.如申請專利範圍第23項之鑽石膜,其中該實質 上無sp2之鑽石層不包括可察覺量之sp2鍵結。 • 25·如申請專利範圍第23項之鑽石膜,其中該鑽石 膜的介電常數低於約 1.95,且強度大於約6 GPa。 26·如申請專利範圍第23項之鑽石膜,其中該鑽石 膜包括一層ILD層。 27· —種在基板上具有多孔鑽石膜的結構,其包括: 一層配置在一基板上之導電層;以及 一層配置在該導電層上之鑽石層,其中該鑽石層包括 孔。 ® 28.如申請專利範圍第2 7項之結構,其中該鑽石層 包括一 ILD。 29.如申請專利範圍第27項之結構,其中該鑽石層 的介電常數低於約1 · 9 5。 . 3 0.如申請專利範圍第27項之結構,其中該鑽石層 的強度高於約6 GPa。 3 1.如申請專利範圍第27項之結構,其中該鑽石層 的拋光率係導電層的拋光率約1〇〇倍。 < S ) -4-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/823,836 US20050227079A1 (en) | 2004-04-13 | 2004-04-13 | Manufacture of porous diamond films |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200602262A TW200602262A (en) | 2006-01-16 |
TWI296611B true TWI296611B (en) | 2008-05-11 |
Family
ID=34964069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094110539A TWI296611B (en) | 2004-04-13 | 2005-04-01 | Manufacture of porous diamond films |
Country Status (7)
Country | Link |
---|---|
US (2) | US20050227079A1 (zh) |
EP (1) | EP1735831A2 (zh) |
JP (1) | JP2007532782A (zh) |
KR (2) | KR20120073368A (zh) |
CN (1) | CN1957469A (zh) |
TW (1) | TWI296611B (zh) |
WO (1) | WO2005101500A2 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7365003B2 (en) * | 2004-12-29 | 2008-04-29 | Intel Corporation | Carbon nanotube interconnects in porous diamond interlayer dielectrics |
US20070269646A1 (en) * | 2006-05-18 | 2007-11-22 | Haverty Michael G | Bond termination of pores in a porous diamond dielectric material |
US20100203339A1 (en) * | 2009-02-06 | 2010-08-12 | Osman Eryilmaz | Plasma treatment of carbon-based materials and coatings for improved friction and wear properties |
WO2010133607A2 (en) * | 2009-05-18 | 2010-11-25 | The Swatch Group Research And Development Ltd | Method for coating micromechanical parts with high tribological performances for application in mechanical systems |
EP2440684B1 (en) * | 2009-06-09 | 2018-10-31 | The Swatch Group Research and Development Ltd. | Method for coating micromechanical components of a micromechanical system, in particular a watch and related micromechanical coated component |
WO2018111433A1 (en) * | 2016-11-04 | 2018-06-21 | Massachusetts Institute Of Technology | Formation of pores in atomically thin layers |
CN110760815B (zh) * | 2019-11-22 | 2021-11-19 | 惠州市三航无人机技术研究院 | 一种多孔掺杂类金刚石薄膜制备方法 |
CN110947030B (zh) * | 2019-11-29 | 2021-11-16 | 中国科学院深圳先进技术研究院 | 一种抗菌多级次金刚石复合材料及其制备方法和应用 |
CN113782421B (zh) * | 2021-09-10 | 2023-12-01 | 长江存储科技有限责任公司 | 一种碳薄膜制作方法和设备 |
CN117476452A (zh) * | 2022-07-20 | 2024-01-30 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63215597A (ja) * | 1987-02-27 | 1988-09-08 | Matsushita Electric Ind Co Ltd | ダイヤモンド薄膜又はダイヤモンド状薄膜の製造方法 |
JPH01246116A (ja) * | 1988-03-29 | 1989-10-02 | Natl Inst For Res In Inorg Mater | 針状,繊維状,多孔質状ダイヤモンドまたはそれらの集合体の製造法 |
US5261959A (en) * | 1988-05-26 | 1993-11-16 | General Electric Company | Diamond crystal growth apparatus |
US5215942A (en) * | 1988-08-15 | 1993-06-01 | The Regents Of The University Of California | Diamond-containing ceramic composites and methods of making same |
JPH03257098A (ja) * | 1990-03-05 | 1991-11-15 | Matsushita Electric Ind Co Ltd | ダイヤモンド薄膜の形成方法 |
JPH04160074A (ja) * | 1990-10-22 | 1992-06-03 | Toshiba Corp | ダイヤモンド多孔質体及びその製造方法 |
KR0153039B1 (ko) * | 1993-03-15 | 1998-12-15 | 사토 후미오 | 회로기판 및 그 제조방법 |
US5844252A (en) * | 1993-09-24 | 1998-12-01 | Sumitomo Electric Industries, Ltd. | Field emission devices having diamond field emitter, methods for making same, and methods for fabricating porous diamond |
US5942328A (en) * | 1996-02-29 | 1999-08-24 | International Business Machines Corporation | Low dielectric constant amorphous fluorinated carbon and method of preparation |
US5993916A (en) * | 1996-07-12 | 1999-11-30 | Applied Materials, Inc. | Method for substrate processing with improved throughput and yield |
US6312766B1 (en) * | 1998-03-12 | 2001-11-06 | Agere Systems Guardian Corp. | Article comprising fluorinated diamond-like carbon and method for fabricating article |
US6147407A (en) * | 1998-03-27 | 2000-11-14 | Lucent Technologies Inc. | Article comprising fluorinated amorphous carbon and process for fabricating article |
US6231716B1 (en) * | 1998-11-09 | 2001-05-15 | Applied Materials, Inc. | Processing chamber with rapid wafer exchange |
-
2004
- 2004-04-13 US US10/823,836 patent/US20050227079A1/en not_active Abandoned
-
2005
- 2005-03-31 KR KR1020127015054A patent/KR20120073368A/ko not_active Application Discontinuation
- 2005-03-31 WO PCT/US2005/010917 patent/WO2005101500A2/en active Application Filing
- 2005-03-31 CN CNA2005800169837A patent/CN1957469A/zh active Pending
- 2005-03-31 EP EP05729544A patent/EP1735831A2/en not_active Withdrawn
- 2005-03-31 KR KR1020067022935A patent/KR20070004080A/ko active Search and Examination
- 2005-03-31 JP JP2007508377A patent/JP2007532782A/ja active Pending
- 2005-04-01 TW TW094110539A patent/TWI296611B/zh not_active IP Right Cessation
-
2006
- 2006-05-05 US US11/418,647 patent/US20060199012A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2007532782A (ja) | 2007-11-15 |
TW200602262A (en) | 2006-01-16 |
WO2005101500A2 (en) | 2005-10-27 |
KR20120073368A (ko) | 2012-07-04 |
US20050227079A1 (en) | 2005-10-13 |
EP1735831A2 (en) | 2006-12-27 |
CN1957469A (zh) | 2007-05-02 |
WO2005101500A3 (en) | 2006-05-04 |
KR20070004080A (ko) | 2007-01-05 |
US20060199012A1 (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI296611B (en) | Manufacture of porous diamond films | |
TWI269404B (en) | Interconnect structure for semiconductor devices | |
US7465676B2 (en) | Method for forming dielectric film to improve adhesion of low-k film | |
TW200939394A (en) | Method for forming an air gap in multilevel interconnect structure | |
US8993435B2 (en) | Low-k Cu barriers in damascene interconnect structures | |
JPH10223625A (ja) | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 | |
US20060024977A1 (en) | Low dielectric constant carbon films | |
TW578216B (en) | Method of manufacturing low K layer | |
TW516174B (en) | Diffusion barrier layer and semiconductor device containing same | |
TWI295485B (en) | Method of improving low-k film property and damascene process using the same | |
JP4578332B2 (ja) | 半導体装置およびその製造方法 | |
KR20020072259A (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
JP3559026B2 (ja) | 半導体装置の製造方法 | |
JP4007822B2 (ja) | 配線構造の形成方法 | |
TWI234847B (en) | A dielectric diffusion barrier | |
JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
US20070269646A1 (en) | Bond termination of pores in a porous diamond dielectric material | |
US7365003B2 (en) | Carbon nanotube interconnects in porous diamond interlayer dielectrics | |
US20070128553A1 (en) | Method for forming feature definitions | |
JP2022549044A (ja) | ダイヤモンドフィルムのトライボロジー特性の改善 | |
TWI393215B (zh) | 半導體裝置之製造方法 | |
KR20070028480A (ko) | 반도체 장치에서의 저-k 필름 다공질 세라믹 재료 | |
KR100286253B1 (ko) | 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법 | |
JP2009094123A (ja) | 半導体装置の製造方法 | |
CN109309044B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |