CN109309044B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN109309044B
CN109309044B CN201710630144.9A CN201710630144A CN109309044B CN 109309044 B CN109309044 B CN 109309044B CN 201710630144 A CN201710630144 A CN 201710630144A CN 109309044 B CN109309044 B CN 109309044B
Authority
CN
China
Prior art keywords
layer
nitrogen
stop layer
etching stop
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710630144.9A
Other languages
English (en)
Other versions
CN109309044A (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710630144.9A priority Critical patent/CN109309044B/zh
Publication of CN109309044A publication Critical patent/CN109309044A/zh
Application granted granted Critical
Publication of CN109309044B publication Critical patent/CN109309044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种半导体结构及其形成方法，方法包括：提供基底；在基底上形成第一刻蚀停止层，包括氮化铝层、以及位于氮化铝层上的氧化铝层；在第一刻蚀停止层上形成第二刻蚀停止层，包括碳氧化硅层、以及位于碳氧化硅层上的碳氮化硅层。由于氧化铝层与碳氧化硅层之间的粘附性较好，与直接在氮化铝层上形成碳氮化硅层的方案相比，可以减小第一刻蚀停止层和第二刻蚀停止层交界面处材料之间的差异性，从而提高第一刻蚀停止层和第二刻蚀停止层之间的粘附性，进而防止第一刻蚀停止层和第二刻蚀停止层出现分层甚至分离的问题。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小；相应的，形成互连结构的工艺难度也越来越大，而互连结构的形成质量对后端(Back End OfLine，BEOL)电路的性能影响很大，严重时会影响半导体器件的正常工作。
但是，互连结构的性能有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，提高互连结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一刻蚀停止层，所述第一刻蚀停止层包括氮化铝层、以及位于所述氮化铝层上的氧化铝层；在所述第一刻蚀停止层上形成第二刻蚀停止层，所述第二刻蚀停止层包括碳氧化硅层、以及位于所述碳氧化硅层上的碳氮化硅层。
可选的，形成所述第一刻蚀停止层的工艺为原子层沉积工艺。
可选的，所述第一刻蚀停止层还包括：位于所述氮化铝层和所述氧化铝层之间的氮氧化铝层。
可选的，在同一原子层沉积工艺中依次形成所述氮化铝层、氮氧化铝层和氧化铝层。
可选的，所述原子层沉积工艺所采用的前驱体包括三甲基铝、含氮前驱体和含氧前驱体；所述原子层沉积工艺分为第一阶段、第二阶段和第三阶段，其中，所述第一阶段中所述含氮前驱体的气体流量为第一流量、所述含氧前驱体的气体流量为零，所述第二阶段中所述含氮前驱体的气体流量由所述第一流量递减至零、所述含氧前驱体的气体流量由零递增至第二流量，所述第三阶段中所述含氮前驱体的气体流量为零、所述含氧前驱体的气体流量为所述第二流量。
可选的，所述含氮前驱体的气体流量随所述第二阶段的沉积次数线性递减，所述含氧前驱体的气体流量随所述第二阶段的沉积次数线性递增。
可选的，所述原子层沉积工艺的参数包括：所述含氮前驱体包括NH3和N2，所述含氧前驱体为H2O，所述三甲基铝的气体流量为50sccm至150sccm，所述第一流量为3000sccm至6000sccm，所述第二流量为1000sccm至3000sccm，工艺温度为300摄氏度至400摄氏度，工艺压强为3托至8托，功率为5瓦至150瓦。
可选的，形成所述第二刻蚀停止层的工艺为化学气相沉积工艺。
可选的，所述第二刻蚀停止层还包括：位于所述碳氧化硅层和所述碳氮化硅层之间的掺氮碳氧化硅层。
可选的，在同一化学气相沉积工艺中依次形成所述碳氧化硅层、掺氮碳氧化硅层和碳氮化硅层。
可选的，所述化学气相沉积工艺所采用的反应气体包括含碳硅烷、氧源气体和氮源气体；所述化学气相沉积工艺分为第一阶段、第二阶段和第三阶段，其中，所述第一阶段中所述氧源气体的气体流量为第三流量、所述氮源气体的气体流量为零，所述第二阶段中所述氧源气体的气体流量由所述第三流量递减至零、所述氮源气体的气体流量由零递增至第四流量，所述第三阶段中所述氧源气体的气体流量为零、所述氮源气体的气体流量为所述第四流量。
可选的，所述氧源气体的气体流量随所述第二阶段的工艺时间线性递减，所述氮源气体的气体流量随所述第二阶段的工艺时间线性递增。
可选的，所述化学气相沉积工艺的参数包括：所述含碳硅烷包括三甲基硅烷和四甲基硅烷中的一种或两种，所述氧源气体为CO2，所述氮源气体包括NH3和N2，所述含碳硅烷的气体流量为500sccm至1500sccm，所述第三流量为1000sccm至3000sccm，所述第四流量为1000sccm至3000sccm，工艺温度为300摄氏度至400摄氏度，工艺压强为1.5托至8.5托，功率为250瓦至750瓦。
可选的，在所述第一刻蚀停止层上形成第二刻蚀停止层之后，还包括步骤：在所述第二刻蚀停止层上形成介电层；刻蚀所述介电层、所述第二刻蚀停止层和所述第一刻蚀停止层，形成贯穿所述介电层、所述第二刻蚀停止层和所述第一刻蚀停止层且露出所述基底的开口；在所述开口内形成与所述基底电连接的互连结构。
相应的，本发明还提供一种半导体结构，包括：基底；位于所述基底上的第一刻蚀停止，所述第一刻蚀停止层包括氮化铝层、以及位于所述氮化铝层上的氧化铝层；位于所述第一刻蚀停止层上的第二刻蚀停止层，所述第二刻蚀停止层包括碳氧化硅层、以及位于所述碳氧化硅层上的碳氮化硅层。
可选的，所述第一刻蚀停止层还包括：位于所述氮化铝层和所述氧化铝层之间的氮氧化铝层。
可选的，沿所述氮化铝层指向所述氧化铝层的方向上，所述氮氧化铝层中氮的原子百分比含量递减、氧的原子百分比含量递增。
可选的，所述第二刻蚀停止层还包括：位于所述碳氧化硅层和所述碳氮化硅层之间的掺氮碳氧化硅层。
可选的，沿所述碳氧化硅层指向所述碳氮化硅层的方向上，所述掺氮碳氧化硅层中氮的原子百分比含量递增、氧的原子百分比含量递减。
可选的，所述半导体结构还包括：介电层，位于所述第二刻蚀停止层上；互连结构，贯穿所述介电层、所述第二刻蚀停止层和所述第一刻蚀停止层且与所述基底电连接。
与现有技术相比，本发明的技术方案具有以下优点：
在所述基底上形成第一刻蚀停止层，在所述第一刻蚀停止层上形成第二刻蚀停止层，其中，所述第一刻蚀停止层包括氮化铝层、以及位于所述氮化铝层上的氧化铝层，所述第二刻蚀停止层包括碳氧化硅层、以及位于所述碳氧化硅层上的碳氮化硅层；由于所述氧化铝层和所述碳氧化硅层界面处材料之间的差异性较小，因此所述氧化铝层和所述碳氧化硅层之间的粘附性较好，与第一刻蚀停止层的材料为氮化铝、第二刻蚀停止层的材料为碳氮化硅的方案相比，也就是说，与直接在所述氮化铝层上形成碳氮化硅层的方案相比，本发明能够减小所述第一刻蚀停止层和第二刻蚀停止层界面处材料之间的差异性，从而提高所述第一刻蚀停止层和第二刻蚀停止层之间的粘附性，进而防止所述第一刻蚀停止层和第二刻蚀停止层出现分层甚至分离的问题。
可选方案中，所述第一刻蚀停止层还包括位于所述氮化铝层和所述氧化铝层之间的氮氧化铝层，所述氮化铝层和所述氮氧化铝层界面处材料之间的差异性较小、所述氮氧化铝层和所述氧化铝层界面处材料之间的差异性也较小，即所述第一刻蚀停止层中相邻材料层界面处材料之间的差异性较小，因此有利于提高所述第一刻蚀停止层中相邻材料层之间的粘附性，从而提高所述第一刻蚀停止层的质量。
可选方案中，所述第二刻蚀停止层还包括位于所述碳氧化硅层和所述碳氮化硅层之间的掺氮碳氧化硅层，所述碳氧化硅层和所述掺氮碳氧化硅层界面处材料之间的差异性较小、所述掺氮碳氧化硅层和所述碳氮化硅层界面处材料之间的差异性也较小，即所述第二刻蚀停止层中相邻材料层界面处材料之间的差异性较小，因此有利于提高所述第二刻蚀停止层中相邻材料层之间的粘附性，从而提高所述第二刻蚀停止层的质量。
可选方案中，在同一原子层沉积工艺中依次形成所述氮化铝层、氮氧化铝层和氧化铝层，避免在形成所述氮化铝层后将所述氮化铝层置于外界环境中而造成的污染、且避免在形成所述氮氧化铝层后将所述氮氧化铝层置于外界环境中而造成的污染，使得所述氮化铝层和所述氮氧化铝层具有洁净的表面，从而有利于进一步提高所述第一刻蚀停止层中相邻材料层之间的粘附性，且能够有效节约形成所述第一刻蚀停止层的工艺时间，提高生产效率。
可选方案中，形成所述第一刻蚀停止层的原子层沉积工艺分为第一阶段、第二阶段和第三阶段，所述第一阶段中所述含氮前驱体的气体流量为第一流量、所述含氧前驱体的气体流量为零，所述第二阶段中所述含氮前驱体的气体流量由所述第一流量递减至零、所述含氧前驱体的气体流量由零递增至第二流量，所述第三阶段中所述含氮前驱体的气体流量为零、所述含氧前驱体的气体流量为所述第二流量；因此所述第一刻蚀停止层具有材料过渡的特性，在所述氮化铝层和氮氧化铝层的界面处，所述氮氧化铝层的材料与所述氮化铝层的材料更接近，从而有利于进一步提高所述氮氧化铝层与所述氮化铝层之间的粘附性；同理，在所述氮氧化铝层和氧化铝层的界面处，所述氮氧化铝层的材料与所述氧化铝层的材料更接近，从而有利于进一步提高所述氮氧化铝层和所述氧化铝层之间的粘附性。
可选方案中，在同一化学气相沉积工艺中依次形成所述碳氧化硅层、掺氮碳氧化硅层和碳氮化硅层，避免在形成所述碳氧化硅层后将所述碳氧化硅层置于外界环境中而造成的污染、且避免在形成所述掺氮碳氧化硅层后将所述掺氮碳氧化硅层置于外界环境中而造成的污染，使得所述碳氧化硅层和所述掺氮碳氧化硅层具有洁净的表面，从而有利于进一步提高所述第二刻蚀停止层中相邻材料层之间的粘附性，且能够有效节约形成所述第二刻蚀停止层的工艺时间，提高生产效率。
可选方案中，形成所述第二刻蚀停止层的化学气相沉积工艺分为第一阶段、第二阶段和第三阶段，所述第一阶段中所述氧源气体的气体流量为第三流量、所述氮源气体的气体流量为零，所述第二阶段中所述氧源气体的气体流量由所述第三流量递减至零、所述氮源气体的气体流量由零递增至第四流量，所述第三阶段中所述氧源气体的气体流量为零、所述氮源气体的气体流量为所述第四流量；因此所述第二刻蚀停止层具有材料过渡的特性，在所述碳氧化硅层和掺氮碳氧化硅层的界面处，所述掺氮碳氧化硅层的材料与所述碳氧化硅层的材料更接近，从而有利于进一步提高所述掺氮碳氧化硅层与所述碳氧化硅层之间的粘附性；同理，在所述掺氮碳氧化硅层和碳氮化硅层的界面处，所述掺氮碳氧化硅层的材料与所述碳氮化硅层的材料更接近，从而有利于进一步提高所述掺氮碳氧化硅层和所述碳氮化硅层之间的粘附性。
可选方案中，形成所述第二刻蚀停止层后，还包括步骤：在所述第二刻蚀停止层上形成介电层；刻蚀所述介电层、所述第二刻蚀停止层和所述第一刻蚀停止层，形成贯穿所述介电层、所述第二刻蚀停止层和所述第一刻蚀停止层且露出所述基底的开口；在所述开口内形成与所述基底电连接的互连结构。所述第一刻蚀停止层和第二刻蚀停止层之间的粘附性得到提高，有效降低了所述第一刻蚀停止层和第二刻蚀停止层出现分层甚至分离问题的概率，相应有利于提高所述互连结构的性能，例如所述互连结构的可靠性或电学性能。
附图说明
图1至图11是本发明半导体结构的形成方法一实施例中各步骤对应的示意图。
具体实施方式
由背景技术可知，随着集成电路制造技术的不断发展，互连工艺在后端工艺中得到了广泛的应用。其中，由于铜的电阻率更低且抗电迁移性能更好，有利于降低互连结构的电阻电容(RC)延迟，改善电迁移，提高半导体器件的可靠性，铜互连技术成为了发展趋势。
但是，即使引入了铜互连技术，互连结构的性能仍有待提高。现结合一种半导体结构的形成方法分析互连结构的性能有待提高的原因。
所述形成方法包括：提供基底，在所述基底上形成刻蚀停止层；在所述刻蚀停止层上形成介电层；刻蚀所述介电层和刻蚀停止层，形成贯穿所述介电层和刻蚀停止层且露出所述基底的开口；在所述开口内形成与所述基底电连接的铜互连。
在形成所述开口的步骤中，通常先以所述刻蚀停止层顶部为停止位置，形成贯穿所述介电层的初始开口，再沿所述初始开口刻蚀所述刻蚀停止层，以形成露出所述基底的开口。
目前常选取AlN层作为所述刻蚀停止层，相比传统的刻蚀停止层材料(例如碳氮化硅，即NDC)，在刻蚀形成所述初始开口的工艺过程中，AlN材料和介电层材料的刻蚀选择比更高，因此AlN层能够更好地起到刻蚀停止的作用。但是，AlN材料的阻挡(Barrier)效果较差，铜材料容易经所述AlN层发生扩散，且水汽容易经所述AlN层渗透至所述铜互连中，从而引起铜氧化等问题。
由于NDC层的阻挡效果较好，所以综合考虑刻蚀停止作用和阻挡效果，使AlN层搭配传统的刻蚀停止层，采用AlN层以及位于所述AlN层上的NDC作为叠层结构的刻蚀阻挡层。
但是，AlN层和NDC层的材料差异性较大，容易造成所述AlN层和NDC层的界面处存在较大的热应力、反相边界、堆垛层错、位错、微孪晶等多种结构缺陷，因此所述AlN层和NDC层之间的粘附性较差，所述AlN层和NDC层容易出现分层甚至分离的问题，从而导致铜互连的性能下降。
为了解决所述技术问题，本发明形成第一刻蚀停止层以及位于所述第一刻蚀停止层上的第二刻蚀停止层，所述第一刻蚀停止层包括氮化铝层以及位于所述氮化铝层上的氧化铝层，所述第二刻蚀停止层包括碳氧化硅层以及位于所述碳氧化硅层上的碳氮化硅层；与直接在所述氮化铝层上形成碳氮化硅层的方案相比，由于所述氧化铝层和所述碳氧化硅层界面处材料之间的差异性较小，因此所述氧化铝层和所述碳氧化硅层之间的粘附性较好，从而提高所述第一刻蚀停止层和第二刻蚀停止层之间的粘附性，进而防止所述第一刻蚀停止层和第二刻蚀停止层出现分层甚至分离的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图11是本发明半导体结构的形成方法一实施例中各步骤对应的示意图。
参考图1，提供基底100。
所述基底100为后续工艺提供工艺操作基础。
根据实际工艺情况，所述基底100中可以形成有功能结构，例如：所述基底100内可以形成有MOS场效应晶体管等半导体器件，还可以形成有金属布线层或电阻结构等。其中，所述金属布线层可用于与后续待形成的互连结构实现电连接，也可用于实现后续待形成的互连结构与外部或其他金属层的电连接。
结合参考图2和图3，在所述基底100上形成第一刻蚀停止层200(如图2所示)，所述第一刻蚀停止层200包括氮化铝层210(如图3所示)、以及位于所述氮化铝层210上的氧化铝层230(如图3所示)。其中，图3是图2中第一刻蚀停止层200的放大图。
所述氮化铝层210的作用包括：后续在所述第一刻蚀停止层200上形成介电层后，刻蚀所述介电层以形成露出所述基底100的开口，由于刻蚀所述介电层的刻蚀工艺对所述氮化铝层210的刻蚀速率远小于对所述介电层的刻蚀速率，因此能够较好地起到刻蚀停止的作用，避免对所述基底100造成过刻蚀的问题，从而有利于提高所形成半导体结构的可靠性。
所述氧化铝层230的作用包括：后续步骤还包括在所述第一刻蚀停止层200上形成第二刻蚀停止层，所述氧化铝层230与后续所形成第二刻蚀停止层之间的粘附性较好，从而能够提高所述第一刻蚀停止层200与后续所形成第二刻蚀停止层之间的粘附性。
需要说明的是，所述第一刻蚀停止层200还包括：位于所述氮化铝层210和所述氧化铝层230之间的氮氧化铝层220(如图3所示)。
所述氮氧化铝层220的作用包括：所述氮氧化铝层220和所述氮化铝层210界面处材料之间的差异性较小，所述氮氧化铝层220和所述氧化铝层230界面处材料之间的差异性也较小，因此所述氮氧化铝层220和所述氮化铝层210之间的粘附性较好，所述氮氧化铝层220和所述氧化铝层230之间的粘附性也较好，所述氮氧化铝层220能够起到过渡层的作用，从而提高所述第一刻蚀停止层200中各材料层之间的粘附性。
为了降低工艺难度，所述第一刻蚀停止层200中各材料层的厚度相同。本实施例中，所述氮化铝层210的厚度为
Figure BDA0001363660700000081
至
Figure BDA0001363660700000082
所述氮氧化铝层220的厚度为
Figure BDA0001363660700000083
至
Figure BDA0001363660700000084
所述氧化铝层230的厚度为
Figure BDA0001363660700000085
至
Figure BDA0001363660700000086
本实施例中，采用原子层沉积工艺形成所述第一刻蚀停止层200，从而能够较好地控制所述第一刻蚀停止层200中各材料层的厚度。
具体地，在同一原子层沉积工艺中依次形成所述氮化铝层210、氮氧化铝层220和氧化铝层230。
也就是说，在同一原子层沉积室中形成所述氮化铝层210、氮氧化铝层220和氧化铝层230，从而避免在形成所述氮化铝层210后将所述氮化铝层210置于外界环境中而造成的污染、且避免在形成所述氮氧化铝220层后将所述氮氧化铝层220置于外界环境中而造成的污染，使得所述氮化铝层210和所述氮氧化铝层220具有洁净的表面，从而有利于进一步提高所述第一刻蚀停止层200中相邻材料层之间的粘附性，且能够有效节约形成所述第一刻蚀停止层200的工艺时间，提高生产效率。
在其他实施例中，也可以通过不同的沉积工艺以形成所述氮化铝层、氮氧化铝层和氧化铝层。
本实施例中，所述原子层沉积工艺所采用的前驱体包括三甲基铝(TMA)、含氮前驱体和含氧前驱体。
结合参考图4和图5，图4是所述原子层沉积工艺中含氮前驱体气体流量随时间变化的关系示意图，图5是所述原子层沉积工艺中含氧前驱体气体流量随时间变化的关系示意图。其中，图4中的横坐标表示时间，纵坐标表示含氮前驱体气体流量；图5中的横坐标表示时间，纵坐标表示含氧前驱体气体流量。
具体地，所述原子层沉积工艺分为第一阶段A1、第二阶段A2和第三阶段A3。其中，所述第一阶段A1、第二阶段A2和第三阶段A3按时间顺序依次进行，在所述第一阶段A1后，形成所述氮化铝层210，在所述第二阶段A2后，形成所述氮氧化铝层220，在所述第三阶段A3后，形成所述氧化铝层230。
在所述第一阶段A1中，所述含氮前驱体的气体流量为第一流量F1(如图4所示)、所述含氧前驱体的气体流量为零，在所述第二阶段A2中，所述含氮前驱体的气体流量由所述第一流量F1递减至零、所述含氧前驱体的气体流量由零递增至第二流量F2(如图5所示)，在所述第三阶段A3中，所述含氮前驱体的气体流量为零、所述含氧前驱体的气体流量为所述第二流量F2。
因此，通过在同一原子层沉积工艺中改变所述含氮前驱体和含氧前驱体的气体流量，即可实现材料的逐渐过渡，从而依次形成所述氮化铝层210、氮氧化铝层220和氧化铝层230，且使所述第一刻蚀停止层200具有材料逐渐过渡的特性。
而且，通过在不同阶段中各前驱体流量的调整以实现所述第一刻蚀停止层200材料的逐渐过渡，使得在所述氮化铝层210和氮氧化铝层220的界面处，所述氮氧化铝层220的材料与所述氮化铝层210的材料更接近，从而使得所述氮氧化铝层220与所述氮化铝层210结合更紧密，进而有利于进一步提高所述氮氧化铝层220与所述氮化铝层210之间的粘附性。
同理，在所述氮氧化铝层220和氧化铝层230的界面处，所述氮氧化铝层220的材料与所述氧化铝层230的材料更接近，从而使得所述氮氧化铝层220和所述氧化铝层230结合更紧密，进而有利于进一步提高所述氮氧化铝层220和所述氧化铝层230之间的粘附性。
所以，所述第一刻蚀停止层200中各材料层之间的粘附性更高。
本实施例中，所述含氮前驱体的气体流量随所述第二阶段A2的沉积次数线性递减，所述含氧前驱体的气体流量随所述第二阶段A2的沉积次数线性递增，从而由氮化铝材料逐渐过渡至氧化铝材料，且能够避免所述含氮前驱体和含氧前驱体的气体流量变化率过大的问题，进而有利于提高所述氮氧化铝层220的质量和结构致密度、以及所述第一刻蚀停止层200各材料层之间的粘附性。其中，所述第二阶段A2的沉积次数根据所述氮氧化铝层220的厚度而定。
本实施例中，在所述原子层沉积工艺中，所述含氮前驱体包括NH3和N2，所述含氧前驱体为H2O。
具体地，在所述第一阶段A1过程中，依次向原子层沉积室内通入三甲基铝和含氮前驱体，且在每一种前驱体通入后，对所述原子层沉积室进行清洗(Purge)和抽气(Pump)，以去除多余的原子层。
在所述第二阶段A2过程中，向原子层沉积室内通入三甲基铝，再同时通入所述含氮前驱体和含氧前驱体，且在通入三甲基铝后，对所述原子层沉积室进行清洗和抽气，在通入所述含氮前驱体和含氧前驱体后，对所述原子层沉积室进行清洗和抽气，以去除多余的原子层。其中，所述含氮前驱体的气体流量随所述第二阶段A2的沉积次数线性递减，所述含氧前驱体的气体流量随所述第二阶段A2的沉积次数线性递增。
在所述第三阶段A1过程中，依次向原子层沉积室内通入三甲基铝和含氧前驱体，且在每一种前驱体通入后，对所述原子层沉积室进行清洗和抽气，以去除多余的原子层。
其中，根据所述氮化铝层210、氮氧化铝层220和氧化铝层230的厚度，合理设定所述原子层沉积工艺的参数。本实施例中，所述三甲基铝的气体流量为50sccm至150sccm，所述第一流量F1为3000sccm至6000sccm，所述第二流量F2为1000sccm至3000sccm，工艺温度为300摄氏度至400摄氏度，工艺压强为3托至8托，功率为5瓦至150瓦。
相应的，在所述第二阶段A2过程中，所述含氮前驱体的气体流量由3000sccm至6000sccm递减至零，所述含氧前驱体的气体流量由零递增至1000sccm至3000sccm。
需要说明的是，通过所述第二阶段A2形成所述氮氧化铝层220，因此在进行第二阶段A2的第一次沉积时，所采用含氮前驱体的气体流量为所述第一流量F1，所采用的含氧前驱体的气体流量为零；在完成所述第二阶段A2的最后一次沉积后，将所述含氮前驱体的气体流量减小为零，将所述含氧前驱体的气体流量增加至所述第二流量F2。
相应的，本实施例中，沿所述氮化铝层210指向所述氧化铝层230的方向上，所述氮氧化铝层220中氮的原子百分比含量递减，所述氮氧化铝层220中氧的原子百分比含量递增。
结合参考图6和图7，在所述第一刻蚀停止层200(如图6所示)上形成第二刻蚀停止层300(如图6所示)，所述第二刻蚀停止层300包括碳氧化硅(SiCO，即ODC)层310(如图7所示)、以及位于所述碳氧化硅层310上的碳氮化硅(SiCN，即NDC)层330(如图7所示)。其中，图7是图6中第二刻蚀停止层200的放大图。
所述碳氮化硅层330的作用包括：所述碳氮化硅层330的阻挡(Barrier)效果较好，能够阻挡后续所形成互连结构的材料发生扩散，且能够防止水汽渗入至所述互连结构中，以降低所形成互连结构发生氧化的概率。
所述碳氧化硅层310的作用包括：所述第一刻蚀停止层200和所述第二刻蚀停止层300的界面处即为所述氧化铝层230与所述碳氧化硅层310的界面处，由于所述氧化铝层230与所述碳氧化硅层310界面处材料之间的差异性较小，因此所述氧化铝层230与所述碳氧化硅层310之间的粘附性较好，与直接在氮化铝层上形成碳氮化硅层的方案相比，能够减小所述第一刻蚀停止层200和第二刻蚀停止层300交界面处材料之间的差异性，从而提高所述第一刻蚀停止层200和第二刻蚀停止层300之间的粘附性，进而防止所述第一刻蚀停止层200和第二刻蚀停止层300出现分层甚至分离的问题。
需要说明的是，所述第二刻蚀停止层300还包括：位于所述碳氧化硅层310和所述碳氮化硅层330之间的掺氮碳氧化硅(N Doped ODC)层320(如图7所示)。
所述掺氮碳氧化硅层320的作用包括：所述掺氮碳氧化硅层320和所述碳氧化硅层310界面处材料之间的差异性较小，所述掺氮碳氧化硅层320和所述碳氮化硅层330界面处材料之间的差异性也较小，因此所述掺氮碳氧化硅层320和所述碳氧化硅层310之间的粘附性较好，所述掺氮碳氧化硅层320和所述碳氮化硅层330之间的粘附性较好，所述掺氮碳氧化硅层320能够起到过渡层的作用，从而提高所述第二刻蚀停止层300中各材料层之间的粘附性。
为了降低工艺难度，所述第二刻蚀停止层300中各材料层的厚度相同。本实施例中，所述碳氧化硅层310的厚度为
Figure BDA0001363660700000121
至
Figure BDA0001363660700000122
所述掺氮碳氧化硅层320的厚度为
Figure BDA0001363660700000123
至
Figure BDA0001363660700000124
所述碳氮化硅层330的厚度为
Figure BDA0001363660700000125
至
Figure BDA0001363660700000126
本实施例中，采用化学气相沉积工艺形成所述第二刻蚀停止层300。
具体地，在同一化学气相沉积工艺中依次形成所述碳氧化硅层310、掺氮碳氧化硅层320和碳氮化硅层330。
也就是说，在同一反应腔室中形成所述碳氧化硅层310、掺氮碳氧化硅层320和碳氮化硅层330，从而避免在形成所述碳氧化硅层310后将所述碳氧化硅层310置于外界环境中而造成的污染、且避免在形成所述掺氮碳氧化硅层320后将所述掺氮碳氧化硅层320置于外界环境中而造成的污染，使得所述碳氧化硅层310和所述掺氮碳氧化硅层320具有洁净的表面，从而有利于进一步提高所述第二刻蚀停止层300中相邻材料层之间的粘附性，且能够有效节约形成所述第二刻蚀停止层300的工艺时间，提高生产效率。
在其他实施例中，也可以通过不同的沉积工艺以形成所述碳氧化硅层、掺氮碳氧化硅层和碳氮化硅层。
本实施例中，所述化学气相沉积工艺所采用的反应气体包括含碳硅烷、氧源气体和氮源气体。
结合参考图8和图9，图8是所述化学气相沉积工艺中氧源气体的气体流量随时间变化的关系示意图，图9是所述化学气相沉积工艺中氮源气体的气体流量随时间变化的关系示意图。其中，图8中的横坐标表示时间，纵坐标表示氧源气体的气体流量；图9中的横坐标表示时间，纵坐标表示氮源气体的气体流量。
具体地，所述化学气相沉积工艺分为第一阶段B1、第二阶段B2和第三阶段B3。其中，所述第一阶段B1、第二阶段B2和第三阶段B3按时间顺序依次进行，在所述第一阶段B1后，形成所述碳氧化硅层310，在所述第二阶段B2后，形成所述掺氮碳氧化硅层320，在所述第三阶段B3后，形成所述碳氮化硅层330。
在所述第一阶段B1中，所述氧源气体的气体流量为第三流量F3(如图8所示)、所述氮源气体的气体流量为零，在所述第二阶段B2中，所述氧源气体的气体流量由所述第三流量F3递减至零、所述氮源气体的气体流量由零递增至第四流量F4(如图9所示)，在所述第三阶段B3中，所述氧源气体的气体流量为零、所述氮源气体的气体流量为所述第四流量F4。
因此，通过在同一化学气相沉积工艺中改变所述氧源气体和氮源气体的气体流量，即可实现材料的逐渐过渡，从而依次形成所述碳氧化硅层310、掺氮碳氧化硅层320和碳氮化硅层330，且使所述第二刻蚀停止层300具有材料逐渐过渡的特性。
而且，通过在不同阶段中各反应气体流量的调整以实现所述第二刻蚀停止层300材料的逐渐过渡，使得在所述碳氧化硅层310和掺氮碳氧化硅层320的界面处，所述掺氮碳氧化硅层320的材料与所述碳氧化硅层310的材料更接近，从而使得所述掺氮碳氧化硅层320与所述碳氧化硅层310结合更紧密，进而有利于进一步提高所述掺氮碳氧化硅层320与所述碳氧化硅层310之间的粘附性。
同理，在所述掺氮碳氧化硅层320和碳氮化硅层330的界面处，所述掺氮碳氧化硅层320的材料与所述碳氮化硅层330的材料更接近，从而使得所述掺氮碳氧化硅层320和所述碳氮化硅层330结合更紧密，进而有利于进一步提高所述掺氮碳氧化硅层320和所述碳氮化硅层330之间的粘附性。
本实施例中，所述氧源气体的气体流量随所述第二阶段B2的工艺时间线性递减，所述氮源气体的气体流量随所述第二阶段B2的工艺时间线性递增，从而由碳氧化硅材料逐渐过渡至碳氮化硅材料，且能够避免所述氧源气体和氮源气体的气体流量变化率过大的问题，进而有利于提高所述掺氮碳氧化硅层320的质量和结构致密度、以及所述第二刻蚀停止层300各材料层之间的粘附性。其中，所述第二阶段B2的工艺时间根据所述掺氮碳氧化硅层320的厚度而定。
在所述化学气相沉积工艺中，所述含碳硅烷包括三甲基硅烷((CH3)3SiH，3MS)和四甲基硅烷((CH3)4Si，4MS)中的一种或两种，所述氧源气体为CO2，所述氮源气体包括NH3和N2。本实施例中，所述含碳硅烷为四甲基硅烷。
具体地，在所述第一阶段B1过程中，向反应腔室内通入CO2和四甲基硅烷，经电离形成等离子体后，CO2和四甲基硅烷分子的化学键断裂和重新组合，形成碳氧化硅层310。
在所述第二阶段B2过程中，保持向所述反应腔室内通入CO2和四甲基硅烷的同时，向所述反应腔室内通入氮源气体，以形成掺氮碳氧化硅层320。其中，CO2的气体流量随所述第二阶段B2的工艺时间由所述第三流量F3线性递减至零、所述氮源气体的气体流量随所述第二阶段B2的工艺时间由零线性递增至所述第四流量F4。
因此在所述第三阶段B3过程中，保持向所述反应腔室内通入四甲基硅烷和氮源气体，并停止向所述反应腔室内通入CO2，以形成碳氮化硅层330。
其中，根据所述碳氧化硅层310、掺氮碳氧化硅层320和碳氮化硅层330的厚度，合理设定所述化学气相沉积工艺的参数。本实施例中，所述含碳硅烷的气体流量为500sccm至1500sccm，所述第三流量F3为1000sccm至3000sccm，所述第四流量F4为1000sccm至3000sccm，工艺温度为300摄氏度至400摄氏度，工艺压强为1.5托至8.5托，功率为250瓦至750。
相应的，在所述第二阶段B2过程中，所述氧源气体的气体流量由1000sccm至3000sccm递减至零，所述氮源气体的气体流量由零递增至1000sccm至3000sccm。
需要说明的是，通过所述第二阶段B2形成所述掺氮碳氧化硅层320，因此所述第二阶段B2所采用氧源气体的初始气体流量为所述第三流量F3，所采用氮源气体的初始气体流量为零；在完成所述第二阶段A2的沉积后，将所述氧源气体的气体流量减小为零，将所述氮源气体的气体流量增加至所述第四流量F4。
相应的，本实施例中，沿所述碳氧化硅层310指向所述碳氮化硅层330的方向上，所述掺氮碳氧化硅层320中氧的原子百分比含量递减，所述掺氮碳氧化硅层320中氮的原子百分比含量递增。
结合参考图10和图11，在所述第一刻蚀停止层200上形成第二刻蚀停止层300之后，还包括步骤：在所述第二刻蚀停止层300上形成介电层400；刻蚀所述介电层400、所述第二刻蚀停止层300和所述第一刻蚀停止层200，形成贯穿所述介电层400、所述第二刻蚀停止层300和所述第一刻蚀停止层200且露出所述基底100的开口425(如图10所示)；在所述开口425内形成与所述基底100电连接的互连结构500(如图11所示)。
所述介电层400用于使所形成互连结构400之间相互绝缘。
本实施例中，所述介电层400的材料具有多孔结构，所述具有多孔结构的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6、小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)，从而可以有效地降低所述互连结构400之间的寄生电容，进而减小后端电阻电容(RC)延迟。在其他实施例中，所述介电层的材料还可以是氧化硅。
所述介电层400的材料可以是SiOH、SiOCH、掺氟的二氧化硅(FSG)、掺硼的二氧化硅(BSG)、掺磷的二氧化硅(PSG)、掺硼磷的二氧化硅(BPSG)、氢化硅倍半氧烷(HSQ，(HSiO1.5)n)或甲基硅倍半氧烷(MSQ，(CH3SiO1.5)n)。本实施例中，所述介电层400的材料为超低k介质材料，所述超低k介质材料为含有孔洞的SiOCH。
所述开口425为后续形成所述互连结构500提供空间位置。本实施例中，所述开口425露出所述基底100中的金属布线层，从而使形成于所述开口425中的互连结构500与所述基底100实现电连接。
所述开口425可以为沟槽、通孔或两者的组合。本实施例中，通过双大马士革(DualDamascene)工艺形成所述开口425。因此，所述开口425包括相贯通的沟槽(未标示)和通孔(未标示)，所述沟槽底部和所述通孔顶部相连通，且所述沟槽底部的宽度尺寸大于所述通孔顶部的宽度尺寸。
本实施例中，在形成所述开口425的过程中，先以所述第二刻蚀层300顶部为停止位置，刻蚀所述介电层400，在所述介电层400中形成露出第二刻蚀层300的初始开口(图未示)；再沿所述初始开口刻蚀所述第二刻蚀层300和第一刻蚀停止层200，形成贯穿所述介电层400、所述第二刻蚀层300和所述第一刻蚀停止层200的开口425。
所述第二刻蚀层300和第一刻蚀停止层200构成的叠层结构能够较好地起到刻蚀停止的作用，从而使各区域(例如稀疏区和密集区)的初始开口都能够停止在所述叠层结构顶部，进而避免在各区域出现刻蚀不足或基底100过刻蚀的问题。
且由于刻蚀所述介电400的刻蚀工艺对所述氮化铝层210(如图3所示)的刻蚀速率远小于对所述介电层400的刻蚀速率，从而能够进一步避免对所述基底100造成过刻蚀的问题。
所述互连结构500用于与所述基底100实现电连接，也可用于与外部电路实现电连接。本实施例中，所述互连结构500顶部与所述介电层400顶部齐平。
本实施例中，所述互连结构500为铜互连，即所述互连结构500的材料为铜。铜的电阻率较低且抗电迁移性能较好，有利于降低后端的RC延迟，改善电迁移，提高半导体器件的可靠性。
具体地，形成所述互连结构500的步骤包括：在所述开口425中溅射沉积铜的籽晶层(图未示)；采用电镀工艺，向所述开口425中填充满铜材料层，所述铜材料层还覆盖所述介电层400顶部；采用平坦化工艺，去除高于所述介电层400顶部的铜材料层，所述开口425中的剩余铜材料层作为所述铜互连330。
本实施例中，所述平坦化工艺为化学机械研磨工艺。
由于所述第一刻蚀停止层200和第二刻蚀停止层300之间的粘附性得到提高，有效降低了所述第一刻蚀停止层200和第二刻蚀停止层300出现分层甚至分离问题的概率，相应也有利于提高所述互连结构500的性能，例如可靠性和电学性能。
相应的，本发明还提供一种半导体结构。
继续参考图11，示出了本发明半导体结构一实施例的结构示意图。并结合参考图3和图7，图3是图11中第一刻蚀停止层的放大图，图7是图11中第二刻蚀停止层的放大图，所述半导体结构包括：
基底100；位于所述基底100上的第一刻蚀停止200(如图11所示)，所述第一刻蚀停止层200包括氮化铝层210(如图3所示)、以及位于所述氮化铝层210上的氧化铝层230(如图3所示)；位于所述第一刻蚀停止层200上的第二刻蚀停止层300(如图11所示)，所述第二刻蚀停止层300包括碳氧化硅层310(如图7所示)、以及位于所述碳氧化硅层310上的碳氮化硅层330(如图7所示)。
根据实际工艺情况，所述基底100中可以具有功能结构，例如：所述基底100内可以具有MOS场效应晶体管等半导体器件，还可以具有有金属布线层或电阻结构等。其中，所述金属布线层可用于与所述互连结构500实现电连接，也可用于实现后续所述互连结构500与外部或其他金属层的电连接。
所述氮化铝层210的作用包括：在半导体结构的形成过程中，当在所述第一刻蚀停止层200上形成介电层、且刻蚀所述介电层以形成露出所述基底100的开口时，由于刻蚀所述介电层的刻蚀工艺对所述氮化铝层210的刻蚀速率远小于对所述介电层的刻蚀速率，因此能够较好地起到刻蚀停止的作用，避免对所述基底100造成过刻蚀的问题，从而有利于提高所形成半导体结构的可靠性。
所述碳氮化硅层330的作用包括：所述碳氮化硅层330的阻挡效果较好，能够阻挡半导体结构的互连结构材料发生扩散，且防止水汽渗入至所述互连结构中，以降低所述互连结构发生氧化的概率。
本实施例中，所述氧化铝层230位于所述氮化铝层210上，所述碳氧化硅层310位于所述氧化铝层230和所述碳氮化硅层330之间。
所述第一刻蚀停止层200和所述第二刻蚀停止层300的界面处即为所述氧化铝层230与所述碳氧化硅层310的界面处，由于所述氧化铝层230与所述碳氮化硅层330界面处材料之间的差异性较小，因此所述氧化铝层230与所述碳氧化硅层310之间的粘附性较好；与第一刻蚀停止层仅包括碳氮化硅层、第二刻蚀停止层仅包括氮化铝层的方案相比，通过所述氧化铝层230与所述碳氧化硅层310，能够减小所述第一刻蚀停止层200和第二刻蚀停止层300界面处材料之间的差异性，从而提高所述第一刻蚀停止层200和第二刻蚀停止层300之间的粘附性，进而防止所述第一刻蚀停止层200和第二刻蚀停止层300出现分层甚至分离的问题。
需要说明的是，所述第一刻蚀停止层200还包括：位于所述氮化铝层210和所述氧化铝层230之间的氮氧化铝层220(如图3所示)。
所述氮氧化铝层220的作用包括：所述氮氧化铝层220和所述氮化铝层210界面处材料之间的差异性较小，所述氮氧化铝层220和所述氧化铝层230界面处材料之间的差异性也较小，因此所述氮氧化铝层220和所述氮化铝层210之间的粘附性较好，所述氮氧化铝层220和所述氧化铝层230之间的粘附性也较好，所述氮氧化铝层220能够起到过渡层的作用，从而提高所述第一刻蚀停止层200中各材料层之间的粘附性。
为了降低形成所述第一刻蚀停止层200的工艺难度，所述第一刻蚀停止层200中各材料层的厚度相同。本实施例中，所述氮化铝层210的厚度为
Figure BDA0001363660700000191
至
Figure BDA0001363660700000192
所述氮氧化铝层220的厚度为
Figure BDA0001363660700000193
至
Figure BDA0001363660700000194
所述氧化铝层230的厚度为
Figure BDA0001363660700000195
至
Figure BDA0001363660700000196
本实施例中，所述氮化铝层210、氮氧化铝层220和氧化铝层230是在同一原子层沉积工艺中依次形成的，即在同一原子层沉积室中依次形成。通过在同一原子层沉积工艺中改变前驱体的气体流量，从而依次形成所述氮化铝层210、氮氧化铝层220和氧化铝层230，且实现所述第一刻蚀停止层200材料的逐渐过渡。
本实施例中，通过改变前驱体的气体流量，从而沿所述氮化铝层210指向所述氧化铝层230的方向上，所述氮氧化铝层220中氮的原子百分比含量递减，所述氮氧化铝层220中氧的原子百分比含量递增。
具体地，沿所述氮化铝层210指向所述氧化铝层230的方向上，所述氮氧化铝层220中氮的原子百分比含量由40％至60％递减至零，所述氮氧化铝层220中氧的原子百分比含量由零递增至40％至60％。
相应的，通过所述氮氧化铝层220，使所述第一刻蚀停止层200的材料逐渐由氮化铝过渡至氧化铝，从而使得在所述氮化铝层210和氮氧化铝层220的界面处，所述氮氧化铝层220的材料与所述氮化铝层210的材料更接近，进而有利于进一步提高所述氮氧化铝层220与所述氮化铝层210之间的粘附性；同理，在所述氮氧化铝层220和氧化铝层230的界面处，所述氮氧化铝层220的材料与所述氧化铝层230的材料更接近，进而有利于进一步提高所述氮氧化铝层220和所述氧化铝层230之间的粘附性。
对所述氮化铝层210、氮氧化铝层220和氧化铝层230的具体描述，请参考前述实施例中的相应描述，本实施例在此不再赘述。
还需要说明的是，所述第二刻蚀停止层300还包括：位于所述碳氧化硅层310和所述碳氮化硅层330之间的掺氮碳氧化硅层320(如图7所示)。
所述掺氮碳氧化硅层320的作用包括：所述掺氮碳氧化硅层320和所述碳氧化硅层310界面处材料之间的差异性较小，所述掺氮碳氧化硅层320和所述碳氮化硅层330界面处材料之间的差异性也较小，因此所述掺氮碳氧化硅层320和所述碳氧化硅层310之间的粘附性较好，所述掺氮碳氧化硅层320和所述碳氮化硅层330之间的粘附性也较好，所述掺氮碳氧化硅层320能够起到过渡层的作用，从而提高所述第二刻蚀停止层300中各材料层之间的粘附性。
为了降低形成所述第二刻蚀停止层300工艺难度，所述第二刻蚀停止层300中各材料层的厚度相同。本实施例中，所述碳氧化硅层310的厚度为
Figure BDA0001363660700000206
至
Figure BDA0001363660700000203
所述掺氮碳氧化硅层320的厚度为
Figure BDA0001363660700000204
至
Figure BDA0001363660700000205
所述碳氮化硅层330的厚度为
Figure BDA0001363660700000201
至
Figure BDA0001363660700000202
本实施例中，所述碳氧化硅层310、掺氮碳氧化硅层320和碳氮化硅层330是在同一化学气相沉积工艺中依次形成的，即在同一反应腔室中依次形成。具体地，通过在同一化学气相沉积工艺中改变反应气体的气体流量，从而依次形成所述碳氧化硅层310、掺氮碳氧化硅层320和碳氮化硅层330，且实现所述第二刻蚀停止层300材料的逐渐过渡。
本实施例中，通过改变反应气体的气体流量，从而沿所述碳氧化硅层310指向所述碳氮化硅层330的方向上，所述掺氮碳氧化硅层320中氧的原子百分比含量递减，所述掺氮碳氧化硅层320中氮的原子百分比含量递增。
具体地，沿所述碳氧化硅层310指向所述碳氮化硅层330的方向上，所述掺氮碳氧化硅层320中氧的原子百分比含量由20％至40％递减至零，所述掺氮碳氧化硅层320中氮的原子百分比含量由零递增至20％至30％。
相应的，通过所述掺氮碳氧化硅层320，使所述第二刻蚀停止层300的材料逐渐由碳氧化硅过渡至碳氮化硅，从而使得在所述碳氧化硅层310和掺氮碳氧化硅层320的界面处，所述掺氮碳氧化硅层320的材料与所述碳氧化硅层310的材料更接近，进而有利于进一步提高所述掺氮碳氧化硅层320与所述碳氧化硅层310之间的粘附性；同理，在所述掺氮碳氧化硅层320和碳氮化硅层330的界面处，所述掺氮碳氧化硅层320的材料与所述碳氮化硅层330的材料更接近，进而有利于进一步提高所述掺氮碳氧化硅层320和所述碳氮化硅层330之间的粘附性。
对所述碳氧化硅层310、掺氮碳氧化硅层320和碳氮化硅层330的具体描述，请参考前述实施例中的相应描述，本实施例在此不再赘述。
本实施例中，所述半导体结构还包括：介电层400，位于所述第二刻蚀停止层300上；互连结构500，贯穿所述介电层400、所述第二刻蚀停止层300和所述第一刻蚀停止层200且与所述基底100电连接。
所述介电层400用于使所述互连结构400之间相互绝缘。本实施例中，所述介电层400的材料为超低k介质材料，所述超低k介质材料为含有孔洞的SiOCH。对所述介电层400材料的描述可参考前述实施例中的相应描述，本实施例在此不再赘述。
所述互连结构500用于与所述基底100实现电连接，也可用于与外部电路实现电连接。本实施例中，所述互连结构500顶部与所述介电层400顶部齐平。
本实施例中，所述互连结构500为铜互连，即所述互连结构500的材料为铜。铜的电阻率较低且抗电迁移性能较好，有利于降低后端的RC延迟，改善电迁移，提高半导体器件的可靠性。
本实施例所述半导体结构采用前述形成方法所形成，对所述半导体结构的具体描述，请参考前述实施例中的相应描述，本实施例在此不再赘述。
由于所述第一刻蚀停止层200和第二刻蚀停止层300之间的粘附性得到提高，有效降低了所述第一刻蚀停止层200和第二刻蚀停止层300出现分层甚至分离问题的概率，相应也有利于提高所述互连结构500的性能，例如可靠性和电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一刻蚀停止层，所述第一刻蚀停止层包括氮化铝层、以及位于所述氮化铝层上的氧化铝层；所述第一刻蚀停止层还包括：位于所述氮化铝层和所述氧化铝层之间的氮氧化铝层；
在同一原子层沉积工艺中依次形成所述氮化铝层、氮氧化铝层和氧化铝层；所述原子层沉积工艺所采用的前驱体包括三甲基铝、含氮前驱体和含氧前驱体；
所述原子层沉积工艺分为第一阶段、第二阶段和第三阶段，其中，所述第一阶段中所述含氮前驱体的气体流量为第一流量、所述含氧前驱体的气体流量为零，所述第二阶段中所述含氮前驱体的气体流量由所述第一流量递减至零、所述含氧前驱体的气体流量由零递增至第二流量，所述第三阶段中所述含氮前驱体的气体流量为零、所述含氧前驱体的气体流量为所述第二流量；
在所述第一刻蚀停止层上形成第二刻蚀停止层，所述第二刻蚀停止层包括碳氧化硅层、以及位于所述碳氧化硅层上的碳氮化硅层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一刻蚀停止层的工艺为原子层沉积工艺。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述含氮前驱体的气体流量随所述第二阶段的沉积次数线性递减，所述含氧前驱体的气体流量随所述第二阶段的沉积次数线性递增。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述原子层沉积工艺的参数包括：所述含氮前驱体包括NH3和N2，所述含氧前驱体为H2O，所述三甲基铝的气体流量为50sccm至150sccm，所述第一流量为3000sccm至6000sccm，所述第二流量为1000sccm至3000sccm，工艺温度为300摄氏度至400摄氏度，工艺压强为3托至8托，功率为5瓦至150瓦。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二刻蚀停止层的工艺为化学气相沉积工艺。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二刻蚀停止层还包括：位于所述碳氧化硅层和所述碳氮化硅层之间的掺氮碳氧化硅层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在同一化学气相沉积工艺中依次形成所述碳氧化硅层、掺氮碳氧化硅层和碳氮化硅层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述化学气相沉积工艺所采用的反应气体包括含碳硅烷、氧源气体和氮源气体；
所述化学气相沉积工艺分为第一阶段、第二阶段和第三阶段，其中，所述第一阶段中所述氧源气体的气体流量为第三流量、所述氮源气体的气体流量为零，所述第二阶段中所述氧源气体的气体流量由所述第三流量递减至零、所述氮源气体的气体流量由零递增至第四流量，所述第三阶段中所述氧源气体的气体流量为零、所述氮源气体的气体流量为所述第四流量。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述氧源气体的气体流量随所述第二阶段的工艺时间线性递减，所述氮源气体的气体流量随所述第二阶段的工艺时间线性递增。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述化学气相沉积工艺的参数包括：所述含碳硅烷包括三甲基硅烷和四甲基硅烷中的一种或两种，所述氧源气体为CO2，所述氮源气体包括NH3和N2，所述含碳硅烷的气体流量为500sccm至1500sccm，所述第三流量为1000sccm至3000sccm，所述第四流量为1000sccm至3000sccm，工艺温度为300摄氏度至400摄氏度，工艺压强为1.5托至8.5托，功率为250瓦至750瓦。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一刻蚀停止层上形成第二刻蚀停止层之后，还包括步骤：在所述第二刻蚀停止层上形成介电层；
刻蚀所述介电层、所述第二刻蚀停止层和所述第一刻蚀停止层，形成贯穿所述介电层、所述第二刻蚀停止层和所述第一刻蚀停止层且露出所述基底的开口；
在所述开口内形成与所述基底电连接的互连结构。
CN201710630144.9A 2017-07-28 2017-07-28 半导体结构及其形成方法 Active CN109309044B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710630144.9A CN109309044B (zh) 2017-07-28 2017-07-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710630144.9A CN109309044B (zh) 2017-07-28 2017-07-28 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN109309044A CN109309044A (zh) 2019-02-05
CN109309044B true CN109309044B (zh) 2020-11-27

Family

ID=65205370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710630144.9A Active CN109309044B (zh) 2017-07-28 2017-07-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN109309044B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979268A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 叠层结构的形成方法以及互连结构的形成方法
CN106480428A (zh) * 2015-08-25 2017-03-08 Asm Ip控股有限公司 通过peald形成氮化铝基膜的方法
WO2017062355A2 (en) * 2015-10-04 2017-04-13 Applied Materials, Inc. Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
CN106876324A (zh) * 2015-12-10 2017-06-20 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979268A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 叠层结构的形成方法以及互连结构的形成方法
CN106480428A (zh) * 2015-08-25 2017-03-08 Asm Ip控股有限公司 通过peald形成氮化铝基膜的方法
WO2017062355A2 (en) * 2015-10-04 2017-04-13 Applied Materials, Inc. Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
CN106876324A (zh) * 2015-12-10 2017-06-20 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Also Published As

Publication number Publication date
CN109309044A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
TWI643292B (zh) 形成金屬內連線的方法以及使用該方法製造半導體裝置的方法
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US10014213B2 (en) Selective bottom-up metal feature filling for interconnects
US9824918B2 (en) Method for electromigration and adhesion using two selective deposition
US20100252930A1 (en) Method for Improving Performance of Etch Stop Layer
US20080136037A1 (en) Method for manufacturing semiconductor device and semiconductor device
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
US20080188074A1 (en) Peeling-free porous capping material
JP2009182000A (ja) 半導体装置およびその製造方法
TWI787876B (zh) 形成半導體裝置的方法和半導體裝置
US7199048B2 (en) Method for preventing metalorganic precursor penetration into porous dielectrics
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR101767538B1 (ko) 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들
CN109309044B (zh) 半导体结构及其形成方法
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
JP2010034517A (ja) 半導体装置および半導体装置の製造方法
CN108573912B (zh) 半导体结构及其形成方法
CN109216261B (zh) 半导体结构及其形成方法
JP2010080607A (ja) 半導体装置の製造方法
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2003086679A (ja) 集積回路装置およびその製造方法
TWI750778B (zh) 積體電路結構及其形成方法
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
JP2006303179A (ja) 埋込導電体の形成方法
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant