TWI787876B - 形成半導體裝置的方法和半導體裝置 - Google Patents

形成半導體裝置的方法和半導體裝置 Download PDF

Info

Publication number
TWI787876B
TWI787876B TW110122788A TW110122788A TWI787876B TW I787876 B TWI787876 B TW I787876B TW 110122788 A TW110122788 A TW 110122788A TW 110122788 A TW110122788 A TW 110122788A TW I787876 B TWI787876 B TW I787876B
Authority
TW
Taiwan
Prior art keywords
layer
etch stop
dielectric
cap layer
forming
Prior art date
Application number
TW110122788A
Other languages
English (en)
Other versions
TW202213465A (zh
Inventor
王超群
王仁宏
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213465A publication Critical patent/TW202213465A/zh
Application granted granted Critical
Publication of TWI787876B publication Critical patent/TWI787876B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種形成半導體裝置的方法，包括：在基板上方所設置的第一介電層內形成第一導電特徵；在遠離基板的第一導電特徵的上表面上方形成金屬帽層；在第一介電層的上表面上方和側向地相鄰於金屬帽層選擇性地形成介電帽層，其中金屬帽層被介電帽層暴露；以及在金屬帽層和介電帽層上方形成蝕刻停止層堆疊，其中蝕刻停止層堆疊包含複數個蝕刻停止層。

Description

形成半導體裝置的方法和半導體裝置
本揭示內容係關於具有介電帽層和蝕刻停止層堆疊的半導體裝置和其形成方法。
形成高密度積體電路，例如超大規模積體電路(Very Large Scale Integration，VLSI)電路通常利用多個金屬互連件，以作為三維的佈線結構。多個互連件的目的是將密集封裝的多個裝置適當地連接在一起。隨著增加的集成的程度，介於多個金屬互連件之間的寄生電容效應(其導致電阻電容(RC)延遲和串擾)會相應地增加。為了減小寄生電容並提高介於多個金屬互連件之間的傳導速度，通常運用低介電常數(k)介電質材料，以形成層間介電質(ILD)層和金屬間介電質(IMD)層。
在金屬間介電質層內形成金屬線和通孔。形成製程可包括在第一導電特徵上方形成蝕刻停止層，並且在蝕刻停止層上方形成低介電常數介電層。將低介電常數介電層和蝕刻停止層圖案化，以形成溝槽和通孔開口。然後用導電性材料填充溝槽和通孔開口，隨後進行平坦化製程，以 移除多餘的導電性材料，從而形成金屬線和通孔。
本揭示內容的一些實施方式提供了一種形成半導體裝置的方法，此方法包含：在基板上方所設置的第一介電層內形成第一導電特徵；在遠離基板的第一導電特徵的上表面上方形成金屬帽層；在第一介電層的上表面上方和側向地相鄰於金屬帽層選擇性地形成介電帽層，其中金屬帽層被介電帽層暴露；以及在金屬帽層和介電帽層上方形成蝕刻停止層堆疊，其中蝕刻停止層堆疊包含複數個蝕刻停止層。
本揭示內容的另一些實施方式提供了一種形成半導體裝置的方法，此方法包含：在基板上方所設置的第一介電層內形成多個第一導電特徵，其中這些第一導電特徵的多個第一表面與第一介電層的第一表面齊平；在這些第一導電特徵的這些第一表面上選擇性地形成金屬帽層；在第一介電層的第一表面上選擇性地形成介電帽層，其中介電帽層側向地相鄰於金屬帽層，其中介電帽層由含氮化物的介電質材料所形成；在金屬帽層和介電帽層上方依序地形成複數個蝕刻停止層；在複數個蝕刻停止層上形成第二介電層；以及在第二介電層內形成多個第二導電特徵，其中這些第二導電特徵延伸穿過所述複數個蝕刻停止層並且電性耦合到這些第一導電特徵中的相應的第一導電特徵。
本揭示內容的又另一些實施方式提供了一種半導 體裝置，包含：基板、第一介電層、第一導電特徵、金屬帽層、介電帽層、蝕刻停止層堆疊、第二介電層、以及第二導電特徵。第一介電層在基板上方。第一導電特徵在第一介電層內。金屬帽層在第一導電特徵上。介電帽層在遠離基板的第一介電層的上表面上，其中介電帽層側向地相鄰於金屬帽層，其中介電帽層包含含氮化物的介電質材料，其中遠離基板的金屬帽層的上表面沒有介電帽層。蝕刻停止層堆疊在金屬帽層和介電帽層上，其中蝕刻停止層堆疊包含複數個蝕刻停止層。第二介電層在蝕刻停止層堆疊上。第二導電特徵在第二介電層內，其中第二導電特徵延伸穿過蝕刻停止層堆疊並且電性耦合到第一導電特徵。
100:半導體裝置
100A:半導體裝置
100B:半導體裝置
100C:半導體裝置
100D:半導體裝置
101:基板
103:積體電路裝置
105:接觸插塞
107:層間介電質層
109:金屬間介電質層
111:金屬間介電質層
111U:上表面
112:導線(導電特徵、金屬線)
113:阻障層
115:導電性材料
115U:上表面
116:金屬帽層(金屬帽)
116U:上表面
117:介電帽層
117L:下表面
117U:上表面
118:蝕刻停止層堆疊
119:蝕刻停止層
119U:實線
119U’:虛線
120:離子佈植製程
121:蝕刻停止層
123:蝕刻停止層
125:蝕刻停止層
127:金屬間介電質層(介電層)
129:遮罩層
131:開口
131T:溝槽開口
131V:通孔開口
132:導電特徵
133:阻障層
135:導電性材料
136:導線
137:介電帽層
138:通孔
139:蝕刻停止層
141:蝕刻停止層
143:蝕刻停止層
145:蝕刻停止層
146:金屬帽層
148:蝕刻停止層堆疊
1000:方法
1010:框
1020:框
1030:框
1040:框
本揭示內容的多個態樣可由以下的詳細描述並且與所附圖式一起閱讀，得到最佳的理解。注意的是，根據產業界的標準慣例，各個特徵並未按比例繪製。事實上，為了討論的清楚性起見，各個特徵的尺寸可任意地增加或減小。
第1圖至第7圖繪示根據一實施方式的在製造的各個階段時的半導體裝置的多個截面視圖。
第8圖至第10圖繪示根據另一個實施方式的在製造的各個階段時的半導體裝置的多個截面視圖。
第11圖繪示根據另一個實施方式的半導體裝置的截 面視圖。
第12圖繪示根據另一個實施方式的半導體裝置的截面視圖。
第13圖繪示根據又另一個實施方式的半導體裝置的截面視圖。
第14圖繪示根據一些實施方式的形成半導體裝置的方法的流程圖。
之後的揭示內容提供了許多不同的實施方式或實施例，以實現本揭示內容的不同的特徵。以下描述組件和佈置的具體實施例，以簡化本揭示內容。這些當然僅是實施例，並不意圖為限制性的。例如，在隨後的描述中，形成第一特徵其在第二特徵上方或之上，可包括第一和第二特徵以直接接觸而形成的實施方式，且也可包括額外的特徵可形成在介於第一和第二特徵之間，因此第一和第二特徵可不是直接接觸的實施方式。
此外，為了便於描述一個元件或特徵與另一個元件或特徵之間，如圖式中所繪示的關係，在此可能使用空間相對性用語，諸如「之下」、「低於」、「較下」、「之上的」、「較上」、和類似的用語。除了在圖式中繪示的方向之外，空間相對性用語旨在涵蓋裝置在使用中或操作中的不同方向。設備可能以其他方式定向(旋轉90度或處於其他定向)，並且由此可同樣地解讀本文所使用的空間相 對性描述詞。在本文的整個描述中，除非另有說明，否則在不同的圖中的相同或相似的參考標號指的是相同或相似的元件其經由使用相同或相似的材料的相同或相似的形成方法而形成。
根據一些實施方式，提供了一種半導體裝置的互連件結構及其形成方法。根據本揭示內容的一些實施方式，互連件結構的形成包括在第一導電特徵(例如，一導線)上方形成金屬帽，第一導電特徵設置在第一介電層內。介電帽層是含氮化物的介電質材料，選擇性地形成在第一介電層的上表面上並且側向地相鄰於金屬帽層。形成介電帽層可經由選擇性沉積製程或經由離子佈植製程。介電帽層減少了在介於第一介電層和隨後形成的第二介電層之間的界面處的第一介電層內的相鄰的多個導線之間的漏電流路徑，並且改善了時依性介電質崩潰(Time-Dependent Dielectric Brakedown,TDDB)性能。接下來，在介電帽層和金屬帽層上形成包括複數個蝕刻停止層(例如，三個或四個蝕刻停止層)的蝕刻停止層堆疊。在一些實施方式中，蝕刻停止層堆疊包括依序地形成在介電帽層和金屬帽層上方的鋁氮化物層、第一鋁氧化物層、氧摻雜的矽碳化物(oxygen-doped silicon carbide,ODC)層、以及第二鋁氧化物層。這個蝕刻停止層堆疊的膜方案達到各種優點。例如，蝕刻停止層堆疊防止在第一導電特徵中的銅向上擴散到多個蝕刻停止層和上覆的第二介電層內。銅的向上擴散會降低第二介電層和蝕刻停止層堆疊在後續的用 以形成通孔的蝕刻製程中的蝕刻速率，並且降低的蝕刻速率會導致通孔開口的蝕刻過早停止，因此導致在介於通孔和下方的導線之間的電性連接失效。這個蝕刻停止層的膜方案經由防止銅擴散來防止上述問題。附加的優點包括更好的蝕刻選擇性窗口和進一步降低的漏電流。
第1圖至第7圖繪示根據一實施方式的在製造的各個階段時的半導體裝置100的截面視圖。半導體裝置100可能是裝置晶圓，裝置晶圓包括主動裝置(例如，電晶體、二極體、或類似者)和/或被動裝置(例如、電容器、電感器、電阻器、或類似者)。在一些實施方式中，半導體裝置100是中介晶圓(interposer wafer)，其可包括或可不包括主動裝置和/或被動裝置。根據本揭示內容的又另一個實施方式，半導體裝置100是封裝基板條帶，其可能是其中具有核芯的封裝基板，或者可能是無核芯的封裝基板。在隨後的討論中，使用裝置晶圓作為半導體裝置100的實施例。如技術人員所容易理解的，本揭示內容的教示也可應用於中介晶圓、封裝基板、或其他的半導體結構。
如在第1圖中所繪示，半導體裝置100包括半導體基板101和形成在半導體基板101(也可稱為基板101)之上或之內的積體電路裝置103(例如，主動裝置、被動裝置)。半導體基板101可包括半導體材料，例如摻雜的或未摻雜的矽、或者絕緣體上半導體(SOI)基板的主動層。半導體基板101可包括其他的半導體材料，例如鍺；化合物半導體其包括矽碳化物、鎵砷化物、鎵磷化物、鎵氮化 物、銦磷化物、銦砷化物、和/或銦銻化物；合金半導體其包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其組合。也可使用其他的基板，例如多層的基板或梯度基板。
在第1圖的實施例中，積體電路裝置103形成在半導體基板101之上或之內。示例積體電路裝置103包括電晶體(例如，互補式金屬氧化物半導體(CMOS)電晶體)、電阻器、電容器、二極體、和類似者。可使用任何合適的方法來形成積體電路裝置103，這裡不討論細節。
在形成積體電路裝置103之後，在半導體基板101上方和積體電路裝置103上方形成層間介電質(ILD)層107。層間介電質層107可填充積體電路裝置103的電晶體的介於多個閘極堆疊之間的空間。根據一些實施方式，層間介電質層107包含矽氧化物、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼摻雜的磷矽酸鹽玻璃(BPSG)、氟摻雜的矽酸鹽玻璃(FSG)、四乙基正矽酸鹽(tetraethyl orthosilicate,TEOS)、或類似者。形成層間介電質層107可使用旋塗、可流動的化學氣相沉積(FCVD)、電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、或類似者。
仍然參看第1圖，在層間介電質層107內形成接觸插塞105，接觸插塞105將積體電路裝置103電性耦合到上覆的多個導電特徵，例如，金屬線、通孔、和導電柱。注意，在本揭示內容中，除非另有說明，否則傳導特徵指 的是電性傳導特徵(導電特徵)。根據一些實施方式，接觸插塞105由導電性材料所形成，例如鎢、鋁、銅、鈦、鉭、鈦氮化物、鉭氮化物、其合金、和/或其多層。接觸插塞105的形成可包括在層間介電質層107內形成接觸件開口，在接觸件開口內形成一或多種導電性材料，以及執行平坦化製程，例如化學機械研磨(CMP)、以使接觸插塞105的頂表面與層間介電質層107的頂表面齊平。
接下來，在層間介電質層107上方形成複數個金屬間介電質(IMD)層，例如109和111。金屬間介電質層109和111可由介電質材料所形成，例如矽氧化物、矽氮化物、矽碳化物、矽氧氮化物、或類似者。根據一些實施方式，金屬間介電質層109和111由介電常數(k值)低於3.0(例如約2.5、約2.0、或甚至更低)的低介電常數介電質材料所形成。金屬間介電質層109和111可包含黑鑽石(Black Diamond，應用材料公司的註冊商標)、含碳的低介電常數介電質材料、甲基矽氧烷(MethylSilsesQuioxane,MSQ)、或類似者。金屬間介電質層109和111的各者的形成可包括在層間介電質層107上方沉積含成孔劑的介電質材料，然後執行固化製程以驅除成孔劑，從而形成多孔的金屬間介電質層，作為實施例。也可使用其他合適的方法以形成金屬間介電質層109和111。在示例實施方式中，金屬間介電質層109和111由SiCO形成，使用化學氣相沉積(CVD)製程，其中，金屬間介電質層109和111的各者(例如，SiCO)具有介 於約200埃至約600埃之間的厚度，並且具有介於約2.8和約3.5之間的k值。在金屬間介電質層109和111內的氧的濃度可介於約40原子百分比(at%)和約55原子%之間，在金屬間介電質層109和111內的碳的濃度可介於約5原子%和約20原子%之間，並且在金屬間介電質層109和111內的矽的濃度可介於約39原子%和約40原子%之間。
如在第1圖中所繪示，在金屬間介電質層111內形成多個導電特徵112(例如，金屬線)。在所繪示的實施例中，導電特徵112是金屬線，這些金屬線包括擴散阻障層113(也可稱為阻障層)、以及在擴散阻障層113上方的導電性材料115(例如，銅、或含銅的材料)。擴散阻障層113可包括鈦、鈦氮化物、鉭、鉭氮化物、或類似者，並且可經由化學氣相沉積、物理氣相沉積(PVD)、原子層沉積(ALD)、或類似者而形成。在形成擴散阻障層113之後，在擴散阻障層113上方形成導電性材料115。導電特徵112的形成可包括單鑲嵌製程，雖然也可使用其他合適的形成方法。在下文中導電特徵112也可稱為導線112或金屬線112，理解的是，導電特徵112可能是其他特徵或包括其他特徵，例如通孔、或是一導線其具有連接到此導線的下方的通孔。雖然第1圖繪示在介於金屬間介電質層111和層間介電質層107之間的一或多個金屬間介電質層109，但這僅是非限制性實施例。本領域技術人員會容易理解，金屬間介電質層111可直接地(例如，物理性接觸) 形成在層間介電質層107上。另外，雖然在第1圖中未繪示，但是在金屬間介電質層109內形成例如導線和/或通孔的導電特徵，以將導線112與積體電路裝置103電性耦合。
接下來，在多個導線112的多個上表面上形成(例如，選擇性地形成)金屬帽層116。在每個導線112上的金屬帽層116的部分也稱為用於下方的導線112的金屬帽116。在一些實施方式中，金屬帽層116由導電性材料所形成，例如金屬或含金屬的材料。根據本揭示內容的一些實施方式，金屬帽層116由鈷(Co)、CoWP、CoB、鎢(W)、鉭(Ta)、鎳(Ni)、鉬(Mo)、鈦(Ti)、鐵(Fe)、或其組合、和/或其合金所形成。可使用合適的形成方法，例如物理氣相沉積、化學氣相沉積、電漿促進化學氣相沉積、原子層沉積、或類似者，以形成金屬帽層116。作為實施例，金屬帽層116的厚度可介於約20埃(angstroms)和約40埃之間。
在第1圖的實施例中，在每個導線112上的金屬帽116具有與導線112相同的寬度，使得金屬帽116的側壁與導線112的阻障層113的相應的側壁對準(例如，垂直地對準)。在其他的實施方式中，在每個導線112上的金屬帽116具有與導線112的導電性材料115相同的寬度，使得金屬帽116的側壁與導電性材料115的相應的側壁對準(例如，垂直地對準)。
在一些實施方式中，金屬帽層116由選擇性沉積 製程而形成，選擇性沉積製程在第一導線112上具有第一沉積速率、並且在金屬間介電質層111上具有第二沉積速率，其中第一沉積速率高於第二沉積速率。在選擇性沉積製程之後執行蝕刻製程，以從金屬間介電質層111的上表面移除金屬帽層116。在另一個實施方式中，在導線112和金屬間介電質層111上方毯覆沉積金屬帽層116。接下來，在金屬帽層116上方形成圖案化的遮罩層(例如，圖案化的光阻層)，其中在導線112上方(例如，正上方)的金屬帽層116的多個部分被圖案化的遮罩層所覆蓋，並且在金屬間介電質層111上方(例如，正上方)的金屬帽層116的多個部分被圖案化的遮罩層的多個圖案(例如，多個開口)所暴露。然後，執行蝕刻製程，以移除被圖案化的遮罩層的多個圖案所暴露的金屬帽層116的多個部分。在蝕刻製程之後，經由合適的製程，例如灰化來移除圖案化的遮罩層。
現在參看第2圖，在金屬間介電質層111的上表面上形成(例如，選擇性地形成)介電帽層117。在一些實施方式中，介電帽層117是含氮化物的介電質材料，例如SiNx、SiONx、或SiCNx，其中x可以是1或2。介電帽層117的厚度可介於約5埃和約50埃之間，或介於約10埃和約50埃之間。介電帽層117的密度可介於約1.5g/cm3和約3.2g/cm3之間。
在第2圖的實施例中，形成介電帽層117經由合適的沉積製程，例如電漿促進化學氣相沉積。在一些實施 方式中，執行電漿促進化學氣相沉積製程使用含氮的氣體源，例如N2、NH3、NO、或N2O。使用載體氣體，例如Ar、N2、O3、或He和O2的混合物，以承載含氮的氣體源到用於電漿促進化學氣相沉積製程的製程腔室內。在形成介電帽層117之後，在一些實施方式中，在介電帽層117內的氮化物的濃度介於約2原子%和約10原子%之間。除了電漿促進化學氣相沉積製程之外，用於形成介電帽層117的其他方法也是可能的，並且完全旨在被包括在本揭示內容的範圍之內。例如，以下參照第8圖至第10圖討論經由離子實施製程來形成介電帽層117的實施方式。
在一些實施方式中，在形成介電帽層117的電漿促進化學氣相沉積製程期間，介電帽層117的材料以第一沉積速率形成在金屬間介電質層111上，並且以第二沉積速率形成在金屬帽層116上，其中第一沉積速率高於第二沉積速率。在電漿促進化學氣相沉積製程之後，可執行蝕刻製程，以從金屬帽層116的上表面移除介電帽層117的材料，並且在金屬間介電質層111的上表面上的介電帽層117的材料的多個剩餘部分形成介電帽層117。
在第2圖的實施例中，介電帽層117側向地相鄰於金屬帽層116。介電帽層117的下表面117L物理性接觸金屬間介電質層111的上表面111U，並且與遠離基板101的導電性材料115的上表面115U(或阻障層113的上表面)齊平。在所繪示的實施例中，介電帽層117的上表面117U與金屬帽層116的上表面116U齊平。在另一 個實施方式中，上表面117U低於金屬帽層116的上表面116U，例如，垂直地介於金屬帽層的上表面116U以及金屬間介電質層111的上表面111U之間。在又另一個實施方式中，介電帽層117的上表面117U高於金屬帽層的上表面116U(從基板101進一步延伸)例如小於約50埃。如在第2圖中所繪示，介電帽層117覆蓋金屬間介電質層111的上表面111U，並且沿著金屬間介電質層111的上表面111U從一導線112連續地延伸到一相鄰的導線112。
在一些實施方式中，經由在介於相鄰的多個導線112之間形成介電帽層117，減少或預防在介於金屬間介電質層111和上覆的介電層(例如，參見在第4圖中的127)的界面處的介於相鄰的多個導線112之間的漏電流路徑，這改善了裝置性能並且降低了功耗。此外，所形成的裝置的時依性介電質崩潰(TBDD)性能，與沒有介電帽層117的參考設計相比，也得到改善。
接下來，在第3圖中，在介電帽層117上方和在金屬帽層116上方形成蝕刻停止層堆疊118。在第3圖的實施例中，蝕刻停止層堆疊118包括複數個蝕刻停止層(ESLs)119、121、123、和125。因此，形成蝕刻停止層堆疊118包含在介電帽層117上方和在金屬帽層116上方依序地形成多個蝕刻停止層119、121、123、和125。
在一些實施方式中，蝕刻停止層119由對於在下方的金屬帽層116和金屬間介電質層111具有良好附著的 金屬氮化物所形成。例如，蝕刻停止層119可由鋁氮化物(AlN)、鋁氧氮化物(AlNO)、錳氮化物(Mn3N2)、鎵氮化物(GaN)、鋁鎵氮化物(AlGaN)、或類似者而形成。在本文的討論中，蝕刻停止層119可替代地稱為鋁氮化物層119，理解的是，蝕刻停止層119可由除了鋁氮化物之外的其他合適的材料所形成，例如以上列出的那些材料。
根據一些實施方式，形成蝕刻停止層119使用合適的形成方法，例如物理氣相沉積、化學氣相沉積、原子層沉積、或類似者。用於形成蝕刻停止層119的前驅物可包括含氮的製程氣體(例如NH3)、以及含鋁的製程氣體(例如，三甲基鋁(TMA)(Al2(CH3)6)、或類似者。在示例沉積製程(例如，原子層沉積製程)期間，將含氮的製程氣體和含鋁的製程氣體交替地供應到製程腔室，並且然後吹掃，以在沉積製程的每個循環中成長鋁氮化物原子層。
根據一些實施方式，蝕刻停止層119的厚度在約5埃和約30埃之間的範圍內。蝕刻停止層119的厚度應該在合適的範圍之內。如果蝕刻停止層119太厚(例如，厚於約30埃)，當在後續的製程中蝕刻穿過蝕刻停止層119時，可能產生底切。如果蝕刻停止層119太薄(例如，薄於約5埃)，蝕刻停止層119可能不能有效地阻止對上覆的多個層的蝕刻。
在鋁氮化物層119的沉積期間，將半導體裝置100的溫度控制在合適的範圍之內，例如在約300℃和380℃之間。理解的是，半導體裝置100的溫度影響沉積 速率。如果溫度太低(例如低於約300℃)，由於形成鋁氮化物層119所需的時間太長，沉積速率可能太低，對於半導體製造來說在經濟上不可行。如果溫度太高(例如，高於約380℃)，所得到的鋁氮化物層119是晶態的(例如，多晶態的)，這可能導致增加從導線112至上覆的多個層的銅擴散。因此，在一些實施方式中，在鋁氮化物層119的沉積期間，將半導體裝置100的溫度選擇為在約300℃和約380℃之間的範圍內，以避免上述問題。
所沉積的鋁氮化物層119可能(或可能不)包括一些晶態結構，例如多晶態結構，其中包括晶粒(grains)。一些晶粒可能相互連接，而一些其他的晶粒可能埋在非晶態結構內。在導線112內的銅可沿著晶粒邊界向上擴散至隨後形成的上覆的多個層。因此，為了減少銅的向上擴散，在鋁氮化物層119的沉積之後，執行處理製程(也稱為非晶化製程(amorphization process))，以將在鋁氮化物層119中的多晶態結構(如果有的話)轉化為非晶態結構，使得整個鋁氮化物層119是非晶態的。由於非晶態的鋁氮化物層119不具有晶粒邊界，因此具有更好的防止銅擴散穿越的能力。
根據本揭示內容的一些實施方式，使用包含NH3、N2、或其組合的製程氣體來執行所沉積的鋁氮化物層119的處理製程(例如，電漿製程)。也可添加其他的氣體，例如氬。在處理製程中，轟擊鋁氮化物層119。轟擊破壞了晶態結構。此外，在製程氣體(例如NH3)存在氫和氮原子 的情況下，可將氫和氮添加到鋁氮化物層119中。據此，由於處理製程的結果，鋁氮化物層119可包含摻雜在其中的氫。根據一些實施方式，在非晶化製程之後，鋁氮化物層119具有在約1原子%和約3原子%之間的範圍內的氫原子百分比。
此處理製程還具有改變鋁相對於氮原子比例(以下稱為Al：N原子比例)的效果，這也影響所得的鋁氮化物層119是具有晶態結構還是非晶態結構。例如，未處理的晶態的鋁氮化物層可具有接近1：1的Al：N原子比例。經由非晶化製程，氮原子的添加改變了這個比例。例如，在氮用於轟擊的情況下，氮原子與鋁原子鍵合，使得一個鋁原子可以與一個以上的氮原子交聯(這可以進一步與氫原子鍵合)。因此，更容易形成非晶態結構。此外，由於一個鋁原子鍵合到多於一個的氮原子，即使後續的製程中的溫度高到足以重新結晶，也防止了鋁氮化物層119的再結晶。此外，由於添加的氮原子可進一步與氫原子鍵合，所以氫也經由處理製程添加到鋁氮化物層119中。
根據本揭示內容的一些實施方式，在處理製程中，NH3氣體(當使用時)具有在約50sccm至約500sccm之間的範圍內的流速。N2氣體(當使用時)具有在約1,000sccm和約3,000sccm之間的範圍內的流速。在處理製程中，半導體裝置100的溫度可在約340℃至約400℃之間的範圍內。
根據一些實施方式，處理製程是電漿處理或包含電 漿處理，電漿處理可以是直接的電漿製程，其中電漿在處理半導體裝置100的相同的製程腔室中產生。執行電漿處理製程使用使用高頻射頻(HFRF)功率(例如，具有約13.56MHz的頻率)以及低頻射頻(LFRF)功率(例如，具有約350KHz的頻率)二者。高頻射頻功率用於電離(ionization)和產生電漿，並且低頻射頻功率用於轟擊鋁氮化物層119以達到非晶化目的。根據本揭示內容的一些實施方式，高頻射頻功率在約400瓦和約800瓦之間的範圍內。
將低頻射頻功率選擇為在合適的範圍內。如果低頻射頻功率太低(例如，低於約90瓦)，氮離子可能無法有效地摻雜到鋁氮化物層119內。如果低頻射頻功率太高(例如，高於約135瓦)，可能會對在鋁氮化物層119下方的層/結構產生嚴重的電漿誘導損傷。根據本揭示內容的一些實施方式，將低頻射頻功率選擇為在約90瓦和約135瓦之間的範圍內，以避開上述的問題。
在一些實施方式中，在處理製程之後，鋁氮化物層119具有在約55原子%和約63原子%之間的範圍內的鋁原子百分比，在約37原子%和約43原子%之間的範圍內的氮化物原子百分比，在約0.5原子%和約2原子%之間的範圍內的碳原子百分比。在一些實施方式中，當鋁氮化物層119的不同的材料(例如，鋁、氮化物、碳)的原子百分比在上述範圍內時，鋁氮化物層119的物理性質可以滿足蝕刻停止層堆疊118的蝕刻選擇性能力，其中蝕刻停止 層堆疊118的蝕刻選擇性能力意味著在隨後形成溝槽開口131T和通孔開口131V的蝕刻製程期間(例如，參見第5圖)，在蝕刻停止層堆疊118內，蝕刻製程可以沿著所期望的蝕刻方向保持各向異性。
仍然參看第3圖，在蝕刻停止層119上形成蝕刻停止層121。在一示例實施方式中，蝕刻停止層121由鋁氧化物(AlOx，x是氧相對於鋁的原子比例)所形成。蝕刻停止層121也可由相對於在下方的蝕刻停止層119和上覆的蝕刻停止層123具有高蝕刻選擇性的其他材料所形成。用於蝕刻停止層121的形成方法包括原子層沉積、化學氣相沉積、電漿促進化學氣相沉積、或類似者。根據本揭示內容的一些實施方式，形成蝕刻停止層121使用多種前驅物其包含含金屬的前驅物(例如三甲基鋁(TMA))、以及含氧的前驅物(例如H2O、O3、或類似者)。蝕刻停止層121的厚度可在約10埃和約50埃之間的範圍內。在一些實施方式中，鋁氮化物層119和蝕刻停止層121的厚度由例如蝕刻停止層堆疊118的蝕刻選擇性能力和/或所形成的裝置的可靠性窗口來決定。
在一些實施方式中，在形成之後，蝕刻停止層121具有在約40原子%至約45原子%之間的範圍內的鋁原子百分比、在約55原子%和約60原子%之間的範圍內的氧原子百分比、以及在約0.5原子%和約1原子%之間的範圍內的碳原子百分比。在一些實施方式中，當蝕刻停止層121的不同的材料(例如，鋁、氧、碳)的原子百分比在上 述範圍內時，蝕刻停止層121的物理性質可以滿足蝕刻停止層堆疊118的蝕刻選擇性能力。
在一些實施方式中，蝕刻停止層121提高了蝕刻停止層堆疊118的蝕刻選擇性，並有助於進一步降低在介於多個導線112之間的漏電流。此外，形成鋁氮化物層119和蝕刻停止層121的製程可增強介於金屬帽層116和導電性材料115(例如，銅)之間的附著，從而減少或避免銅金屬擴散所引起的問題，例如在銅金屬線上所形成的銅坑或銅金屬線開口。
接下來，在蝕刻停止層121上形成蝕刻停止層123。在一示例實施方式中，蝕刻停止層123由氧摻雜的(矽)碳化物(ODC)形成，其也被稱為矽氧碳化物(SiOC)。蝕刻停止層123也可由另一種材料形成，例如氮摻雜的矽碳化物(NDC)、SiC、或類似者。用於蝕刻停止層123的沉積方法可以是化學氣相沉積、或另一種合適的方法，例如原子層沉積、電漿促進化學氣相沉積、高密度電漿化學氣相沉積(HDPCVD)、或類似者。蝕刻停止層123的厚度可在約20埃和約100埃之間的範圍內。
在一些實施方式中，用於形成蝕刻停止層123的前驅物取決於蝕刻停止層123的所期望的組成分，並且可包括矽(Si)、碳(C)、氫(H)、氮(H)、氧(O)、硼(B)、和/或類似者。根據一些實施方式，前驅物包括選自1-甲基矽烷(Si(CH)H3，也稱為1MS)、2-甲基矽烷(Si(CH)2H2，也稱為2MS)、3-甲基矽烷(Si(CH)3H， 也稱為3MS)、4-甲基矽烷(Si(CH)4，也稱為4MS)、或其組合的氣體。可使用惰性氣體例如He、N2、Ar、Xe、或類似者，用作環境氣體。如果要形成氧摻雜的碳化物(ODC)，也可加入二氧化碳(CO2)，以提供氧。如果要形成氮摻雜的矽碳化物(NDC)，可加入NH3，以提供氮。此外，前驅物可包括含硼的氣體，例如B2H6、BH3、或其組合，以在所得的蝕刻停止層123內提供硼。
除了以上所討論的前驅物之外，可添加一或多種碳源氣體，以增加所得的蝕刻停止層123中的碳含量。碳源氣體可以是富碳源，這意味著碳源氣體中碳的原子百分比是高的，例如大於約10原子%、或大於約20原子%、或30原子%。在一示例實施方式中，碳源氣體是選自C2H4、C2H6、及其組合的含碳氫的氣體。經由以碳源氣體所提供的額外的碳，增加了所得蝕刻停止層123中的碳百分比，並且改善了蝕刻停止層123的性質。根據一些實施方式，碳源氣體的流速與所有的1Ms/2Ms/3Ms/4Ms氣體的流速之比率為大於約2至4。
根據一些實施方式，執行蝕刻停止層123的形成在使用例如電漿促進化學氣相沉積的腔室中，其中半導體裝置100的溫度可在約300℃和約500℃之間，並且腔室壓力可在約2托(torr)和約10托之間。用於形成蝕刻停止層123的功率源可包括高頻射頻功率和低頻射頻功率。在蝕刻停止層123的形成中，高頻射頻功率源可提供約100瓦和約1,000瓦之間的功率，而低頻射頻功率源可提 供低於約135瓦的功率，並且可以低至零瓦(意味著不提供低頻功率)。可同時地提供高頻射頻功率和低頻射頻功率。
在一些實施方式中，在形成後，蝕刻停止層123具有在約40原子%和約50原子%之間的範圍內的氧原子百分比，在約36原子%和約40原子%之間的範圍內的矽原子百分比，以及在約15原子%和約20原子%之間的範圍內的碳原子百分比。在一些實施方式中，當蝕刻停止層123的不同的材料(例如，氧、矽、碳)的原子百分比在上述範圍內時，蝕刻停止層123的物理性質可以滿足蝕刻停止層堆疊118的蝕刻選擇性能力。
接下來，在蝕刻停止層123上方形成蝕刻停止層125。在一示例實施方式中，蝕刻停止層125由與蝕刻停止層121相同的材料所形成，例如鋁氧化物。蝕刻停止層125的形成方法、尺寸(例如厚度)、和材料組成分(例如各種元素的原子百分比)可與蝕刻停止層121的那些形成方法、尺寸、和材料組成相同或相似，因此不重複描述。在一示例實施方式中，蝕刻停止層119由鋁氮化物形成，蝕刻停止層121由鋁氧化物形成，蝕刻停止層123由氧摻雜的碳化物形成，蝕刻停止層125由鋁氧化物形成。
蝕刻停止層121、123、和125的各者可具有多晶態結構或非晶態結構，這可以經由調節沉積溫度來實現。由於銅原子的擴散被在下方的蝕刻停止層119所阻擋，因此無論蝕刻停止層121、123、和125是多晶態還是非晶 態，都不會影響銅原子的向上擴散。
在第3圖的實施例中，蝕刻停止層堆疊118包括四個蝕刻停止層(119、121、123、和125)。根據本揭示內容的替代的多個實施方式，蝕刻停止層堆疊118包括三個蝕刻停止層(參見第11圖和第12圖)，例如蝕刻停止層119、123、和125。下文參照第11圖和第12圖討論替代的多個實施方式的細節。
接下來，參看第4圖，在蝕刻停止層堆疊118上方形成金屬間介電質層127。形成金屬間介電質層127可經由與金屬間介電質層111相同或相似的形成製程，使用與金屬間介電質層111相同或相似的材料，因此不再重複細節。
接下來，在金屬間介電質層127上方形成遮罩層129。在隨後的製程中，將圖案轉移到遮罩層129上，使用例如光微影和蝕刻技術。然後，可使用遮罩層129，作為圖案化的遮罩，用於蝕刻在下方的金屬間介電質層127。遮罩層129可使用例如矽氮化物、鈦氮化物、鈦氧化物、或其組合的遮罩材料所形成，使用例如化學氣相沉積、物理氣相沉積、原子層沉積、類似者、或其組合的製程。
接下來，在第5圖中，將遮罩層129圖案化，並且將遮罩層129的圖案轉移到金屬間介電質層127，例如經由一或多個蝕刻製程以形成多個開口131。在第5圖的實施例中，多個開口131的各者包括通孔開口131V和覆蓋通孔開口131V的溝槽開口131T。在一實施方式中， 為了形成多個通孔開口131V和多個溝槽開口131T，使用圖案化的遮罩層129作為蝕刻遮罩，執行第一蝕刻製程(例如，各向異性蝕刻製程)，以經由從金屬間介電質層127的上表面蝕刻到金屬間介電質層127中來形成多個溝槽開口131T。一旦多個開口131的深度達到多個溝槽開口131T的目標深度，就停止第一蝕刻製程。接下來，形成第二遮罩層(未繪示)，例如光阻層，以填充多個開口131，並且形成在遮罩層129的上表面上方。然後將第二遮罩層圖案化，其中第二遮罩層的多個圖案(多個開口)對應於多個通孔開口131V的多個位置。接下來，使用圖案化的第二遮罩層作為蝕刻遮罩，執行第二蝕刻製程(例如，各向異性蝕刻製程)，以形成多個通孔開口131V。注意，第二蝕刻製程可停止在蝕刻停止層125處(例如，當蝕刻停止層125被暴露時)。如下文詳細描述的內容，執行額外的蝕刻步驟，以延伸多個通孔開口131V穿過蝕刻停止層堆疊118並且暴露金屬帽層116。除了以上所描述的方法之外，用於形成多個通孔開口131V和多個溝槽開口131T的其他方法也是可能的，並且完全旨在被包括在本揭示內容的範圍之內。
根據本揭示內容的一些實施方式，執行金屬間介電質層127的蝕刻使用包含氟和碳的製程氣體，其中氟用於蝕刻，而碳用於產生電漿，此電漿可保護所得的通孔開口131V的側壁和溝槽開口131T的側壁。利用適當的氟和碳比例，多個通孔開口131V和多個溝槽開口131T可具 有所期望的輪廓(例如，側壁輪廓)。例如，蝕刻的製程氣體包括含氟和碳的氣體，例如C4F8和/或CF4，以及載體氣體，例如N2。
在所繪示的實施方式中，金屬間介電質層127的蝕刻停止在蝕刻停止層125處。接下來，將蝕刻停止層125(例如AlOx)蝕刻，例如經由乾式蝕刻製程，隨後是濕式蝕刻製程。在一些實施方式中，執行乾式蝕刻製程，使用蝕刻氣體，例如BCl3和Cl2的混合物。執行濕式蝕刻可使用例如磷酸。接下來，將蝕刻停止層123(例如，氧摻雜的碳化物)蝕刻，例如，使用包括含氟和碳的氣體(例如CF4)以及其他氣體(例如氬)。接下來，將蝕刻停止層121(例如AlOX)蝕刻。在所繪示的實施方式中，蝕刻停止層121和蝕刻停止層125由相同的材料(例如AlOx)所形成，因此，可再次執行用於蝕刻蝕刻停止層125的相同蝕刻製程來將蝕刻停止層121蝕刻。接下來，蝕刻穿透蝕刻停止層119(例如，AlN)，例如，使用BCl3、Cl2、和氬的混合物。將蝕刻停止層119蝕刻也可經由使用例如磷酸的濕式蝕刻製程。在蝕刻停止層119的蝕刻之後，暴露了金屬帽層116。
非晶態蝕刻停止層119(例如，鋁氮化物)的形成具有改善金屬間介電質層127和蝕刻停止層堆疊118的前述蝕刻的優點。不具有晶粒和晶粒邊界的蝕刻停止層119的非晶態結構可有效地阻擋在導線112內的銅原子向上擴散到蝕刻停止層堆疊118和金屬間介電質層127內。否則， 如果蝕刻停止層119具有多晶態結構，銅可能沿著晶粒邊界擴散到蝕刻停止層堆疊118和上覆的金屬間介電質層127內。擴散的銅可能降低蝕刻停止層119/121/123/125和金屬間介電質層127的蝕刻中的蝕刻速率。降低的蝕刻速率可能導致用於形成多個通孔開口131V的蝕刻在蝕刻停止層堆疊118內甚至在金屬間介電質層127內過早地停止，這種效應稱為蝕刻停止層堆疊118和金屬間介電質層127的蝕刻不足(under-etching)。由於蝕刻不足的結果，在通孔開口131V內隨後形成的通孔不能電性連接到導線112，從而導致電路故障。本文所揭示的非晶化製程確保蝕刻停止層119具有防止銅擴散的非晶態結構，並且因此避免了蝕刻不足的問題。結果，提高了裝置的可靠性和生產產率。
接下來，在第6圖中，在多個開口131內形成多個導電特徵132。在所繪示的實施例中，多個導電特徵132的各者包括通孔138和導線136。多個通孔138的各者將上覆的導線136電性耦合到在下方的導線112。
在一些實施方式中，為了形成導電特徵132，形成阻障層133(例如共形地)以襯在多個開口131的側壁和底部。阻障層133也可形成在遮罩層129的上表面上方(參見第5圖)。接下來，在阻障層133上方形成導電性材料135，以填充多個開口131。阻障層133和導電性材料135可分別地與阻障層113和導電性材料115相同或相似，並且可使用相同或相似的形成方法來形成，因此不再重複細 節。
在形成阻障層133和導電性材料135之後，執行平坦化製程(例如化學機械研磨)，以從金屬間介電質層127的上表面移除阻障層133和導電性材料135的多個凹陷部分。在所繪示的實施方式中，平坦化製程也移除遮罩層129。在平坦化製程之後，在通孔開口131V內的阻障層133和導電性材料135的多個剩餘部分形成多個通孔138，並且在溝槽開口131T內的阻障層133和導電性材料135的多個剩餘部分形成多個導線136。
接下來，在第7圖中，在多個導電特徵132的多個上表面上方形成(例如，選擇性地形成)金屬帽層146。接下來，在金屬間介電質層127的上表面上方形成介電帽層137，並且因此，在金屬帽層146和介電帽層137上形成蝕刻停止層堆疊148，蝕刻停止層堆疊148包括多個蝕刻停止層139、141、143、和145。金屬帽層146和介電帽層137可分別地由與金屬帽層116和介電帽層117相同或相似的材料所形成，並且可使用相同或相似的形成方法來形成，因此不再重複細節。此外，多個蝕刻停止層139、141、143和145可分別使用與蝕刻停止層119、121、123和125相同或相似的形成方法由相同或相似的材料來形成，因此不再重複細節。
可執行附加的製程，以完成半導體裝置100的製造。例如，附加的金屬間介電質層和附加的導電特徵(例如，通孔、導線)可形成在蝕刻停止層堆疊148上方，以形成 互連件結構，此互連件結構電性連接積體電路裝置103，以形成功能性電路。此外，凸塊下金屬化(under bump metallization,UBM)結構可形成在互連件結構上方，並且外部連接器(例如，銅柱和/或焊球)可形成在凸塊下金屬化結構結構上方，以提供到半導體裝置100的功能性電路的電性連接。這裡不討論細節。
第8圖至第10圖繪示根據另一個實施方式的在製造的不同階段時的半導體裝置100A的多個截面視圖。半導體裝置100A類似於半導體裝置100，但是形成介電帽層117經由不同的非晶化製程。具體而言，在第8圖中，執行離子佈植製程120，以將金屬間介電質層111的多個上部分(例如，遠離基板101的多個部分)轉換為介電帽層117。
根據本揭示內容的一些實施方式，執行離子佈植製程，使用含氮的製程氣體，例如NH3或N2O。在一些實施方式中，將製程氣體點燃成為電漿，並且將製程氣體的離子(例如，氮的離子)佈植到金屬間介電質層111的多個上部分內，以將金屬間介電質層111的多個上部分轉換成含氮的介電帽層117。在一些實施方式中，介電帽層117是含氮化物的介電質材料，例如SiNx、SiONx、或SiCNx，其中x可以是1或2。介電帽層117的厚度可在約5埃和約50埃之間，或者在約10埃和約50埃之間。介電帽層117的密度可在約1.5g/cm3和約3.2g/cm3之間。介電帽層117可具有在約2原子%和約10原子%之間的範 圍內的氮原子百分比。
在第8圖的實施例中，介電帽層117的下表面117L比導線112的導電性材料115的上表面115U更靠近基板101。介電帽層117的上表面117U與導電性材料115的上表面115U齊平。金屬間介電質層111的上表面111U後退低於導電性材料115的上表面115U。
接下來，在第9圖中，在金屬帽層116和介電帽層117上方形成蝕刻停止層堆疊118，蝕刻停止層堆疊118包括多個蝕刻停止層119、121、123、和125。蝕刻停止層堆疊118的形成與在第2圖中的蝕刻停止層堆疊118的形成相同或相似，因此不再重複細節。注意，蝕刻停止層119的上表面可以是平坦的，如由在第9圖中的實線119U所繪示；或者在金屬帽層116上方的蝕刻停止層119的上表面可以是不平坦的(例如，彎曲的)，由於例如介於金屬帽層116的上表面和介電帽層117的上表面之間的垂直偏移。例如，在金屬帽層116上方(正上方)的蝕刻停止層119的上表面的多個部分可以是彎曲的，如由虛線119U’所繪示。在隨後的圖式中，將蝕刻停止層119的上表面繪示為平坦的表面，應當理解，蝕刻停止層119的上表面的至少多個部分可以是非平坦的(例如，彎曲的)。
接下來，執行與以上在第4圖至第7圖中所討論的相同或相似的多個製程步驟，以形成在第10圖中的半導體裝置100A。為了簡化起見，不再重複細節。
第11圖繪示根據一些實施方式的半導體裝置 100B的截面視圖。半導體裝置100B類似於第7圖的半導體裝置100，但是在第11圖中的蝕刻停止層堆疊118和148包含三個蝕刻停止層，而不是如在第7圖中的四個蝕刻停止層。具體而言，蝕刻停止層堆疊118包括蝕刻停止層119(例如，AlN)、蝕刻停止層123(例如，氧摻雜的碳化物)、以及蝕刻停止層125(例如，AlOx)。類似地，蝕刻停止層堆疊148包括蝕刻停止層139(例如，AlN)、蝕刻停止層143(例如，氧摻雜的碳化物)、以及蝕刻停止層145(例如，AlOx)。
第12圖繪示根據另一個實施方式的半導體裝置100C的截面視圖。半導體裝置100C類似於第10圖的半導體裝置100A，但是在第12圖中的蝕刻停止層堆疊118和148包含三個蝕刻停止層，而不是如在第10圖中的四個蝕刻停止層。具體而言，蝕刻停止層堆疊118包括蝕刻停止層119(例如，AlN)、蝕刻停止層123(例如，氧摻雜的碳化物)、以及蝕刻停止層125(例如，AlOx)。類似地，蝕刻停止層堆疊148包括蝕刻停止層139(例如，AlN)、蝕刻停止層143(例如，氧摻雜的碳化物)、以及蝕刻停止層145(例如，AlOx)。形成第12圖的介電帽層117和137經由離子實施。
第13圖繪示根據又另一個實施方式的半導體裝置100D的截面視圖。半導體裝置100D類似於第7圖的半導體裝置100，但是將多個通孔138中的至少一者(例如，左側的通孔138)形成為與在下方的導線112未對準(例如， 由於在製造製程中的遮罩對準不準確)，使得通孔138的底表面的一部分延伸超過導線112的側向範圍(例如，超過側壁)，並且接觸(例如，物理性接觸)介電帽層117。在一些實施方式中，由於介電帽層117所提供的電性絕緣，減少或防止介於未對準的通孔138和導線112之間的漏電流。
本揭示內容的多個實施方式實現了一些有利的特徵。例如，介電帽層117減少了介於相鄰的多個導線112之間的漏電流路徑，因此改善了裝置性能並且降低了功耗。此外，也改善了此裝置的時依性介電質崩潰(TDDB)性能。這個蝕刻停止層堆疊(例如，118、148)的膜方案提供了進一步的優點。例如，經由形成非晶態蝕刻停止層119，在蝕刻停止層119內不存在使銅原子遷移通過的晶粒邊界，因此，阻擋了銅原子擴散到上覆的蝕刻停止層和介電層(例如，127)內。因為銅原子可能導致介電層和蝕刻停止層的蝕刻不足，因此銅擴散的阻擋消除了蝕刻不足，並且因此改善了裝置可靠性和製造產率。
第14圖繪示了根據一些實施方式的製造半導體結構的方法1000的流程圖。應當理解，在第14圖中所示的實施方式方法僅僅是許多可能的實施方式方法中的一實施例。本領域一般技術人員會體認到許多變化、替代、和修改。例如，可添加、移除、替換、重排、或重複在第14圖中所繪示的各個步驟。
參照第14圖，在框1010處，在基板上方所設置 的第一介電層內形成第一導電特徵。在框1020處，在遠離基板的第一導電特徵的上表面上方形成金屬帽層。在框1030處，在第一介電層的上表面上方和側向地相鄰於金屬帽層選擇性地形成介電帽層，其中金屬帽層被介電帽層暴露。在框1040處，在金屬帽層和介電帽層上方形成蝕刻停止層堆疊，其中蝕刻停止層堆疊包含複數個蝕刻停止層。
根據本揭示內容的實施方式，形成半導體裝置的方法包括：在基板上方所設置的第一介電層內形成第一導電特徵；在遠離基板的第一導電特徵的上表面上方形成金屬帽層；在第一介電層的上表面上方並且側向地相鄰於金屬帽層選擇性地形成介電帽層，其中金屬帽層被介電帽層暴露；以及在金屬帽層和介電帽層上方形成蝕刻停止層堆疊，其中蝕刻停止層堆疊包含複數個蝕刻停止層。在一實施方式中，此方法還包括：在蝕刻停止層堆疊上方形成第二介電層；以及在第二介電層內形成第二導電特徵；其中第二導電特徵延伸穿過蝕刻停止層堆疊並且電性耦合到金屬帽層。在一實施方式中，形成金屬帽層包含在第一導電特徵的上表面上方選擇性地形成導電性材料。在一實施方式中，介電帽層由含氮化物的介電質材料所形成。在一實施方式中，含氮化物的介電質材料是矽氮化物、矽氧氮化物、或矽碳氮化物。在一實施方式中，介電帽層的厚度介於約10埃和約50埃之間。在一實施方式中，選擇性地形成介電帽層包含在第一介電層的上表面上方選擇性地沉積含氮化物 的介電質材料，使用電漿促進化學氣相沉積(PECVD)製程。在一實施方式中，執行電漿促進化學氣相沉積製程，使用包含N2、NH3、NO、或N2O的前驅物。在一實施方式中，選擇性地形成介電帽層包含經由執行離子佈植製程將第一介電層的上層轉換為介電帽層。在一實施方式中，執行離子佈植製程，使用包含NH3或N2O的氣體源。在一實施方式中，形成蝕刻停止層堆疊包含：在金屬帽層和介電帽層上方形成鋁氮化物的層；在鋁氮化物的層上方形成氧摻雜的矽碳化物的層；以及在氧摻雜的矽碳化物的層上方形成鋁氧化物的層。在一實施方式中，形成蝕刻停止層堆疊還包含在介於鋁氮化物的層和氧摻雜的矽碳化物的層之間形成鋁氧化物的另一層。
根據本揭示內容的實施方式，一種形成半導體裝置的方法包括：在基板上方所設置的第一介電層內形成第一導電特徵，其中遠離基板的第一導電特徵的第一表面與第一介電層的第一表面齊平；在第一導電特徵的第一表面上選擇性地形成金屬帽層；在第一介電層的第一表面上選擇性地形成介電帽層，其中介電帽層側向地相鄰於金屬帽層，其中介電帽層由含氮化物的介電質材料形成；在金屬帽層和介電帽層上方依序地形成複數個蝕刻停止層；在複數個蝕刻停止層上形成第二介電層；以及在第二介電層內形成第二導電特徵，其中第二導電特徵延伸穿過複數個蝕刻停止層並且電性耦合到多個第一導電特徵中的相應的第一導電特徵。在一實施方式中，選擇性地形成介電帽層包含在 第一介電層的第一表面上方沉積含氮化物的介電質材料，同時保持遠離基板的金屬帽層的上表面沒有含氮化物的介電質材料，其中含氮化物的介電質材料在多個第一導電特徵中的介於相鄰的第一導電特徵之間連續地延伸。在一實施方式中，選擇性地形成介電帽層包含經由離子佈植製程將靠近第一介電層的第一表面的第一介電層的多個上部分轉換為介電帽層。在一實施方式中，形成複數個蝕刻停止層包含：在金屬帽層和介電帽層上方形成包含鋁氮化物的第一蝕刻停止層；在第一蝕刻停止層上方形成包含氧摻雜的矽碳化物的第二蝕刻停止層；以及在第二蝕刻停止層上方形成包含鋁氧化物的第三蝕刻停止層。在一實施方式中，形成第二導電特徵包含：在第二介電層內形成多個導線；以及在多個導線下方形成多個通孔；其中多個通孔的多個上部分在第二介電層內；並且多個通孔的多個下部分延伸穿過複數個蝕刻停止層並且電性耦合到多個第一導電特徵。
根據本揭示內容的一實施方式，半導體裝置包括：基板；在基板上方的第一介電層；在第一介電層內的第一導電特徵；在第一導電特徵上的金屬帽層；在遠離基板的第一介電層的上表面上方的介電帽層，其中介電帽層側向地相鄰於金屬帽層，其中介電帽層包括含氮化物的介電質材料，其中遠離基板的金屬帽層的上表面沒有介電帽層；在金屬帽層和介電帽層上的蝕刻停止層堆疊，其中蝕刻停止層堆疊包含複數個蝕刻停止層；在蝕刻停止層堆疊上的 第二介電層；以及在第二介電層內的第二導電特徵，其中第二導電特徵延伸穿過蝕刻停止層堆疊並電性耦合到第一導電特徵。在一實施方式中，蝕刻停止層堆疊包含：在金屬帽層和介電帽層上方的包含鋁氮化物的第一蝕刻停止層；在第一蝕刻停止層上方的包含氧摻雜的矽碳化物第二蝕刻停止層；以及在第二蝕刻停止層上方的包含鋁氧化物的第三蝕刻停止層。在一實施方式中，第二導電特徵包含：在第二介電層內的金屬線，其中面向基板的金屬線的下表面與蝕刻停止層堆疊分隔；以及在金屬線下方並且連接到金屬線的通孔，其中通孔延伸穿蝕刻停止層堆疊並接觸金屬帽層。
上概述了數個實施方式的多個特徵，以便本領域技術人員可較佳地理解本揭示內容的多個態樣。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計和修改的基礎，以實現與在此介紹的實施方式的相同的目的，或是達到相同的優點。本領域技術人員亦應理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可進行各種改變、替換、和變更，而不脫離本揭示內容的精神和範圍。
100:半導體裝置
101:基板
103:積體電路裝置
105:接觸插塞
107:層間介電質層
109:金屬間介電質層
111:金屬間介電質層
112:導線(導電特徵、金屬線)
113:阻障層
115:導電性材料
116:金屬帽層(金屬帽)
117:介電帽層
118:蝕刻停止層堆疊
119:蝕刻停止層(鋁氮化物層)
121:蝕刻停止層
123:蝕刻停止層
125:蝕刻停止層
127:金屬間介電質層(介電層)
132:導電特徵
133:阻障層
135:導電性材料
136:導線
137:介電帽層
138:通孔
139:蝕刻停止層
141:蝕刻停止層
143:蝕刻停止層
145:蝕刻停止層
146:蝕刻停止層
148:蝕刻停止層堆疊

Claims (10)

  1. 一種形成半導體裝置的方法，該方法包含：在一基板上方所設置的一第一介電層內形成一第一導電特徵；在遠離該基板的該第一導電特徵的一上表面上方形成一金屬帽層；在該第一介電層的一上表面上方和側向地相鄰於該金屬帽層選擇性地形成一介電帽層，其中該金屬帽層被該介電帽層暴露；以及在該金屬帽層和該介電帽層上方形成一蝕刻停止層堆疊，其中該蝕刻停止層堆疊包含複數個蝕刻停止層，所述複數個蝕刻停止層包含一第一蝕刻停止層，該第一蝕刻停止層不具有晶粒和晶粒邊界。
  2. 如請求項1所述之形成半導體裝置的方法，還包含：在該蝕刻停止層堆疊上方形成一第二介電層；以及在該第二介電層內形成一第二導電特徵，其中該第二導電特徵延伸穿過該蝕刻停止層堆疊並且電性耦合到該金屬帽層。
  3. 如請求項1所述之形成半導體裝置的方法，其中形成該金屬帽層包含在該第一導電特徵的該上表面上方選擇性地形成一導電性材料。
  4. 如請求項1所述之形成半導體裝置的方法，其中該介電帽層由含氮化物的介電質材料所形成。
  5. 如請求項4所述之形成半導體裝置的方法，其中選擇性地形成該介電帽層包含經由執行一離子佈植製程，將該第一介電層的一上層轉換成該介電帽層。
  6. 一種形成半導體裝置的方法，該方法包含：在一基板上方所設置的一第一介電層內形成多個第一導電特徵，其中該些第一導電特徵的多個第一表面與該第一介電層的一第一表面齊平；在該些第一導電特徵的該些第一表面上選擇性地形成一金屬帽層；在該第一介電層的該第一表面上選擇性地形成一介電帽層，其中該介電帽層側向地相鄰於該金屬帽層，其中該介電帽層由一含氮化物的介電質材料所形成；在該金屬帽層和該介電帽層上方依序地形成複數個蝕刻停止層，所述複數個蝕刻停止層包含一第一蝕刻停止層，該第一蝕刻停止層不具有晶粒和晶粒邊界；在所述複數個蝕刻停止層上形成一第二介電層；以及在該第二介電層內形成多個第二導電特徵，其中該些第二導電特徵延伸穿過所述複數個蝕刻停止層並且電性耦合到該些第一導電特徵中的相應的第一導電特徵。
  7. 如請求項6所述之形成半導體裝置的方法，其中選擇性地形成該介電帽層包含在該第一介電層的該第一表面上沉積該含氮化物的介電質材料，同時保持遠離該基板的該金屬帽層的一上表面沒有該含氮化物的介電質材料，其中該含氮化物的介電質材料在該些第一導電特徵的介於相鄰的第一導電特徵之間連續地延伸。
  8. 如請求項6所述之形成半導體裝置的方法，其中選擇性地形成該介電帽層包含經由一離子佈植製程將靠近該第一介電層的該第一表面的該第一介電層的一上部分轉換為該介電帽層。
  9. 一種半導體裝置，包含：一基板；一第一介電層，在該基板上方；一第一導電特徵，在該第一介電層內；一金屬帽層，在該第一導電特徵上；一介電帽層，在遠離該基板的該第一介電層的一上表面上，其中該介電帽層側向地相鄰於該金屬帽層，其中該介電帽層包含一含氮化物的介電質材料，其中遠離該基板的該金屬帽層的一上表面沒有該介電帽層；一蝕刻停止層堆疊，在該金屬帽層和該介電帽層上，其中該蝕刻停止層堆疊包含複數個蝕刻停止層，所述複數 個蝕刻停止層包含一第一蝕刻停止層，該第一蝕刻停止層不具有晶粒和晶粒邊界；一第二介電層，在該蝕刻停止層堆疊上；以及一第二導電特徵，在該第二介電層內，其中該第二導電特徵延伸穿過該蝕刻停止層堆疊並且電性耦合到該第一導電特徵。
  10. 如請求項9所述之半導體裝置，其中該蝕刻停止層堆疊包含：一第一蝕刻停止層其包含在該金屬帽層和該介電帽層上方的鋁氮化物；一第二蝕刻停止層其包含在該第一蝕刻停止層上方的氧摻雜的矽碳化物；以及一第三蝕刻停止層其包含在該第二蝕刻停止層上方的鋁氧化物。
TW110122788A 2020-09-29 2021-06-22 形成半導體裝置的方法和半導體裝置 TWI787876B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063084812P 2020-09-29 2020-09-29
US63/084,812 2020-09-29
US17/210,015 US11658064B2 (en) 2020-09-29 2021-03-23 Interconnect structure with dielectric cap layer and etch stop layer stack
US17/210,015 2021-03-23

Publications (2)

Publication Number Publication Date
TW202213465A TW202213465A (zh) 2022-04-01
TWI787876B true TWI787876B (zh) 2022-12-21

Family

ID=79460139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122788A TWI787876B (zh) 2020-09-29 2021-06-22 形成半導體裝置的方法和半導體裝置

Country Status (5)

Country Link
US (2) US11658064B2 (zh)
KR (1) KR20220043836A (zh)
CN (1) CN113964083A (zh)
DE (1) DE102021108491A1 (zh)
TW (1) TWI787876B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230343642A1 (en) * 2022-04-20 2023-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Film scheme to reduce plasma-induced damage
US20240047354A1 (en) * 2022-08-03 2024-02-08 Nanya Technology Corporation Wiring structure with conductive features having different critical dimensions, and method of manufacturing the same
CN117613002B (zh) * 2024-01-22 2024-04-05 粤芯半导体技术股份有限公司 一种半导体器件的互连层的制作方法及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200636802A (en) * 2005-04-12 2006-10-16 Taiwan Semiconductor Mfg Co Ltd Semiconductor device and fabrication method thereof
TW201123346A (en) * 2009-12-24 2011-07-01 Taiwan Memory Company Interconnect structure having air gap and manufacturing method thereof
US20160093668A1 (en) * 2014-09-25 2016-03-31 Qualcomm Incorporated Mram integration with low-k inter-metal dielectric for reduced parasitic capacitance
TW201616608A (zh) * 2014-10-24 2016-05-01 台灣積體電路製造股份有限公司 積體電路結構與其形成方法
US20160268194A1 (en) * 2012-07-20 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Interconnect Scheme and Methods for Forming the Same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004867B4 (de) * 2007-01-31 2009-07-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
US7830010B2 (en) * 2008-04-03 2010-11-09 International Business Machines Corporation Surface treatment for selective metal cap applications
US7871929B2 (en) * 2008-07-30 2011-01-18 Tel Epion Inc. Method of forming semiconductor devices containing metal cap layers
US7776743B2 (en) * 2008-07-30 2010-08-17 Tel Epion Inc. Method of forming semiconductor devices containing metal cap layers
US9349689B2 (en) 2012-04-20 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices including conductive features with capping layers and methods of forming the same
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US10854505B2 (en) 2016-03-24 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment
US10685873B2 (en) 2016-06-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Etch stop layer for semiconductor devices
US10790142B2 (en) 2017-11-28 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Selective capping processes and structures formed thereby
US11145751B2 (en) 2018-03-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with doped contact plug and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200636802A (en) * 2005-04-12 2006-10-16 Taiwan Semiconductor Mfg Co Ltd Semiconductor device and fabrication method thereof
TW201123346A (en) * 2009-12-24 2011-07-01 Taiwan Memory Company Interconnect structure having air gap and manufacturing method thereof
US20160268194A1 (en) * 2012-07-20 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Interconnect Scheme and Methods for Forming the Same
US20160093668A1 (en) * 2014-09-25 2016-03-31 Qualcomm Incorporated Mram integration with low-k inter-metal dielectric for reduced parasitic capacitance
TW201616608A (zh) * 2014-10-24 2016-05-01 台灣積體電路製造股份有限公司 積體電路結構與其形成方法

Also Published As

Publication number Publication date
DE102021108491A1 (de) 2022-03-31
CN113964083A (zh) 2022-01-21
US20230253247A1 (en) 2023-08-10
TW202213465A (zh) 2022-04-01
US11658064B2 (en) 2023-05-23
US20220102203A1 (en) 2022-03-31
KR20220043836A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
TWI787876B (zh) 形成半導體裝置的方法和半導體裝置
KR101677345B1 (ko) 반도체 구조체 및 그 제조 방법
JP3660799B2 (ja) 半導体集積回路装置の製造方法
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
TWI546919B (zh) 半導體元件及其製造方法
US11961803B2 (en) Semiconductor structure having high breakdown voltage etch-stop layer
US20240194522A1 (en) Surface modification layer for conductive feature formation
US20240071815A1 (en) Method for forming interconnect structure
US9893144B1 (en) Methods for fabricating metal-insulator-metal capacitors
US7351653B2 (en) Method for damascene process
CN108573916B (zh) 集成电路器件
CN112435958B (zh) 集成电路结构及其形成方法
TWI813257B (zh) 半導體元件及其形成方法
US20230386907A1 (en) Dielectric silicon nitride barrier deposition process for improved metal leakage and adhesion
KR20090036848A (ko) 반도체 소자의 금속 배선 형성 방법
KR100632038B1 (ko) 다층 금속 배선의 제조 방법