TWI474400B - 疏水性二氧化矽層及有機薄膜電晶體的製造方法 - Google Patents

疏水性二氧化矽層及有機薄膜電晶體的製造方法 Download PDF

Info

Publication number
TWI474400B
TWI474400B TW99141265A TW99141265A TWI474400B TW I474400 B TWI474400 B TW I474400B TW 99141265 A TW99141265 A TW 99141265A TW 99141265 A TW99141265 A TW 99141265A TW I474400 B TWI474400 B TW I474400B
Authority
TW
Taiwan
Prior art keywords
vapor deposition
chemical vapor
substrate
layer
hydrophobic
Prior art date
Application number
TW99141265A
Other languages
English (en)
Other versions
TW201222667A (en
Inventor
Ching Lin Fan
Ping Cheng Chiu
Chang Chih Lin
Original Assignee
Univ Nat Taiwan Science Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan Science Tech filed Critical Univ Nat Taiwan Science Tech
Priority to TW99141265A priority Critical patent/TWI474400B/zh
Priority to US13/006,424 priority patent/US8178447B1/en
Publication of TW201222667A publication Critical patent/TW201222667A/zh
Application granted granted Critical
Publication of TWI474400B publication Critical patent/TWI474400B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

疏水性二氧化矽層及有機薄膜電晶體的製造方法
本發明是與一種絕緣層及元件的製造方法有關,且特別是與一種疏水性二氧化矽層及包括此疏水性二氧化矽層之有機薄膜電晶體(organic thin film transistor,OTFT)的製造方法有關。
近來,由於有機薄膜電晶體可被應用在無線射頻識別標籤、大面積感應器以及主動陣列平面顯示器之背板驅動電路等等裝置中,因而廣受業界的青睞。
在有機薄膜電晶體中,最廣泛使用之閘極絕緣層的材料之一為二氧化矽(silicon dioxide,SiO2 )。在有機薄膜電晶體被製作於可撓性基板上時,基於相容性的考量,必須降低二氧化矽之閘極絕緣層的製程溫度,否則會造成可撓性基板的損毀。然而,低溫製程所生成的二氧化矽之閘極絕緣層通常會包含大量的羥基(hydroxyl,-OH),而使得二氧化矽之閘極絕緣層的表面呈現極性及親水性。此種帶有羥基之二氧化矽表面(OH-terminated SiO2 surface)會造成有機半導體主動層(如五苯環素層)具有較差的晶格成長,因而影響有機薄膜電晶體的效能。
目前已知可使用疏水性自組裝單分子層(self-assembled monolayer,SAM),來對二氧化矽層的表面進行改質,以增進有機薄膜電晶體的效能。疏水性自組裝單分子層可以例如為六甲基二矽氮烷(Hexamethyl Disilazane,HMDS)或十八烷基三氯矽烷(Octadecyltrichlorosilane,OTS)。經改質之二氧化矽層的表面上會具有疏水性甲基自組裝單分子層(methyl SAM,CH3 -SAM),其因而將具有較低的表面能,進而改進有機半導體主動層(如五苯環素層)之晶格成長品質。然而,此種表面改質處理往往會使得製程更複雜、費時且成本增加。
有鑑於此,本發明提供一種可以直接製作疏水性二氧化矽層的方法,其不需要習知的表面改質處理,因而可以以簡化製程並降低成本。
本發明另外提供一種有機薄膜電晶體的製造方法,其係藉由簡單製程來製作疏水性二氧化矽之閘極絕緣層,進而增進元件的效能。
本發明提供一種疏水性二氧化矽層的製造方法。首先,提供基底。接著,使用電漿化學氣相沉積(plasma CVD)系統,於一反應溫度下通入四乙氧基矽烷(Tetraethyl orthosilicate,TEOS)與含氧氣體,以於基底上形成疏水性二氧化矽層,其中反應溫度係介於25℃至150℃之間。
在本發明之一實施例中,上述含氧氣體包括氧氣或臭氧。
在本發明之一實施例中,上述反應溫度係介於50℃至125℃之間。
之一實施例中,上述四乙氧基矽烷對含氧氣體的流量比係介於1:3至1:5之間。
在本發明之一實施例中,上述基底包括硬質基底或可撓性基底。
在本發明之一實施例中,上述電漿化學氣相沉積系統包括電漿輔助化學氣相沉積(plasma enhanced CVD,PE CVD)系統、高密度電漿化學氣相沈積(high density plasma CVD,HDP CVD)系統、中空陰極化學氣相沉積(hollow cathode CVD,HC CVD)系統、電子迴旋共振化學氣相沉積(electro cyclone resonance CVD,ECR CVD)系統或感應式耦合電漿化學氣相沉積(inductively coupled plasma CVD,ICP CVD)系統等等。
本發明又另外提供一種有機薄膜電晶體的製造方法。首先,提供基底。接著,於基底上形成閘極絕緣層,其中閘極絕緣層為使用電漿化學氣相沉積系統,而於一反應溫度下通入四乙氧基矽烷與含氧氣體,所形成的疏水性二氧化矽層,且反應溫度係介於25℃至150℃之間。然後,於基底兩側之閘極絕緣層上分別形成源極與汲極。之後,於閘極絕緣層上以及源極與汲極之間形成有機半導體主動層。
在本發明之一實施例中,上述四乙氧基矽烷對含氧氣體的流量比係介於1:3至1:5之間。
在本發明之一實施例中,於提供基底的步驟之後以及於基底上形成閘極絕緣層的步驟之前,上述方法更包括於基底及閘極絕緣層之間形成閘極。
在本發明之一實施例中,上述電漿化學氣相沉積系統包括電漿輔助化學氣相沉積系統、高密度電漿化學氣相沈積系統、中空陰極化學氣相沉積系統、電子迴旋共振化學氣相沉積系統或感應式耦合電漿化學氣相沉積系統等等。
基於上述,本發明可以在低溫下製作有機薄膜電晶體之二氧化矽之閘極絕緣層,且此二氧化矽之閘極絕緣層的表面係具有疏水特性,所以將有利於有機半導體主動層之結晶成長並形成較大之晶粒尺寸,進而大幅提升元件的效能。此外,本發明可以在低溫下直接製作疏水性二氧化矽層,而不需要習知的表面改質處理,以簡化製程並降低成本。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
第一實施例
圖1A至圖1C係為依照本發明之第一實施例所繪示之有機薄膜電晶體之製造方法的剖面示意圖。
請參照圖1A,其提供基底110。基底110可以例如是玻璃基底、石英基底、矽基底等之硬質基底,或是類似塑膠基底或金屬薄膜等之可撓性基底。
然後,於基底110上形成閘極120。閘極120的材質包括銀、金、銅、鋁或其合金。閘極120的形成方法可以例如是物理氣相沈積法(PVD)或熱蒸鍍法。
然後,請參照圖1B,於閘極120上形成閘極絕緣層130。形成閘極絕緣層130的方法可以例如是使用電漿化學氣相沉積(plasma CVD)系統,於低溫下通入四乙氧基矽烷(TEOS)與含氧氣體,以於閘極120上形成疏水性二氧化矽層。含氧氣體可以包括氧氣或臭氧。
反應溫度可以例如是介於約25℃(室溫)至約150℃之間。在一實施例中,反應溫度可以例如是介於約50℃至約125℃之間。在另一實施例中,反應溫度可以例如是介於約60℃至約100℃之間。在又一實施例中,反應溫度可以例如是介於約70℃至約90℃之間。
此外,四乙氧基矽烷對含氧氣體的流量比例可以例如是介於約1:3至約1:5之間。舉例來說,四乙氧基矽烷的流量可以為約50~80 sccm,且含氧氣體的流量可以為約150~400 sccm。此外,射頻功率可以為約300~500 W,壓力可以為約10~50 mtorr。
電漿化學氣相沉積系統可以包括有(但不限於)電漿輔助化學氣相沉積(PE CVD)系統、高密度電漿化學氣相沈積(HDP CVD)系統、中空陰極化學氣相沉積(HC CVD)系統、電子迴旋共振化學氣相沉積(ECR CVD)系統、感應式耦合電漿化學氣相沉積(ICP CVD)系統或類似系統。
之後,請參照圖1C,於閘極120兩側之閘極絕緣層130上分別形成源極140S與汲極140D。源極140S與汲極140D的材質可以包括有銀、金、銅、鋁、鉑、鉻或其等之合金。源極140S與汲極140D的形成方法,包括有以物理氣相沈積法或熱蒸鍍法先形成金屬層,然後以舉離法(lift-off)來圖案化金屬層而形成之。
接下來,在閘極絕緣層130上於源極140S與汲極140D之間,形成有機半導體主動層150。有機半導體主動層150的材質可以是有機小分子、有機高分子或是有機無機混合層,例如五苯環素(pentacene)。有機半導體主動層150的形成方法,可以包括有熱蒸鍍法、真空蒸鍍法、旋轉塗佈法(spin coating)或噴墨印製法(inkjet printing)。至此,則可大致完成有機薄膜電晶體的製作。
特別要說明的是,由於本發明所使用的製程反應溫度較低,因此四乙氧基矽烷在低溫製程環境下,會因解離不完全而有殘存的疏水性甲烷基(methyl,-CH3 )產生,並在二氧化矽層製作的過程中一同沉積,而導致所形成之二氧化矽層的表面呈現疏水特性。
此疏水性二氧化矽層(即閘極絕緣層130)將會有利於有機半導體主動層150之晶格成長。詳言之,由於有機半導體主動層的材料皆為疏水性,所以此有機半導體主動層必須成長在具有相同表面性質(疏水性)的基板上,以增強有機半導體主動層之結晶性,同時形成較大的晶粒尺寸(grain size),進而提升元件的效能。
第二實施例
圖2A至圖2B係為依照本發明之第二實施例所繪示的有機薄膜電晶體之製造方法的剖面示意圖。第二實施例係與第一實施例類似,以下僅就不同處加以說明,相同處則不再贅述。
請參照圖2A,其提供基底110。特別要注意的是,當基底110為重摻雜的矽基底時,基底110同時也具有閘極的功能,因此可以省略形成閘極120的步驟,而直接將閘極絕緣層130形成在基底110上。閘極絕緣層130為一疏水性氧化矽層,其形成方法已於第一實施例描述,於此不再贅述。
接著,請參照圖2B,於基底110兩側之閘極絕緣層130上分別形成源極140S與汲極140D。再於閘極絕緣層130上以及源極140S與汲極140D之間,形成有機半導體主動層150。源極140S、汲極140D與有機半導體主動層150的材質及形成方法,已於第一實施例描述,於此不再贅述。至此,有機薄膜電晶體的製作已大致完成。
在上述實施例中,僅是以疏水性二氧化矽層作為有機薄膜電晶體之閘極絕緣層為範例來加以說明,但其並非用於限定本發明。在本領域中具有通常知識者應了解,本發明之疏水性二氧化矽層可以應用在任何需要疏水性絕緣層的構件或元件上,例如用來作為保護層等。
以下,特舉多個實驗例與對照例來證實本發明的功效。由於熱氧化法所生成的二氧化矽之閘極絕緣層,可以具有絕佳的所欲特性,因此通常被視為最佳樣品(golden sample)。於此,將以熱氧化法所生成的二氧化矽層與本發明之低溫電漿CVD法所生成的疏水性二氧化矽層來進行比較。
實驗例1
首先,提供作為閘極之N型重摻雜的矽基底。接著,使用電漿化學氣相沉積系統,於80℃下通入四乙氧基矽烷(TEOS)與氧氣,以於矽基底上形成作為閘極絕緣層之疏水性二氧化矽層。四乙氧基矽烷的流量為65 sccm,且氧氣的流量為200 sccm。此外,射頻功率為300 W,壓力為50 mtorr。疏水性二氧化矽層的厚度為100 nm。
對照例1
首先,提供作為閘極之N型重摻雜的矽基底。接著,使用熱氧化法於980℃下於矽基底上,形成作為閘極絕緣層之二氧化矽層。二氧化矽層的厚度為100 nm。
實驗例2
首先,提供實驗例1之其上具有疏水性二氧化矽層之N型重摻雜的矽基底。然後,於疏水性二氧化矽層的表面上,形成50 nm之五苯環素層。
對照例2
首先,提供對照例1之其上具有親水性二氧化矽層之N型重摻雜的矽基底。然後,於親水性二氧化矽層的表面上,形成50 nm之五苯環素層。
圖3為實驗例1與對照例1之傅立葉轉換紅外線光譜(Fourier transform infrared spectroscopy,FTIR)的比較圖,其中(A)表示Si-O-Si搖擺(Si-O-Si rocking),(B)表示Si-O-Si彎曲(Si-O-Si bending),(C)表示Si-OH拉伸(Si-OH stretching),(D)表示Si-O-Si拉伸(Si-O-Si stretching),(E)表示Si-CH3 彎曲(Si-CH3 bending)。表1為實驗例1~2及對照例1~2的測試結果。
由圖3可知,相較於對照例1之二氧化矽層,實驗例1之二氧化矽層明顯存在(E)波峰。也就是說,實驗例1之二氧化矽層因具有Si-CH3 疏水基而呈現疏水性。此外,表1亦指出,實驗例1之二氧化矽層具有疏水特性,而對照例1之二氧化矽層則具有親水特性,因此實驗例1具有比對照例1更高的水滴接觸角度。
另外,也可藉由弗克氐方法(Girifalco-Good-Fowkes-Young(GGFY) model)而由水滴接觸角度估算出表面能。五苯環素層的表面能約介於38~48 mJ/m2 。表1顯示實驗例1之表面能(47.93 mJ/m2 )較對照例1之表面能(62.28 mJ/m2 ),更接近五苯環素層的表面能。已知表面能為影響五苯環素層之晶格成長的重要因素之一。由於本發明之二氧化矽層具有與五苯環素層相近的表面能,且其表面呈現疏水特性,所以其將可以大幅提升五苯環素層之晶格成長品質。如表1所顯示,實驗例2之五苯環素層將具有比對照例2之五苯環素層更大的晶粒尺寸。在有機薄膜電晶體之通道區中,較大的五苯環素晶粒將可以大幅減少晶界(grain boundary)的數目。已知晶界會具類似位能陷阱(potential trap sites)的作用,而阻礙載子的移動,因此晶界的數目越少,越可以提升元件的效能。
實驗例3
首先,提供實驗例1之其上具有疏水性二氧化矽層之N型重摻雜的矽基底。然後,藉由熱蒸鍍系統將作為源極與汲極的鉻/鉑合金,形成在疏水性二氧化矽層上。鉻/鉑合金的厚度可以分別為2 nm/70 nm。之後,使用舉離法(lift-off)來圖案化鉻/鉑合金,以於矽基底兩側之疏水性二氧化矽層上分別形成源極與汲極。接著,藉由熱蒸鍍系統在室溫(25℃)下於疏水性二氧化矽層上以及源極與汲極之間,形成作為有機半導體主動層之五苯環素層。五苯環素層的厚度(即通道厚度)係為50 nm。此外,有機薄膜電晶體的通道寬度及長度分別為500μm及10μm。
對照例3
首先,提供對照例1之其上具有親水性二氧化矽層之N型重摻雜的矽基底。然後,使用與實施例3相同的方法,來形成鉻/鉑合金的源極與汲極以及五苯環素層。
表2為實驗例3與對照例3的電性測試結果。於黑暗環境中使用HP 4145B半導體參數分析儀來進行測試,其中電性參數包括臨界電壓(threshold voltage,V TH )、場效應移動率(field effect mobility,μFE )、次臨界擺幅(sub-threshold swing,SS)、開關電流比(on/off current ratio,I ON /I OFF )等。
請參照表2,其中包含以本發明之疏水性二氧化矽層作為閘極絕緣層之有機薄膜電晶體(實驗例3),以及包含以高溫沉積之二氧化矽層作為閘極絕緣層之有機薄膜電晶體(對照例3),係具有相當的電性效果。詳而言之,實驗例3與對照例3之場效應移動率(μFE )及臨界電壓(V TH )差不多,但實驗例3具有比對照例3更低的次臨界擺幅(SS),其電性效果更佳。
特別要注意的是,本發明是在低溫環境下所製作出來的疏水性二氧化矽層,其不需高溫設備,也不需習知的表面改質處理步驟,在製程上非常具有競爭優勢。
综上所述,本發明使用電漿化學氣相沉積系統,可以於低溫下通入四乙氧基矽烷與含氧氣體,而製作出具有表面疏水性之二氧化矽層,並把此具有表面疏水性之二氧化矽層,應用在有機薄膜電晶體元件的閘極絕緣層上。
由於本發明之疏水性二氧化矽層與有機半導體主動層係具有相同表面性質(疏水性、表面能等),因此將有利於有機半導體主動層之結晶成長,而形成較大之晶粒尺寸,進而大幅提升元件的效能。此外,本發明可以在低溫下直接製作疏水性二氧化矽層,因而不需要習知的表面改質處理,進而簡化製程並降低成本。另外,由於本發明的疏水性二氧化矽層是在低溫下製作,因此製程溫度不會造成可撓性基板的損毀,將可大幅應用在可撓性產品上。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110...基底
120...閘極
130...閘極絕緣層
140S...源極
140D...汲極
150...有機半導體主動層
圖1A至圖1C為依照本發明之第一實施例所繪示之有機薄膜電晶體之製造方法的剖面示意圖。
圖2A至圖2B為依照本發明之第二實施例所繪示之有機薄膜電晶體之製造方法的剖面示意圖。
圖3為實驗例1與對照例1之傅立葉轉換紅外線光譜(FTIR)的比較圖。

Claims (10)

  1. 一種疏水性二氧化矽層的製造方法,包括:提供一基底;以及使用一電漿化學氣相沉積(plasma CVD)系統於一反應溫度下通入四乙氧基矽烷(TEOS)與一含氧氣體,以於該基底上形成一疏水性二氧化矽層,其中該反應溫度介於25℃至150℃之間,其中該電漿化學氣相沉積系統的射頻功率為300~500W,該疏水性二氧化矽層具有Si-CH3 疏水基。
  2. 如申請專利範圍第1項所述之疏水性二氧化矽層的製造方法,其中該含氧氣體包括氧氣或臭氧。
  3. 如申請專利範圍第1項所述之疏水性二氧化矽層的製造方法,其中該反應溫度介於50℃至125℃之間。
  4. 如申請專利範圍第1項所述之疏水性二氧化矽層的製造方法,其中四乙氧基矽烷對該含氧氣體的流量比介於1:3至1:5之間。
  5. 如申請專利範圍第1項所述之疏水性二氧化矽層的製造方法,其中該基底包括硬質基底或可撓性基底。
  6. 如申請專利範圍第1項所述之疏水性二氧化矽層的製造方法,其中該電漿化學氣相沉積系統包括電漿輔助化學氣相沉積(PE CVD)系統、高密度電漿化學氣相沈積(HDP CVD)系統、中空陰極化學氣相沉積(HC CVD)系統、電子迴旋共振化學氣相沉積(ECR CVD)系統或感應式耦合電漿化學氣相沉積(ICP CVD)系統。
  7. 一種有機薄膜電晶體的製造方法,包括:提供一基底;於該基底上形成一閘極絕緣層,其中該閘極絕緣層為使用一電漿化學氣相沉積系統於一反應溫度下通入四乙氧基矽烷(TEOS)與一含氧氣體所形成的一疏水性二氧化矽層,且該反應溫度介於25℃至150℃之間;於該基底兩側之該閘極絕緣層上分別形成一源極與一汲極;以及於該閘極絕緣層上以及該源極與該汲極之間形成一有機半導體主動層,其中該電漿化學氣相沉積系統的射頻功率為300~500W,該疏水性二氧化矽層具有Si-CH3 疏水基。
  8. 如申請專利範圍第7項所述之有機薄膜電晶體的製造方法,其中四乙氧基矽烷對該含氧氣體的流量比介於1:3至1:5之間。
  9. 如申請專利範圍第7項所述之有機薄膜電晶體的製造方法,於提供該基底的步驟之後以及於該基底上形成該閘極絕緣層的步驟之前,更包括於該基底及該閘極絕緣層之間形成一閘極。
  10. 如申請專利範圍第7項所述之有機薄膜電晶體的製造方法,其中該電漿化學氣相沉積系統包括電漿輔助化學氣相沉積系統、高密度電漿化學氣相沈積系統、中空陰極化學氣相沉積系統、電子迴旋共振化學氣相沉積系統或感應式耦合電漿化學氣相沉積系統。
TW99141265A 2010-11-29 2010-11-29 疏水性二氧化矽層及有機薄膜電晶體的製造方法 TWI474400B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW99141265A TWI474400B (zh) 2010-11-29 2010-11-29 疏水性二氧化矽層及有機薄膜電晶體的製造方法
US13/006,424 US8178447B1 (en) 2010-11-29 2011-01-14 Methods of forming hydrophobic silicon dioxide layer and forming organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99141265A TWI474400B (zh) 2010-11-29 2010-11-29 疏水性二氧化矽層及有機薄膜電晶體的製造方法

Publications (2)

Publication Number Publication Date
TW201222667A TW201222667A (en) 2012-06-01
TWI474400B true TWI474400B (zh) 2015-02-21

Family

ID=46033188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99141265A TWI474400B (zh) 2010-11-29 2010-11-29 疏水性二氧化矽層及有機薄膜電晶體的製造方法

Country Status (2)

Country Link
US (1) US8178447B1 (zh)
TW (1) TWI474400B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772280B (zh) * 2015-12-21 2022-08-01 英商Spts科技公司 改良黏著性之方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI461302B (zh) * 2012-09-14 2014-11-21 Univ Nat Taiwan Normal A hydrophobic layer, a method of making the same, a method for producing a hydrophobic layer, and a mold
CN103021866A (zh) * 2012-12-19 2013-04-03 青岛意捷通信技术有限公司 底栅结构的单掩模自组装ito薄膜晶体管的制备工艺
US10538839B2 (en) * 2014-09-15 2020-01-21 Korea Institute Of Industrial Technology Method for manufacturing metal or metal oxide porous thin films having a three-dimensional open network structure through pore size adjustment in a dry process, and films manufactured by said method
US11761084B2 (en) * 2016-12-02 2023-09-19 Asm Ip Holding B.V. Substrate processing apparatus and method of processing substrate
CN110942974B (zh) * 2018-09-25 2023-06-09 长鑫存储技术有限公司 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法
WO2020257314A1 (en) * 2019-06-17 2020-12-24 Applied Materials, Inc. Method of forming inductively coupled high density plasma films for thin film transistor structures

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Shashank C. Deshmukh and Eray S. Aydil," Investigation of low temperature SiO2 plasma enhanced chemical vapor depositin",1996 American Vacuum society. page 738~743. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772280B (zh) * 2015-12-21 2022-08-01 英商Spts科技公司 改良黏著性之方法

Also Published As

Publication number Publication date
US20120135562A1 (en) 2012-05-31
US8178447B1 (en) 2012-05-15
TW201222667A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
TWI474400B (zh) 疏水性二氧化矽層及有機薄膜電晶體的製造方法
US9941380B2 (en) Graphene transistor and related methods
KR100647710B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR101880838B1 (ko) 박막 트랜지스터용 하이브리드 유전 재료
US20040124416A1 (en) Method for producing organic electronic devices on deposited dielectric materials
EP1425806A2 (en) Surface modifying layers for organic thin film transistors
KR101298017B1 (ko) N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
JP6498745B2 (ja) 薄膜トランジスタの製造方法
US20140239292A1 (en) Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
KR20090113274A (ko) 박막 반도체 장치의 제조 방법 및 박막 반도체 장치
JP2008193039A (ja) 低電圧有機薄膜トランジスタ及びその製造方法
KR102023111B1 (ko) 용액 공정 처리된 탄소/불소중합체 전계 효과 트랜지스터와 그 전하 전이 개선 방법
JP4661065B2 (ja) 相補型有機半導体装置
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
KR20140081249A (ko) 자기조립 단분자막을 적용한 산화물 박막트랜지스터 및 이의 제조방법
US20060145158A1 (en) Poly-crystalline silicon thin film transistor
WO2017152500A1 (zh) 一种半导体层和tft的制备方法、tft、阵列基板
KR101649553B1 (ko) 유기 전계 효과 트랜지스터의 제조방법
KR102023106B1 (ko) 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법
Jung et al. SiO2 film formed by inductivity coupled plasma chemical vapor deposition at low temperature for poly-Si TFT
KR20070080239A (ko) 저전압 유기 박막 트랜지스터 및 그 제조 방법
TWI394305B (zh) 有機薄膜電晶體之製備方法以及有機薄膜電晶體之閘極介電層表面處理方法
Liao et al. Fully room-temperature-fabricated low-voltage operating pentacene-based organic field-effect transistors with HfON gate insulator
KR20090033715A (ko) 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees