KR102023106B1 - 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법 - Google Patents

용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법 Download PDF

Info

Publication number
KR102023106B1
KR102023106B1 KR1020170022337A KR20170022337A KR102023106B1 KR 102023106 B1 KR102023106 B1 KR 102023106B1 KR 1020170022337 A KR1020170022337 A KR 1020170022337A KR 20170022337 A KR20170022337 A KR 20170022337A KR 102023106 B1 KR102023106 B1 KR 102023106B1
Authority
KR
South Korea
Prior art keywords
boron nitride
thin film
solution
swcnt
tft
Prior art date
Application number
KR1020170022337A
Other languages
English (en)
Other versions
KR20180096098A (ko
Inventor
하태준
전준영
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020170022337A priority Critical patent/KR102023106B1/ko
Publication of KR20180096098A publication Critical patent/KR20180096098A/ko
Application granted granted Critical
Publication of KR102023106B1 publication Critical patent/KR102023106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 용액 공정 기반 고품질 질화 붕소 박막(BN thin film) 제조 및 소자 적용 방법에 관한 것으로, 이차원 나노 구조 전자 재료 물질인 고품질 질화 붕소(boron nitride, BN) 박막 제작 공정은 기존의 복잡하고 값비싼 진공장비를 이용하여 박막을 성장시키는 방법이 아닌 용액 공정(solution process)을 사용하여 BN 분말(BN powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 한 다양한 기판 위에 고품질의 질화 붕소 박막을 형성하는 방법에 관한 것이다. 용액 공정을 사용하여 제작된 질화 붕소(BN)는 용액 공정의 장점을 포함하면서 BN 박막을 형성할 수 있기 때문에 대면적 증착이 가능하고, 열처리 온도가 100oC 미만의 저온 공정온도 및 공정비용을 낮출 수가 있으며, 에너지 효율 면에서 CVD 성장 방법에 비하여 우수한 특성을 가진다.

Description

용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법{Method for manufacturing spin coating based high quality solution-processed boron nitride thin film and its application in electronic devices}
본 발명은 용액 공정 기반 고품질 질화 붕소(boron nitride, BN) 박막 제조 및 소자 적용 방법에 관한 것으로, 보다 상세하게는 이차원 나노 구조 전자 재료 물질인 고품질 질화 붕소 박막 제작 공정을 기존의 복잡하고 값비싼 진공장비를 이용하여 박막을 성장시키는 방법이 아닌, 용액 공정(solution-process)을 사용하여 BN 분말(BN powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 한 다양한 기판 위에 저온에서 고품질의 질화 붕소 박막을 형성하는 방법에 관한 것이다.
이차원 나노 구조 전자재료물질인 BN 박막을 용액 공정(solution process: spin-coating, dip-coating, drop casting, aero-sol deposition 등)으로 증착하였기 때문에 간단한 공정 프로세스로 증착이 가능하며, 100℃ 미만의 저온 공정과정을 통하여 다양한 기판 위에, 다양한 분위기에서 대면적으로 박막을 증착시킬 수 있으면서, 기존의 CVD(Chemical Vapor Deposition) 공정 방법과 같이 좁은 챔버 안에서 값비싼 진공 증착 장비를 이용한 방법과 비교할만한 고품질 박막을 얻을 수 있다.
CVD(Chemical Vapor Deposition, 화학기상증착 또는 화학기상성장) 법으로 박막을 증착하는 반도체 공정 장비는 고압 화학기상증착 APCVD(Atmospheric Pressure Chemical Vapor Deposition), 저압 화학기상증착 LPCVD(Low Pressure Chemical Vapor Deposition)와 플라즈마를 이용한 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비가 사용된다. CVD 방법은 성장 압력이 상압과 감압 CVD 방법이 있으며, 상압 CVD(APCVD), 감압 CVD(LPCVD)로 분류된다.
도 1은 일리노이 대학교의 저압기상화학증착법(LPCVD)을 이용한 2차원 나노 구조 물질을 제작하는 LPCVD 공정 모식도이다.
저압 화학기상증착(LPCVD; Low Pressure Chemical Vapor Deposition) 장비는 반도체 절연막 등을 형성하는데 사용되는 증착 장비이며, 균일하고 얇은 막질 형성시 필수적으로 사용되는 전공정 핵심 장비이다.
LPCVD 장비는 반도체 소자 공정에서 가장 많이 사용되는 실리콘 질화막(Si3N4), 실리콘 박막(SiO2), 다결정실리콘 박막(Poly-Si), 어닐링 등을 하나의 시스템에서 생산할 수 있다. LPCVD 공정은 APCVD와 동일하지만 웨이퍼를 세워 박막을 증착시키므로 더 많은 웨이퍼를 동시에 만들 수 있고 속도가 더 증가하며, 압력을 낮추면 박막을 입히는 속도가 빨라진다.
대면적 그래핀의 CVD(Chemical Vapor Deposition) 합성법이 연구된 이후, 많은 2차원 물질이 CVD로 합성되고 있다. 질화붕소의 CVD 방법은 붕소와 질소를 포함한 전구체를 기체 상태로 고온의 반응로에 공급해주면서 기판 위에 증착시키는 방법을 기본 원리로 한다. 저압 기상화학증착(LPCVD) 장비를 이용하여 고품질의 육방정계 질화 붕소를 제작하는 방법, transfer 공정을 통하여 성장 기판 이외의 다른 기판으로 전사가 가능하다.
PECVD(Plasma Enhanced Chemical Vapor Deposition)는 플라즈마를 이용하여 기존 CVD 증착 공정에서 공정 온도를 낮출 수 있는 방법으로 보다 고품질의 박막을 형성할 수 있다.
질화 붕소(boron nitride, BN) 박막은 나노 전자 공학(nanoelectronics)에 초점을 맞추고 있으며, 이는 BN 및 탄소계 재료가 물리적 및 전자적 특성에 영향을 주는 유사한 결정 구조를 가지고 있다.
질환 붕소(BN) 기반 기술은 광전자(optoelectronics), 방사선 검출( radiation detection), 스핀 트로닉스(spintronics), 바이오 센싱(biosensing), 고온 및/또는 방사선 저항 장치(high temperature and/or radiation resistant devices)에서 입증되었다. 화학 기상 증착(CVD)을 통한 고압 및 고온 조건의 전통적인 진공 공정은 BN 박막을 형성하기 위해 사용되어 왔다. 특히, 저온에서의 용액 공정을 기반으로 하는 대면적 및 유연한 전자 제품을 실현하는 것은 매우 어렵다. 이러한 이유로 용액 공정 BN 박막(solution-processed BN thin films)의 특성에 대한 근본적인 연구는 고성능 나노 기술을 구현하는 핵심 요소이다.
도 2는 카이스트의 볼-밀링(ball-milling) 공정을 통해 질화붕소 나노플레이트렛(BNNP) 박리 공정을 나타낸 도면이다.
질화붕소(BN)와 철로 만들어진 볼을 용기에 담아 회전을 가하는 간단한 방법으로 멀티층의 질화붕소 각각의 층을 박리하는데 성공하였으며, 이를 통하여 대량 생산이 가능하게 되었다.
도 3은 광운대학교의 용액 공정을 통한 2차원 나노 구조 물질의 증착한 도면이다. 용액 공정을 이용하여 2차원 나노 재료 물질을 박막에 증착하며, 이를 통하여 트랜지스터를 제작하며, 캡슐화 공정을 통하여 트랜지스터의 성능을 향상시킨다.
도 4는 고온의 CVD 장비를 나타낸 도면이다.
기존의 질화붕소(BN) 제작 방법은 고가의 진공 챔버 장비가 필요하고, 고온의 공정 온도로 인하여 제작 단가가 올라간다는 단점이 있으며 높은 공정 온도로 인하여 현재 각광받고 있는 wearable, flexible한 기판을 사용한 유연 소자에 적용시키는 것이 매우 어렵다.
도 5는 강성 기판위에 증착된 2차원 금속 물질을 나타낸 도면이다.
기존에 보고된 질화붕소를 이용하여 소자를 제작하기 위해, 딱딱한 강성 기판(Si, SiO2)위에 그래핀(Graphene) 층과 MoS2 상에 직접 질화붕소(Hexagonal boron nitride, h-BN)를 성장시키거나, 성장된 질화붕소를 테이프 등으로 박리하여 사용하였기 때문에 질화붕소를 이용한 소자 제작은 공정 법이 매우 복잡하고 소자의 오염 문제 등이 있다.
도 6은 건식/ 습식 전사 공정 모식도이다. 도 7은 볼밀링 공정 모식도이다.
볼-밀링(ball-milling) 방법은 질화 붕소의 결정에 고속으로 운동하는 구슬을 이용해 질화붕소 결정에 전단응력을 가함으로써 층간의 반데르발스결합을 끊고 2차원 구조로 분리하는 방법이다. 이 방법은 대량생산은 가능하지만 박막 사이즈와 두께조절의 어려움, 그리고 박막의 오염 등의 문제점이 존재한다.
이와 관련된 선행기술1로써, 특허 출원번호 10-2011-0129913에서는 "육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자"가 개시되어 있다. 고품질 및 대면적의 육방정계 질화붕소 시트는 열처리 및/또는 연마된 금속 촉매를 사용하여 얻어질 수 있으며, 다양한 전기소자, 예를 들어 트랜지스터 등에 사용될 수 있다.
지금까지 질화 붕소(BN)를 제작하기 위해서는 진공 챔버를 이용한 CVD 장비를 기반으로 기판위에 직접 성장시키거나, 성장시킨 질화붕소 박막을 습식 혹은 건식 박리 방법을 박막을 제조하여 왔다.
이와 관련 선행기술2로써, 특허 등록번호 10-1528664에서는 "저압 화학기상증착방법(LPCVD법)을 사용한 단일층의 육방정계 질화붕소(Hexagonal boron nitride; h-BN)의 제조 방법"과, 상기 h-BN으로부터 기판을 회수하는 방법이 개시되어 있으며, LPCVD법을 이용하여 기판 상의 대면적을 덮을 수 있는 고성능 단일층의 h-BN을 합성할 수 있으며, 전기화학적 버블링 방법을 통해 기판 상에 형성된 h-BN층을 임의의 다른 기판 상으로 옮길 수 있어 기판을 재활용하여 사용할 수 있다. 상기 고성능 단일층의 h-BN은 자외선보다 더 짧은 자외선(deep UV) 광전자 소자를 개발하기 위해 유용한 소재로 사용될 수 있다.
이와 관련 선행기술3로써, 특허 등록번호 10-1528664에서는 "도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물 및 이의 제조 방법"에 관한 것으로, 도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물과, 또한 도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물의 제조 방법에 관한 것이다.
도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물을 제조하는 방법은, 기판 상에 나노 카본 재료를 전사하는 단계; 상기 전사된 나노 카본 재료 상에 패턴된 전극을 형성하는 단계; 상기 전사된 나노 카본 재료를 상기 전극과 연결시키기 위한 전자 수송 채널을 형성하는 단계; 및 상기 나노 카본 재료를 보호하기 위해 육방정계 질화붕소를 전사하는 단계를 포함한다.
이와 관련 선행기술4로써, 특허 등록번호 10-1528664에서는 "고품질 육방정 질화붕소 나노시트 제조 방법 및 이를 이용하여 제조된 육방정 질화붕소 나노시트"이 개시되어 있으며, 육방정 질화붕소를 염기조건 하에서 기계적 박리하는 단계를 포함하는 육방정 질화붕소 나노시트 제조방법, 육방정 질화붕소 나노시트-고분자 복합소재 제조방법, 이를 이용하여 제조된 육방정 질화붕소 나노시트 및 육방정 질화붕소 나노시트-고분자 복합소재에 관한 것이다. 본 발명을 이용하여 고품질의 육방정 질화붕소 나노시트를 안전한 공정으로 대량 제조할 수 있으며, 또한 육방정 질화붕소 나노시트가 균일하게 분산된 육방정 질화붕소 나노시트-고분자 복합소재를 제조할 수 있다.
그러나, 기존의 BN 박막의 성장법은 CVD 방법을 기반으로 하여 제작을 해왔는데 붕소와 질소를 포함한 전구체를 기체 상태로 고온의 반응로에 공급해주면서 기판 위에 증착시키는 방법을 기본 원리로 한다. CVD 성장법을 사용하여 박막을 성장 하였을 경우, 좁은 진공 챔버를 이용하여 1000oC 이상의 고온의 분위기 속에서 박막을 성장하기 때문에 대면적 성장이 불가능하고, 증착에 필요한 1000oC 이상 고온의 온도를 맞추기 위하여 에너지 소비가 커진다는 단점이 있다.
현재 질화 붕소를 이용하여 소자를 제작하는 일반적으로 CVD 방법과 기계적 박리 방법을 사용한다. 기계적 박리 방법은 2차원 구조체를 만드는 좋은 방법이나 원하는 두께의 결정을 대면적으로 얻기에는 적합하지 않으며, 또한 기판 오염의 문제가 있다. CVD 방법은 촉매 금속위에 질화붕소를 직접 성장시키는 방법으로 대면적 생산이 불가능하며 공정 온도가 매우 높다는 단점이 있다.
특허 출원번호 10-2011-0129913 (출원일자 2011년 12월 06일), "육방정계 질화붕소 시트, 그의 제조방법 및 이를 구비하는 전기소자", 삼성전자 주식회사, 성균관대학교 산학협력단 특허 등록번호 10-1528664 (등록 일자 2015.06.08), "저압 화학기상증착방법(LPCVD법)을 이용한 단일층의 육방정계 질화붕소(Hexagonal boron nitride; h-BN)의 제조 방법", 울산과학기술원 산학협력단 특허 등록번호 10-1685791 (등록일자 2016년 12월 06일), "도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물 및 이의 제조 방법", 성균관대학교 산학협력단 특허 공개번호 10-2016-0125711 (출원일자 2016년 11월 01일), "고품질 육방정 질화붕소 나노시트 제조 방법 및 이를 이용하여 제조된 육방정 질화붕소 나노시트", 한국과학기술원
종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 이차원 나노 구조 전자 재료 물질인 고품질 질화 붕소(boron nitride, BN) 박막 제작 공정은 기존의 복잡하고 값비싼 진공장비를 이용하여 박막을 성장시키는 방법이 아닌 용액 공정(solution-process)을 사용하여 BN 분말(BN powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 한 다양한 기판 위에 고품질의 질화 붕소 박막을 형성하는, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법을 제공하는 것이다.
본 발명에서는 플렉시블 기판과 호환되는 나노 일렉트로닉스에 대해 100℃ 미만의 공정 온도에서 스핀 코팅(spin coating), 스프레이(spray) 및 에어로졸 증착(AD, aero-sol deposition)과 같은 솔루션 프로세스 기술을 사용하여 증착된 고품질 질화 붕소(BN) 박막을 제조한다. BN 박막의 재료 특성에 대한 제조 공정은, CVD의 진공 공정에 의해 증착된 것보다 용액 공정 처리된 BN 박막(solution-processed boron nitride thin film)의 재료 특성을 평가하기 위해 원자력 현미경(AFM, atomic force microscopy), 주사 전자 현미경(SEM, scanning electron microscopy), 라만 분광법(Raman spectroscopy), X-선 회절(XRD, X-ray diffraction), X-선 회절법(XPS, X-ray photoelectron spectroscopy) 측정 등의 다양한 분석 방법을 사용하였다.
본 발명의 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 용액 공정 기반 고품질 질화 붕소 박막 제조 방법은 이차원 나노 구조 전자 재료 물질인 질화 붕소(boron nitride, BN) 박막 제작 공정은 용액 공정(solution precess)을 사용하여 BN 분말(BN powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 한 다양한 기판 위에 고품질의 질화 붕소(BN) 박막을 형성하며,
상기 용액 공정은 a) 기판의 유기물 제거를 위해 기판 클리닝 단계; b) 유기 용매(organic solvent)에 BN 분말(BN powder)을 교반하여 분산 용액 제작 후, 상기 기판의 표면 에너지 증가를 위하여 일정 시간 동안 자외선(UV) 오존으로 처리하여 스핀 코팅기에 의해 기판에 용액 형태의 질화 붕소(BN)를 고르게 도포하는 스핀 코팅(spin coating) 단계; c) PEI(polyethylenimine) 용액을 대기 분위기의 에어 브러시를 사용하여 기판 상에 흡착 및 어닐링하며, 상기 에어 브러시를 사용하여 용액에 분산된 BN 플레이크(BN flakes)를 기판에 도포하는 스프레이(spray) 공정 단계; 및 d) 에어로졸 증착(AD, aero-sol deposition) 공정 단계를 포함한다.
상기 기판은 Si 기판을 사용한다.
상기 기판 클리닝은 상기 Si 기판의 유기물 제거를 위해 아세톤-메탄올-IPA 초음파 세척한다.
상기 스핀 코팅은, b1) 상기 유기 용매에 50nm ~ 200nm 크기의 상기 BN 분말(BN powder)을 교반하여 분산 용액을 제작하는 단계; b2) 상기 기판의 표면 에너지 증가를 위하여 20분 동안 자외선(UV) 오존으로 처리하는 단계; b3) 상기 스핀 코팅기를 사용하여 Si 기판에 용액 형태의 질화 붕소(BN)를 고르게 도포하는 단계; 및 b4) 어닐링 과정에 의해 유기 용매 성분을 제거하는 단계를 포함한다.
상기 스프레이 공정은, c1) PEI(polyethylenimine) 용액을 대기 분위기의 에어 브러시를 사용하여 기판 상에 흡착 및 어닐링하는 단계; c2) 상기 에어 브러시를 사용하여 용액에 분산된 BN 플레이크(BN flakes)를 기판에 도포하는 단계; 및 c3) 어닐링에 의해 PEI 용매를 제거하는 단계를 포함한다.
상기 에어로졸 증착(AD, aero-sol deposition) 공정은, 수송 기체(He 가스)를 에어로졸 챔버(deposition chamber)에 주입하는 단계; d2) BN 분말의 에어로졸 내부관을 통하여 이동되는 단계; 및 d3) 상기 에어로졸 챔버에 연결된 노즐을 통해 BN 분말(BN powder)을 Si 기판에 분사하는 단계를 포함한다.
상기 용액 공정을 사용하여 제작된 질화 붕소(BN)는 BN 박막의 대면적 증착이 가능하고, 열처리 온도가 100oC 미만의 저온 공정온도를 사용한다.
또한, 본 발명의 다른 실시예에 따른 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법은, 이차원 나노 구조 전자 재료 물질인 고품질 질화 붕소(boron nitride, BN) 박막 제작 공정은 용액 공정을 사용하여 BN 분말(BN powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 한 다양한 기판 위에 질화 붕소(BN) 박막을 형성하며,
상기 용액 공정(solution process)을 사용하여 질화 붕소(BN) 박막을 증착하여 제작한 드레인, 소스, 게이트를 구비하는 SWCNT-TFT(single-wall carbon nanotube thin film transistor)를 제조하며, 상기 SWCNT-TFT는
p-도핑된 실리콘 층 위에, 단일층 Al2O3, 중간층(BN, boron nitride), 단일층 Al2O3, 탄소 나노튜브(carbon nanotube), 상기 탄소 나노튜브 위에 상층(BN, boron nitride)이 형성되며, 상층(BN, boron nitride) 그 양단에 금(Au)이 형성된다.
상기 용액 공정은 a) 기판의 유기물 제거를 위해 기판 클리닝 단계; b) 유기 용매(organic solvent)에 BN 분말(BN powder)을 교반하여 분산 용액 제작 후, 상기 기판의 표면 에너지 증가를 위하여 일정 시간 동안 자외선(UV) 오존으로 처리하여 스핀 코팅기에 의해 기판에 용액 형태의 질화 붕소(BN)를 고르게 도포하는 스핀 코팅(spin coating) 단계; c) PEI(polyethylenimine) 용액을 대기 분위기의 에어 브러시를 사용하여 기판 상에 흡착 및 어닐링하며, 상기 에어 브러시를 사용하여 용액에 분산된 BN 플레이크(BN flakes)를 상기 기판에 도포하는 스프레이(spray) 공정 단계; 및 d) 에어로졸 증착(AD, aero-sol deposition) 공정 단계를 포함한다.
상기 기판 클리닝은 상기 기판의 유기물 제거를 위해 아세톤-메탄올-IPA 초음파 세척한다.
상기 스핀 코팅은, b1) 상기 유기 솔벤트 용매에 50nm ~ 200nm 크기의 상기 BN 분말(BN powder)을 교반하여 분산 용액을 제작하는 단계; b2) 상기 기판의 표면 에너지 증가를 위하여 20분 동안 자외선(UV) 오존으로 처리하는 단계; b3) 상기 스핀 코팅기를 사용하여 Si 기판에 용액 형태의 질화 붕소(BN)를 고르게 도포하는 단계; 및 b4) 어닐링 과정에 의해 유기 용매 성분을 제거하는 단계를 포함한다.
상기 스프레이 공정은, c1) PEI(polyethylenimine) 용액을 대기 분위기의 에어 브러시를 사용하여 기판 상에 흡착 및 어닐링하는 단계; c2) 상기 에어 브러시를 사용하여 용액에 분산된 BN 플레이크(BN flakes)를 기판에 도포하는 단계; 및 c3) 어닐링에 의해 PEI 용매를 제거하는 단계를 포함한다.
상기 에어로졸 증착(AD, aero-sol deposition) 공정은 d1) 수송 기체(He 가스)를 에어로졸 챔버(deposition chamber)에 주입하는 단계; d2) BN 분말의 에어로졸 내부관을 통하여 이동되는 단계; 및 d3) 상기 에어로졸 챔버에 연결된 노즐을 통해 BN 분말(BN powder)을 상기 기판에 분사하는 단계를 포함한다.
용액 공정 처리 된 BN 박막(solution-processed BN thin films)의 두께는 100nm 인 것을 특징으로 한다.
상기 SWCNT-TFT의 중간층(BN, boron nitride)에 상기 BN 박막을 적용하여 제작된 소자에서는 BN 박막이 국부적으로 형성된 핀홀을 제거함으로써 누설전류가 감소하는 것을 특징으로 한다.
상기 SWCNT-TFT의 상층(BN, boron nitride)은 BN 증착(BN-encapsulation) 공정에 의해 도핑되어 SWCNT-TFT의 문턱 전압 Vth(threadhold voltage) 값이 0V 음의 방향으로 이동하게 됨으로써, 전력 소비를 줄이는 것을 특징으로 한다.
상기 SWCNT-TFT의 문턱 전압 Vth가 0 V 쪽 음의 방향으로 이동되면, 이는 SWCNT-TFT의 동작이 depletion mode에서 enhancement mode로 전환되었음을 의미하며, SWCNT-TFT는 SWCNT 표면의 산소 또는 물 분자의 화학 흡수(chemical absorption of oxygen or water molecules)로 인해 양의 방향으로 이동하는 Vth(threshold voltage)를 나타내며, Vth가 음으로 이동된 결과는 증착 층으로써 BN 박막에서의 사용이 채널 내의 전하 캐리어와 SWCNT의 표면 상에 흡수된 산소 또는 물 분자에 의해 유도된 계면 국부적인 상태(interfacial localized states)의 상호 작용을 억제할 수 있다고 추정되고, 전하 캐리어의 상호작용 억제 효과는 용액 공정 처리된 BN 박막으로 증착된 SWCNT-TFT의 서브 임계 스윙(sub-threshold swing, S.S.)이 초기와 비교할 때 2배 감소하며, 개선된 S.S.는 전하 캐리어(charge carriers)와 트랩 상태(trap states) 사이의 계면 상호 작용(interfacial interaction)의 억제에 기인하는 것을 특징으로 한다.
상기 상층에 BN층의 패시베이션 막(passivation films)을 추가로 증착한 후에, 직선 영역에서 선형 전계 효과 이동도(linear field-effect mobility)는 다소 감소하며, 증착 층(encapsulation layer)으로써 BN 박막을 사용한 후에 SWCNT-TFT의 게이트 전압이 1.84에서 2.1 cm2/V-s로 증가되며, 캐리어 농도의 함수로써 전계 효과 이동도의 피크 값에 도달하는 게이트 전압이 BN 박막으로 증착된 SWCNT-TFT에서 0V에서 -1.8V로 이동되었다는 것은 Vth가 변경이 가능하고 조정가능한(tunable) 것을 특징으로 한다.
상기 중간층(interlayer) 및 상기 증착 층(encapsulation layer)에 용액 공정 처리된 BN 박막(solution-processed BN thin films)을 사용하여 제작된 상기 SWCNT-TFT는 전기 특성이 향상된 소자 성능을 보였으며, 용액 공정 처리된 고유 전율 유전막들(solution-processed high-k dielectric films)의 누설 전류 밀도(leakage current density)가 현저하게 감소되었으며, SWCNT TFT의 문턱 전압 Vth(threshold voltage), 서브 임계 스윙(sub-threshold swing, S.S.) 및 선형 전계 효과 이동성(linear field-effect mobility) 뿐만 아니라 공기 중 시간 경과의 aging effect에 대한 장기 안정성(long-term stability)이 향상되어 SWCNT-TFT의 전기 특성이 개선된 것을 특징으로 한다.
본 발명에 따른 용액 공정 기반 고품질 질화 붕소(BN) 박막 제조 및 소자 적용 방법은 용액 공정을 사용하여 제작된 질화 붕소(BN) 박막을 넓은 대면적에 균일하게 제작할 수 있기 때문에 열처리 온도가 100oC 미만의 저온 공정온도를 사용하고, 공정비용을 낮출 수 있고, 대량생산 공정에도 유리하다.
용액 공정 기반 고품질 질화 붕소(BN) 박막 제조 방법은 진공 챔버를 이용하여 1000oC 이상 고온이 반응로 등 복잡하고 값비싼 장비의 사용이 불필요하며, 공정방법이 간단하기 때문에 제작을 위한 전문가의 도움이 필요 없으며 사업화에 유리하다.
다양한 기판 위에 질화 붕소 박막을 제작할 수 있기 때문에 미래 유망사업으로 각광받고 있는 플렉시블 및 웨어러블 기술에 적용 가능하며, 고품질 저온박막 제작 공정이 가능하기 때문에 생산성이 우수하여 산업 전반에 걸쳐 큰 파급 효과를 가진다.
용액 공정을 기반으로 다른 2차원 나노 재료와의 결합으로(CNT, graphene... )으로 우수한 성능의 소자 제작이 가능하다.
도 1은 일리노이 대학교의 저압기상화학증착법(LPCVD)을 이용한 2차원 나노 구조 물질의 제작하는 LPCVD 공정 모식도이다.
도 2는 카이스트의 볼 밀링(ball-milling) 공정을 통해 질화붕소 나노플레이트렛(BNNP) 박리 공정을 나타낸 도면이다.
도 3은 광운대학교의 용액 공정을 통한 2차원 나노 구조 물질의 증착한 도면이다.
도 4는 고온의 CVD 장비를 나타낸 도면이다.
도 5는 강성 기판위에 증착된 2차원 금속 물질을 나타낸 도면이다.
도 6은 건식/ 습식 전사 공정 모식도이다.
도 7은 볼 밀링 공정 모식도이다.
도 8은 XRD pattern a) CVD 공정 b) 용액 공정 및 AD(aero-sol deposition, 에어로졸 증착) 공정을 나타낸 도면이다.
도 9는 용액 공정 및 AD 공정을 통하여 제작된 BN 박막의 라만 분광법(Raman spectroscopy)를 나타낸 도면이다.
도 10은 용액 공정 및 AD 공정을 통해 제작된 BN 박막의 a) XPS 특성, b) 붕소의 1s Peak, c) CVD 성장법을 이용하여 제작된 BN 박막의 붕소의 1s Peak d) CVD 공정과 용액 공정으로 제작한 질화 붕소 박막의 붕소의 1s Peak 비교한 도면이다.
도 11은 본 발명의 실시예에 따른 용액 공정을 사용하여 제작된 SWCNT-TFT의 구조, (a) 게이트 절연막(gate insulator)으로써, BN 층간 박막들(BN interlayer films)을 갖는 Al2O3 이중층을 갖는 BN-증착된 SWCNT-TFT의 개략적인 단면도, (b) SWCNT 및 BN의 화학적인 구조, (c) 용액 공정 처리된 BN의 표면 형태 원자력 현미경(AFM) 및 주사 전자 현미경(SEM) 측정으로 얻은 박막 이미지를 나타낸 사진이다.
도 12는 J-E 특성 a) 단일층 Al2O3, b) 이중층Al2O3, c) 중간층(BN)을 사용한 Al2O3 소자를 나타낸 도면이다. 중간층(interlayer)에 용액 공정 처리된 BN 박막(solution-processed BN thin films as an interlayer)을 사용한 (a) 단층 Al2O3 및 (b) 이중층 Al2O3 유전체 및 (c) 이중층 Al2O3 유전체의 용액 공정 처리를 구성한 금속-절연체-금속(metal-insulator-metal, MIM) 구조의 J-E 특성을 나타낸 도면이다.
도 13은 BN 박막을 encapsulation한 SWCNT-TFT에서 용액 공정 처리된 BN 증착 전후의 게이트 전압의 함수: (a) 전달 특성(transfer characteristics), 및 (b) 선형 영역에서의 전계 효과 이동도(field-effect mobility)를 나타낸 도면이다.
도 14는 (a) BN 박막을 encapsulation한 SWCNT-TFT 소자의 장시간 안정성, 및 (b) SWCNT-TFT의 소자 성능에 대한 2-프로판올 용매(2-propanol solvent)로 열 어닐링(thermal annealing)의 효과를 나타낸 도면이다.
도 15는 스핀 코팅(spin coating) 공정을 나타낸 도면이다.
도 16은 스프레이(spray) 공정을 나타낸 도면이다.
도 17은 에어로졸 증착(AD, aero-sol deposition) 공정을 나타낸 도면이다.
도 18은 질화 붕소(boron nitride, BN) 박막의 AFM(Atomic Force Microscope)과 SEM(Scanning Electron Microscope) 이미지이다.
도 19는 (a) 스핀 코팅, 스프레이 및 AD 방법을 사용하여 증착된 용액 공정 처리된 BN 박막의 XRD 패턴, (b) 라만 스펙트럼의 피크는 BN 피크로 잘 알려진 1368 cm-1에서 관찰 됨을 나타낸 도면이다.
도 20은 증착된 용액 공정 처리된 BN 박막에서 화학 결합을 결정하기 위해 (a) XPS 측정: 1s 피크의 붕소는 두개의 피크로 구성되고, 하나의 피크는 질소에 붕소가 결합된 경우 190.4eV에 위치하며, 원소 붕소의 경우 188.6eV, (b) 스핀 코팅, 분사 및 AD 법을 사용하여 증착된 용액 공정 처리된 BN 박막에서 붕소와 질소 사이의 결합에 관련된 붕소의 1S 피크가 190.3eV, 189.7 eV 및 189.9eV 임을 나타낸 도면이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 발명의 구성 및 동작을 상세하게 설명한다.
본 발명은 이차원 나노 구조 전자재료물질인 질화 붕소(boron nitride, BN) 박막을 용액 공정(solution process: spin-coating, dip-coating, drop casting, aero-sol deposition 등)을 통하여 다양한 기판 위에 저온으로 증착할 수 있는 방법에 관한 것으로, 기존의 진공 챔버(vacuum chamber)를 이용한 박막 성장 방법이 아닌 용액 공정을 사용하여 BN 분말(BN powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 한 다양한 기판 위에 고품질의 질화 붕소 박막을 증착하는 방법에 관한 최적화 기술을 포함하고 있다.
지금까지 기존의 질화 붕소(BN) 박막의 성장법은 CVD 방법을 기반으로 하여 제작을 해왔는데, 붕소와 질소를 포함한 전구체를 기체 상태로 고온의 반응로에 공급해주면서 기판 위에 증착시키는 방법을 기본 원리로 한다. CVD 성장법을 사용하여 박막을 성장하였을 경우, 좁은 진공 챔버를 이용하여 1000oC 이상 고온의 분위기 속에서 박막을 성장하기 때문에 대면적 성장이 불가능하고, 증착에 필요한 1000oC 이상 고온의 온도를 맞추기 위하여 에너지 소비가 커진다는 단점이 있다.
반면에, 용액 공정을 사용하여 제작된 질화 붕소(BN)는 용액 공정의 장점을 포함하면서 BN 박막을 형성할 수 있기 때문에 대면적 증착이 가능하고, 열처리 온도가 100oC 미만의 저온 공정온도 및 공정비용을 낮출 수가 있으며, 에너지 효율 면에서 CVD 성장 방법에 비하여 우수한 특성을 가진다.
본 발명에서는 플렉시블 기판과 호환되는 나노 전자공학에 대해 100℃ 미만의 공정 온도에서 스핀 코팅(spin coating), 스프레이(spray) 및 에어로졸 증착(AD, aero-sol deposition)과 같은 용액 공정(solution process) 기술을 사용하여 증착된 고품질 질화 붕소(BN) 박막을 제조한다. BN 박막의 재료 특성에 대한 제조 공정은, CVD의 진공 공정에 의해 증착된 것보다 용액 공정 처리된 BN 박막(solution-processed boron nitride thin film)의 재료 특성을 평가하기 위해 원자력 현미경(AFM, atomic force microscopy), 주사 전자 현미경(SEM, scanning electron microscopy), 라만 분광법(Raman spectroscopy), X-선 회절(XRD, X-ray diffraction), X-선 회절법(XPS, X-ray photoelectron spectroscopy) 측정 등의 다양한 분석 방법을 사용하였다.
본 발명에서는 고성능 2차원 나노 전자 공학을 위한 고품질 질화 붕소(BN) 박막의 특성을 보여준다. 이러한 박막은 100oC 미만의 저온에서 스핀 코팅(spin coating), 스프레이(spray) 및 에어로졸 증착(aerosol deposition)과 같은 용액 공정 기술을 사용하여 증착되었다. 질화 붕소(BN) 박막의 재료 특성은 진공 화학 기상 증착(vacuum chemical vapor deposition) 기술을 사용하여 증착된 BN 박막의 재료 특성과 경쟁적이다. 용액 공정 처리된 BN 박막(solution precessed BN thin film)의 물성을 규명하기 위해 원자력 현미경(ATM, atomic force microscopy), 주사 전자 현미경(SEM, scanning electron microscopy), 라만 분광법(Raman spectroscopy), X-선 회절(X-ray diffraction) 및 X-선 광전자 분광법(X-ray photoelectron spectroscopy)을 포함한 다양한 측정이 수행되었다. BN 박막을 기반으로 한 최적화 된 용액 공정은 100℃ 미만의 낮은 공정 온도와 대면적에서 우수한 균일성을 요구하는 고성능 플렉시블 나노 전자공학(flexible nanoelectronics)의 구현이 가능하다.
최근, 몇 년 동안 질화 붕소(Boron Nitride, BN)는 뛰어난 재료 및 전자 특성으로 인해 많은 관심을 받았다. 넓은 밴드 갭(6eV)을 갖는 BN 박막은 고온 안정성, 높은 기계적 견고성, 2.2 g/cm3의 낮은 밀도, 큰 열전도율, 견고한 전기 절연성, 우수한 내 산화성 및 낮은 온도와 같은 나노 전자 응용 분야에 유망한 특성을 가지고 있다.
도 8은 XRD pattern a) CVD 공정 b) 용액 공정 및 AD(aero-sol deposition) 공정을 나타낸 도면이다. 그림에서 보는 바와 같이, Sapphire/SiC 기판 위에 CVD 방법을 사용하여 성장시킨 BN 박막과 용액 공정(spin coating, spray), 및 AD(aero-sol deposition) 공정을 사용하여 성장시킨 BN 박막을 XRD(x-ray diffraction) 측정을 통하여 비교해 보았다. CVD 공정법을 이용하여 제작한 BN 박막과 용액 공정 및 AD 공정을 이용하여 제작한 BN 박막의 peak는 거의 같았다(26.7o).
도 9는 용액 공정 및 AD 공정을 통하여 제작된 BN 박막의 라만 분광법(Raman spectroscopy)을 나타낸 도면이다.
그림에서 보는 바와 같이, 라만 분광법(Raman spectroscopy) 측정을 하였을 때 1368cm-1의 peak가 되는 것을 관찰할 수 있는데, 이는 매우 잘 알려진 BN 박막의 Raman peak 이다. 용액 공정 및 AD 공정을 통하여 증착한 BN 박막에서 Raman peak의 이동(shift) 현상이 발견되지 않았으며, 이는 제작 과정 중 외부 공정 환경으로부터 화학적 상호 작용 및 실질적인 도핑이 이루어지지 않았음을 의미한다.
스프레이(Spray) 방법을 사용하여 제작된 BN 박막의 peak는 1594cm-1 및 1777cm-1에서 Raman peak가 더 발견되는데, 이를 통하여 CVD 공정 기반으로 성장시킨 BN 박막 특성과 비슷하면서도 소자 제작 공정 부분에서 더 우수한 특성을 가지는 BN 박막의 성장 공정을 하도록 설계하였다.
도 10은 용액 공정 및 AD 공정을 통해 제작된 BN 박막의 a) XPS 특성, b) 붕소의 1s Peak, c) CVD 성장법을 이용하여 제작된 BN 박막의 붕소의 1s Peak d) CVD 공정과 용액 공정으로 제작한 질화 붕소 박막의 붕소의 1s Peak 비교한 도면이다. 도 11의 그림은 XPS(X-ray photoelectron spectroscopy) 분석을 통하여 용액 공정으로 제작된 BN 박막의 화학적 결합을 측정한 데이터를 나타내었다.
도 10 (b)는 스핀 코팅spin coating), 스프레이(spray) 및 에어로졸 증착(AD) 방법을 사용하여 증착된 BN 박막에서 붕소와 질소 사이의 결합에 관련된 붕소의 peak를 나타냈다. 붕소의 1S peak는 190.3eV, 189.7 eV 및 189.9eV 임을 나타낸다. CVD 방법을 사용하여 증착된 BN 박막의 결합 에너지는 질소와 결합된 붕소의 에너지 peak가 189.7eV 내지 190.7eV 범위에 있다.
이를 통해 용액 공정(solution process)을 통해 제작된 BN 박막은 CVD 공정을 통하여 제작된 BN 박막과 거의 차이가 없음을 확인할 수 있다.
용액 공정을 통하여 제작한 BN 박막은 다음과 같은 구조의 소자 제작을 통하여 BN 박막이 소자에 미치는 특성을 분석할 수 있다. 첫 번째로 BN 중간층을 이용하여 금속-절연체-금속(metal-insulator-metal, MIM) 구조의 소자 제작을 통하여 누설 전류를 확인하였으며, 두 번째로는 BN-증착(BN-encapsulation) 공정을 전후의 SWCNT-TFT(single-wall carbon nanotube thin film transistor)의 전달 특성을 비교 분석하여 BN 층이 SWCNT-TFT 소자에 주는 영향을 나타냈다.
도 11을 참조하면, 본 발명의 다른 실시예에 따른 용액 공정 기반 고품질 질화 붕소 박막 제작 및 소자 적용 방법은, 이차원 나노 구조 전자 재료 물질인 고품질 질화 붕소(boron nitride, BN) 박막 제작 공정은 용액 공정(solution process)을 사용하여 BN 분말(BN powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 한 다양한 기판 위에 고품질의 질화 붕소(BN) 박막을 형성하며,
상기 용액 공정을 사용하여 제작한 질화 붕소(BN) 박막을 증착하여 제작한 드레인, 소스, 게이트를 구비하는 SWCNT-TFT를 제조하며,
상기 SWCNT-TFT의 구조는 p-도핑된 실리콘 층 위에, 단일층 Al2O3, 중간층(BN, boron nitride), 단일층 Al2O3, 탄소 나노튜브(carbon nanotube), 상기 탄소 나노튜브 위에 상층(BN, boron nitride)이 형성되며, 상층(BN, boron nitride) 그 양단에 와이어 본딩(wire bonding)을 위한 금(Au)이 형성된다.
상기 용액 공정은, a) 기판의 유기물 제거를 위해 기판 클리닝 단계; b) 유기 용매(organic solvent)에 BN 분말(BN powder)을 교반하여 분산 용액 제작 후, 상기 기판의 표면 에너지 증가를 위하여 일정 시간 동안 자외선(UV) 오존으로 처리하여 스핀 코팅기에 의해 기판에 용액 형태의 질화 붕소(BN)를 고르게 도포하는 스핀 코팅(spin coating) 단계; c) PEI(polyethylenimine) 용액을 대기 분위기의 에어 브러시를 사용하여 기판 상에 흡착 및 어닐링하며, 상기 에어 브러시를 사용하여 용액에 분산된 BN 플레이크(BN flakes)를 기판에 도포하는 스프레이(spray) 공정 단계; 및 d) 에어로졸 증착(AD, aero-sol deposition) 공정 단계를 포함한다.
도 11에서는 용액 공정을 통한 BN 박막을 이용하여 소자를 제작하였고, 이를 바탕으로 J-E 측정을 통하여 소자에 흐르는 누설 전류를 나타냈다. Al2O3 단일층과 Al2O3 이중층 그리고 중간층으로 용액 공정의 BN 박막을 삽입한 형태의 MIM(Metal-Insulator-Metal) 구조의 소자를 제작하여 특성을 평가하였다. 일반적으로, 용액 공정을 통한 절연체 형성은 어닐링 공정 과정 중 생성되는 핀홀(pin hole) 때문에 절연체 막에서 큰 누설 전류 밀도가 관찰되지만 질화 붕소(BN)를 중간층으로 사용하여 제작한 소자에서는 BN 박막이 국부적으로 형성된 핀홀을 제거함으로써 누설전류가 감소하는 것을 볼 수 있다.
SWCNT-TFT의 중간층(BN, boron nitride)에 상기 BN 박막을 적용하여 제작된 소자에서는 BN 박막이 국부적으로 형성된 핀홀을 제거함으로써 누설전류가 감소하는 것을 특징으로 한다.
SWCNT-TFT의 상층(BN, boron nitride)은 BN 증착(BN-encapsulation) 공정에 의해 도핑되어 Vth(threadhold voltage) 값이 0V 음의 방향으로 이동하게 됨으로써, 전력 소비를 줄이는 것을 특징으로 한다.
용액 공정 방법은 다음과 같이 설명한다.
* 기판 클리닝
Si 기판의 유기물 제거를 위해 아세톤-메탄올-IPA 초음파 세척
* 스핀 코팅(spin coating)
도 15를 참조하면, 스핀 코팅 공정은 1) 유기 용매(organic solvents)에 BN 분말(BN powder)을 적절이 교반하여 분산 용액을 제작하는 단계; 2) 기판의 표면 에너지 증가를 위하여 20분 동안 자외선(UV) 오존으로 처리하는 단계; 3) 스핀 코팅기를 사용하여 Si 기판에 2-프로판올 용매(2-propanol solvent)(99.5 % anhydrous) 중 3 wt% BN powder(MOMENTIVE), 즉 용액 형태의 BN 분말을 고르게 도포하는 단계; 및 4) 어닐링(Annealing) 과정을 통하여 유기 용매 성분을 제거하는 단계를 포함한다.
* 스프레이(spray)
도 16을 참조하면, 스프레이(spray) 공정은 1) PEI (polyethylenimine) 용액을 대기 분위기의 에어 브러시를 사용하여 기판 상에 흡착 및 어닐링(Annealing)하는 단계; 2) 에어 브러시를 사용하여 용액에 분산 된 BN flakes를 기판에 도포하는 단계; 및 3) 어닐링(Annealing)에 의해 PEI 용매를 제거하는 단계를 포함한다.
* 에어로졸 증착(AD, aero-sol deposition) 공정
도 17은 에어로졸 증착(AD) 공정을 나타낸 도면이다.
도 17 (b)를 참조하면, 에어로졸 증착(AD) 공정은 1) 수송 기체(He 가스)를 에어로졸 챔버(deposition chamber)에 주입하는 단계; 2) BN 분말의 에어로졸 내부관을 통하여 이동되는 단계; 및 3) 연결된 노즐을 통해 BN 분말(BN powder)을 Si 기판에 분사하는 단계를 포함한다.
도 17 (a)를 참조하면, 붕소(boron)와 질화물 원자(nitride atoms)의 비율이 같은 화합물 인 BN의 화학 구조를 보여준다. 실리콘 웨이퍼(silicon wafers)는 아세톤(acetone), 메탄올(methanol) 및 이소 프로필 알코올(isopropyl alcohol)의 기존의 유기 용매(organic solvents)로 각각 5 분 동안 연속적으로 세척된다.
타겟 기판(target substrate)에서 표면 에너지(surface energy)를 수정하기 위해, 샘플을 20 분 동안 자외선(UV) 오존으로 처리하였다. 먼저, 2-프로판올 용매(2-propanol solvent)(99.5 % anhydrous) 중 3 wt% BN powder(MOMENTIVE)을 표면 처리된 기판 상에 스핀-코팅(spin-coating)에 의해 증착시켰다. 다음으로, 샘플을 100 ℃에서 30 분간 어닐링하여 용매(solvent)를 제거하였다.
스프레이 증착(spray deposition)을 위해, 10wt% PEI(polyethylenimine) 용액을 주변 대기에서 에어 브러시(air brush)를 사용하여 기판 상에 흡착시켰다. 필름에 있는 PEI 용매(PEI solvents in the film)를 제거하기 위해 샘플을 100℃에서 30분 동안 어닐링했다. 이어서, 에어 브러시를 사용하여 용액에 분산된 BN pristine flakes(Graphene supermarket)(5.4 mg/L in ethanol)를 열 어닐링(thermal annealing)에 의해 필름의 PEI 용매(PEI solvents in the film)를 제거한 후 기판에 뿌렸다.
도 17(b)는 실온에서 BN 박막(BN thin films)을 증착하는 AD 시스템을 보여준다. 먼저, 에어러졸(aerosol)로 BN powder(AC6103, MOMENTIVE)의 phase-transition이 완료된 에어로졸 챔버 내로 수송 기체 (He)가 주입된다. 에어로졸의 속도는 연결된 노즐(nozzle)을 통해 분사될(sprayed) 때 에어로졸(aerosol)과 증착 챔버(deposition chamber) 사이의 압력 차이(pressure difference)에 상응하여 가속되었다. 가속된 분말(accelerated powder)을 실온에서 20분 동안 표적 기판 상에 증착시켰다. 본 연구에서 용액 공정 처리된 BN 박막(solution-processed BN thin films)의 두께는 약 100nm이다.
도 18은 질화 붕소(boron nitride, BN) 박막의 AFM(Atomic Force Microscope, 원자 현미경)과 SEM(Scanning Electron Microscope, 주사 전자 현미경) 이미지이다. 이를 통하여 기존 논문에서 보고된 바와 같이 고품질의 BN 박막을 확인할 수 있었다.
도 18 (a)는 광학 현미경(optical microscopy)으로 얻은 접촉각을 측정하여 용액 공정처리된 BN 박막의 표면 에너지 특성을 보여준다. 측정된 접촉각(contact angle)은 45.2°로 실리콘 이산화물(silicon dioxide)(36.8°)보다 약간 높다. 이는 용액 공정 처리된 BN 박막이 소수성 표면 특성보다는 친수성 표면 특성을 가짐을 의미한다. 하이드록실 계 용매로 용해되는 경향이 있는 용액 공정 처리된 BN 박막(solution-process based on BN thin film)의 표면 특성은 화학적 위험없이 용액 공정 기술에 적합하다. 도 18 (b)와 (c)는 BN 박막에서 AFM과 SEM 측정 이미지를 보여준다.
BN 박막의 표면 형태는 50nm ~ 200nm의 BN 분말 크기로 인해 161nm의 거칠기를 나타낸다. 용액에서 초음파 처리 후 작은 입상 BN 분말을 사용함으로써 BN 박막의 표면 형태가 20% 향상되었다. 또한, SEM 이미지는 이를 전반적으로 지원하여 샘플에서 전체 기판을 덮는 상대적으로 균일한 BN 박막을 얻을 수 있다. 100℃ 미만의 저온에서 스핀 코팅, 스프레이 및 AD로 제조된 용액 처리 BN 박막에서 다양한 배치 및 샘플에서 균일성이 관찰되었음을 유의해야 한다. 이 결과는 BN 박막 기반의 최적화 된 용액 공정(solution-process based on BN thin film)이 100℃ 미만의 낮은 공정 온도와 넓은 영역에서 우수한 균일성을 필요로 하는 고성능 유연 나노 전자(flexible nanoelectronics)를 실현하기 위해 실용적이며 재현 가능함을 보여준다.
도 19 (a)는 스핀 코팅, 스프레이 및 AD 방법을 사용하여 증착된 용액 공정 처리된 BN 박막의 XRD 패턴을 보여준다. XRD 패턴으로부터의 피크는 26.7ㅀ에서 관찰되며 육각형 BN의 0002와 26.7°에서 관련이 있다. 스핀 코팅 법의 경우, 55°에서 약간의 피크가 관찰되었으며, 이는 육각형 BN의 0004와 관련이 있다. 또한, XRD 결과로부터 평면 사이의 계산 된 간격은 3.33Å이며 이는 1500℃까지의 온도 조건을 갖는 CVD 방법을 사용하여 제조된 BN 박막에서 유사하다. 결과는 저온에서 용액 처리 방법을 사용하여 고품질의 BN 박막을 얻을 수 있음을 보여준다. 특히, 용액 공정 처리된 BN 박막의 피크는 증착 방법의 유형에 관계없이 같은 정도로 나타난다. 본 연구에서 논의된 용액 공정 방법은 특히, 에어로졸(aerosol)로의 BN 분말(BN powder)의 phase-transition은 BN 박막의 배향을 포함한 결정 구조에 영향을 미치지 않는다는 것을 나타낸다. 우리는 또한 다른 증착 방법을 사용하여 제조된 용액 공정 처리된 BN 박막을 특성화하기 위해 라만 분광법을 수행했다. 도 19 (b)에서 볼 수 있듯이, 라만 스펙트럼의 피크는 BN 피크로 잘 알려진 1368 cm-1에서 관찰된다. 상이한 용액 공정 방법에 의해 증착된 모든 BN 박막에서 라만 스펙트럼으로부터의 이러한 피크는 거의 일치하는 모습을 보였다. 이는 제조 공정 중에 외부 환경으로부터의 화학적 상호 작용 및 용액 자체의 교차 오염을 포함하는 실질적인 도핑이 유도되지 않았다는 것을 의미한다.
다른 방법으로 증착된 용액 공정 처리 된 BN 박막에서 화학 결합을 결정하기 위해 도 20 (a)와 같이 XPS 측정을 수행했다. 1s 피크의 붕소는 두개의 피크로 구성된다 : 하나의 피크는 질소에 붕소가 결합된 경우 190.4eV에 위치하며, 원소 붕소의 경우에는 188.6eV이다. 도 20 (b)는 스핀 코팅, 분사 및 AD 법을 사용하여 증착된 용액 공정 처리된 BN 박막에서 붕소와 질소 사이의 결합에 관련된 붕소의 1S 피크가 190.3eV, 189.7 eV 및 189.9eV이다. CVD 법을 사용하여 증착된 BN 박막의 경우와 비교할 때, 결합 에너지의 크기는 보고된 논문에서 질소에 결합된 붕소의 특성 에너지가 189.7에서 190.7 eV 범위에 가까웠다.
결론적으로, 우리는 유연한 나노 전자공학을 위한 100℃의 낮은 공정 온도에서 다양한 유형의 스핀 코팅, 분사 및 AD 방법을 사용하여 증착된 용액 공정 처리된 BN 박막의 재료 특성을 조사했다. AFM, SEM, 라만 분광법, XRD 및 XPS를 포함한 다양한 분석 기술로 특징 지은 결과는 용액 공정 처리된 BN 박막의 재료 특성이 CVD 처리된 BN 박막의 재료 특성과 경쟁할 수 있음을 보여준다. 공정 온도를 높이지 않고 제조 공정을 최적화함으로써 재료 특성을 개선할 여지는 여전히 남아 있다. 이 재료는 플렉시블 기판과 호환되는 대면적 나노 전자공학(large-area nanoelectronics compatible with flexible substrates)에서 BN 박막의 잠재력을 개발하기 위한 새로운 경로를 열 수 있다고 믿는다.
(실시예)
본 발명의 실시예에서는 용액 공정을 사용하여 BN 박막이 증착하여 제작된 SWCNT-TFT를 도 11 ~ 14를 참조하여 설명한다.
도 11은 본 발명의 실시예에 따른 용액 공정을 사용하여 BN 박막이 증착하여 제작된 SWCNT-TFT의 구조이며, (a) 게이트 절연막(gate insulator)으로써, BN 층간 박막들(BN interlayer films)을 갖는 Al2O3 이중층을 갖는 BN-증착된 SWCNT-TFT의 개략적인 단면도, (b) SWCNT 및 BN의 화학적인 구조, (c) 용액 공정 처리된 BN의 표면 형태 원자력 현미경(AFM) 및 주사 전자 현미경(SEM) 측정으로 얻은 박막 이미지를 나타낸 사진이다.
본 연구에서는 고성능 단일 벽 탄소 나노 튜브 박막 트랜지스터(single-walled carbon nanotube thin-film transistors, SWCNT-TFT)의 저전압 작동을 위한 용액 공정 처리 질화 붕소(BN) 박막의 잠재력을 보여준다. 용액 공정 처리된 고유전율 유전체층(solution-processed high-k dielectric layers) 사이에서 BN 박막을 사용하면 SWCNT TFT의 게이트 절연체의 계면 특성(interfacial characteristics)이 향상되어 누설 전류가 3배 감소했다. 또한, 증착 층(encapsulation layer)으로 용액 공정 처리된 BN 박막을 사용함으로써 SWCNT-TFT의 향상된 디바이스 성능의 근원을 조사했다. BN 증착 층(BN encapsulation layer)은 SWCNT-TFT의 전기적 특성을 향상시켜 선형 전계 효과 이동도(linear field-effect mobility), 서브 임계 스윙(sub-threshold swing) 및 임계 전압(threshold voltage) 뿐만 아니라 대기 중 aging effect에 대한 장기 안정성(long-term stability against the aging effect in air)의 장치 주요 지표를 포함한다. 이러한 개선은 표면에 흡수된 산소 또는 물 분자에 의해 유도된 계면 국부화 된 상태(interfacial localized states)의 감소된 상호 작용에 의해 달성될 수 있다. 본 연구는 나노 전자공학(nanoelectronics)에서 용액 공정 처리된 BN 박막(solution-processed BN thin films)의 잠재성을 입증할 수 있는 유망한 방법을 제시하였다.
질화 붕소(boron nitride, BN)는 동일한 수의 붕소 및 질소 원자(boron and nitrogen atoms)로 이루어진 화합물이다. 약 6eV의 직접 밴드 갭 에너지와 약 3eV의 낮은 유전 상수를 갖는 넓은 밴드 갭과 같은 유망한 재료 특성으로 인해 BN 박막은 다양한 전자 응용 분야에서 매우 기술적 관심을 끌고 있다. 최근, 원자 층(atomic layer)까지 BN 박막이 고온 안정성(high temperature stability), 낮은 유전 상수(low dielectric constant), 높은 기계적 강도(high mechanical strength), 큰 열전도도(large thermal conductivity), 높은 내식성(high corrosion resistance)을 가지고 있기 때문에 나노 전자공학에 대한 연구가 활발히 이루어지고 있다. BN 박막은 육각형 BN(hexagonal BN, h-BN), rhomboheral BN(r-BN), 입방체 BN(cubic BN, c-BN) 및 우르자이트 BN(wurtzite BN, w-BN) 격자를 비롯한 다양한 결정 구조를 가지고 있다. h-BN 박막은 탄소 기반 물질(carbon-based materials)과 유사한 화학 구조(~ 1.7%의 작은 격자 불일치)를 나타내므로 2 차원 그래핀 디바이스에서 이러한 구조적 특성을 활용하려는 노력이 있어 왔다. BN 박막의 기술적 영향은 광전자(optoelectronics), 방사선 검출(radiation detection), 스핀 트로닉스(spintronics), 바이오 센싱(biosensing), 고온 및/또는 방사선 저항 장치(high temperature and/or radiation resistant devices)에서 입증되었다.
BN 기반 기술에 관한 대부분의 보고된 연구는 BN 박막의 에피택셜 성장(epitaxial growth of BN films)에서 파생되었으며, BN 박막은 진공 기술(vacuum-technology)을 통해 최대 1500℃의 높은 공정 온도를 요구한다. 이러한 이유로, 다양한 기판에 적용할 수 있는 BN 기반 디바이스를 제조하기 위해 벌크 결정(bulk crystals)의 마이크로 기계적 분할(micromechanical cleavage)에 의해 격리된 BN 플레이크들(BN flakes)을 사용하는 새로운 접근법이 연구되었다. 다른 방법은 화학 기상 증착(CVD, chemical vapor deposition)에 의한 BN의 직접 성장(direct growth of BN)이다. 그러나, 이러한 방법은 일반적으로 높은 공정 온도와 성장 기판에서 생성된 BN 박막을 전달하는 복잡한 규정을 필요로 하는 이러한 방식으로 생산하기 위한 과제에 직면한다.
본 연구에서는 고성능 단일 벽 탄소 나노 튜브 박막 트랜지스터(single-walled carbon nanotube thin-film transistors, SWCNT-TFT)를 위한 용액 공정 처리된 BN 박막의 잠재력을 입증했다. 용액 공정 처리된 고유전율 유전체층의 중간층으로써의 BN 박막의 전기적 특성에 대한 기본적인 연구는 SWCNT-TFT에서 고성능 저전압 동작을 실현하는 열쇠이다. 우리는 또한 증착 층으로 용액 공정 처리된 BN 박막을 사용하여 SWCNT-TFT의 소자 성능을 실험했다. SWCNT-TFT에서 채널의 전면과 후면 사이의 계면에서 국부적인 상태에서의 소자 물리학을 논의한다.
* 실험
0.01 Ω·cm의 저항률을 갖는 p-도핑 된 실리콘 웨이퍼가 TFT 용 게이트 전극으로 사용되었다. 실리콘 웨이퍼는 통상적인 아세톤의 유기 용매(organic solvents of acetone) 및 10분 동안 초음파 욕조 내의 이소 프로필 알코올(isopropyl alcohol)로 세정하였다. 세정 공정 후, 유기 잔류물(organic residue)을 제거하기 위해 5분 동안 오존 챔버(ozone chamber)에서 자외선(UV) 방사(ultraviolet radiation)로 기판을 처리하였다. 불활성(inert) 환경에서 실온에서 12시간 동안 자기 교반하에 2-메톡시 에탄올(0.15M의 농도)에 질산 알루미늄 수화물 분말(aluminium nitrate nonahydrate powders (99.997%) in 2-methoxyethanol(a concentration of 0.15M) with magnetic)(99.997 %)을 용해시켜 산화 알루미늄(Al2O3) 용액(aluminium oxide(Al2O3) solution)을 합성하였다. 20 nm 두께의 Al2O3 게이트 절연막(20 nm thick Al2O3 gate dielectric films)을 스핀-코팅에 의해 증착한 후 주변 대기 하에서 50℃에서 2분 동안 프리-베이킹(pre-baking)하고 350℃에서 1시간 동안 열 어닐링(thermal-annealing)하였다. 다음으로, 2-프로판올 용매(2-propanol solvent)(99.5 % anhydrous) 중의 3 wt% BN 분말(AC6103, MOMENTIVE)을 스핀-코팅에 의해 침착시켜 10 nm 두께의 BN 박막을 형성시켰다. 그 후, 샘플을 100℃에서 30분 동안 어닐링하여 용매(solvent)를 제거하였다. SWCNT의 치밀한 랜덤 네트워크를 형성하기 위해, 표면 유전성(surface hydrophilic)을 만들기 위해 10분 동안 오존 챔버에서 게이트 유전막을 자외선(UV) 방사로 처리했다. 샘플을 10분 동안 3-(아미노 프로필) 트리에 톡시 실란(APTES, 99% 시그마 알드리치)[3-(aminopropyl)triethoxysilane(APTES, 99% Sigma Aldrich)]에 의해 표면 처리하였다. 95% 반도체 성 SWCNT 현탁액(NanoIntegris Inc. Iso-Nanotubes-S, 직경 범위 1.2-1.7nm 및 길이 범위 300nm)을 게이트 유전막 위에 드롭 캐스팅(drop casted)된 후, 탈 이온수(DI) 물(deionized(DI) water)로 세척하고, 여분의 SWCNT를 제거하기 위해 질소 가스(nitrogen gas)로 건조시킨다. 다음에 채널 영역을 패터닝 한 후 ~10-6 torr의 진공 하에서 전자빔 증착(electron-beam evaporation)을 사용하여 소스/드레인 전극으로써 50 nm 두께의 금(Au)을 증착시켰다. 최종적으로, SWCNT-TFT를 위한 증착층을 형성하기 위해 2-프로판올 용매(2-propanol solvent(99.5% anhydrous)) 중의 3 wt% BN 분말(AC6103, MOMENTIVE)을 스핀-코팅에 의해 증착시켰다(deposited).
도 11 (a)와 (b)는 BN 층간 절연막과 SWCNT와 BN의 화학 구조로써 Al2O3 이중층을 갖는 BN-증착된 SWCNT-TFT의 개략적인 단면을 보여준다. 도 11(c)에 도시된 바와 같이, 원자력 현미경(AFM) 측정에 의해 얻어진 BN 박막의 표면 형태는 50 nm 내지 200 nm의 BN 분말 크기에 기인 한 161 nm의 거칠기를 나타낸다. BN 박막의 표면 형태는 BN 분말의 작은 입자를 사용하는 용액에서 초음파 처리 후 20%까지 향상되었다. 주사 전자 현미경(SEM) 이미지는 용액-공정(solution-process)을 사용하여 전체 기판을 덮는 상대적으로 균일한 BN 박막을 얻을 수 있음을 보여준다. AFM 및 SEM 측정 결과는 BN 박막을 증착하는 최적의 용액 공정이 낮은 공정 온도와 넓은 영역에서의 우수한 균일성을 필요로 하는 고성능 나노 전자 기기에 효과적이며 실용적이다. 본 발명에서 제작된 SWCNT-TFT는 채널 폭(channel width)이 1000 m, 채널 길이(channel length)가 50 m이다. 모든 샘플의 전기적 특성은 대기에서 Agilent 4155B 반도체 파라미터 분석기로 측정했다. 드레인 전극과 소스 전극 사이 및 게이트 전극과 소스 전극 사이의 인가 전압은 각각 -2V 및 -2V 이었다.
* 결과
도 12는 J-E 특성 a) 단일층 Al2O3, b) 이중층Al2O3, c) 중간층(BN)을 사용한 Al2O3 소자를 나타낸 도면이다. 중간층(interlayer)에 용액 공정 처리된 BN 박막(solution-processed BN thin films as an interlayer)을 사용한 (a) 단층 Al2O3 및 (b) 이중층 Al2O3 유전체 및 (c) 이중층 Al2O3 유전체의 용액 공정 처리를 구성한 금속-절연체-금속(metal-insulator-metal, MIM) 구조의 J-E 특성을 나타낸 도면이다.
BN 박막(BN thin film)이 SWCNT-TFT에 미치는 영향을 확인하기 위하여 BN-증착(BN-encapsulation) 공정을 전후의 SWCNT-TFT의 전달 특성을 비교 분석하여 도 14에 나타냈다. 초기값에 비하여 BN-증착 공정을 수행한 소자에서는 Vth(threshold voltage) 값이 0V, 음의 방향으로 이동한 것을 볼 수 있다. 이는 BN이 SWCNT의 표면상에 흡수된 산소 또는 물 분자에 의해 유도된 채널 내의 전하 캐리어의 상호 작용을 억제하였기 때문이다. 이러한 억제 효과는 SWCNT-TFT위에 용액 공정으로 제작된 BN 박막을 증착(encapsulation) 하였을 때의 서브 임계 스윙(sub-threshold swing, S.S.) 값이 2배 감소한 결과가 뒷받침 해준다. 또한, 전계 효과 이동도는 BN 박막을 encapsulation 공정하였을때 SWCNT-TFT에서 1.84에서 2.1 cm2/Vs로 증가했다.
도 12는 용액 공정 처리된 단층 Al2O3와 이중층 Al2O3 유전체로 구성된 MIM(Metal-Insulator-Metal) 구조의 적용 전계(E)의 함수로써 누설 전류 밀도(J)를 보여준다. 중간층으로서의 박막(film). 일반적으로, 열-어닐링 공정 동안 핀-홀로 인해 용액 공정 처리된 고유전율 유전막에서 큰 누설 전류 밀도가 관찰된다. 이러한 이유로, 핀-홀을 통한 누설 경로를 억제하기 위해 TFT의 이중층 유전체 막이 사용되었다. 도 12 (a)와 (b)에서 알 수 있듯이, 이중층 Al2O3 유전막의 MIM 구조에서의 누설 전류 밀도는 단일 층의 누설 전류 밀도보다 10-4에서 10-6으로 감소되어 보고된 결과와 잘 일치한다. 도 12(c)는 용액 공정 처리된 고유전율 유전막(high-k dielectric films)의 MIM 구조에서 누설 전류 밀도(leakage current density)에 대한 중간층으로써 용액 공정 처리된 BN 박막의 효과를 보여준다. 누설 전류 밀도는 국부적으로 분포된 핀홀을 통한 연속 누설 경로의 형성을 방지하기 위해 BN 박막을 사용한 후에 MIM 구조에서 3 차수만큼 감소되었다.
다음으로 -2V에서 2V까지의 저전압 동작을 갖는 소자 성능의 SWCNT-TFT에 증착 층(encapsulation layer)으로써 용액 공정 처리된 BN 박막의 효과를 조사한다.
도 13은 BN 박막을 증착한(encapsulation) SWCNT-TFT에서 용액 공정 처리된 BN 증착 전후의 게이트 전압의 함수: (a) 전달 특성(transfer characteristics), 및 (b) 선형 영역에서의 전계 효과 이동도(field-effect mobility)를 나타낸 도면이다.
도 13(a)는 BN 박막으로 증착하기 전후의 SWCNT-TFT의 전달 특성을 보여준다. 초기 값과 비교하여 SWCNT-TFT의 문턱 전압(Vth, threshlod voltage)은 0 V 쪽 음의 방향으로 이동되었으며, 이는 SWCNT-TFT의 동작이 depletion mode에서 enhancement mode로 전환되었음을 의미한다. SWCNT-TFT는 SWCNT 표면의 산소 또는 물 분자의 화학 흡수(chemical absorption of oxygen or water molecules)로 인해 양의 방향으로 이동하는 Vth를 나타낸다. Vth가 음으로 이동된 결과는 증착 층으로써 BN 박막에서의 사용이 채널 내의 전하 캐리어와 SWCNT 의 표면 상에 흡수된 산소 또는 물 분자에 의해 유도된 계면 국부적인 상태(interfacial localized states)의 상호 작용을 억제할 수 있다고 추정된다. 이러한 전하 캐리어의 상호작용 억제 효과는 용액 공정 처리된 BN 박막으로 증착된 SWCNT-TFT의 서브 임계 스윙(sub-threshold swing, S.S.)이 초기와 비교할 때 2배 감소한 결과에 의해 뒷받침될 수 있다. 개선된 S.S.는 전하 캐리어(charge carriers)와 트랩 상태(trap states) 사이의 계면 상호 작용(interfacial interaction)의 억제에 기인한다. 전하 산란(charge scattering)으로 인해 채널 층 상에 대부분의 패시베이션 막(passivation films)을 추가로 증착한 후에, 직선 영역에서 선형 전계 효과 이동도(linear field-effect mobility)는 다소 감소하는 것이 관찰된다. 특히, 전계 효과 이동도를 나타낸 도 13(b)에 도시된 바와 같이, 선형 전계 효과 이동도는 증착 층(encapsulation layer)으로써 BN 박막을 사용한 후에 SWCNT-TFT에서 1.84에서 2.1 cm2/V-s로 증가되었다는 것을 게이트 전압의 함수로써 나타낸다. 캐리어 농도의 함수로써 전계 효과 이동도의 피크 값에 도달하는 게이트 전압이 BN 박막으로 증착된 SWCNT-TFT에서 0V에서 -1.8V로 이동되었다는 것은 Vth가 변경 가능하고 조정가능(tunable)하다는 의미다. SWCNT-TFT에서 전하 운송(charge transport)을 향상시키는 것은 비교적 약한 쌍극자-쌍극자 상호 작용(relatively weak dipole-dipole interaction)을 갖는 적절한 유전체 물질(dielectric material)로 추정된다.
우리는 또한 공중(in air)에 보관될 때 aging effect에 대한 SWCNT-TFT의 장기 안정성을 조사하였다.
도 14는 (a) BN 박막을 증착한(encapsulation) SWCNT-TFT 소자의 장시간 안정성, 및 (b) SWCNT-TFT의 소자 성능에 대한 2-프로판올 용매(2-propanol solvent)로 열 어닐링(thermal annealing)의 효과를 나타낸 도면이다.
도 14(a)는 BN 박막으로 증착된 SWCNT-TFT의 전달 특성이 14일 동안 대기 상태로 유지된 후 거의 변하지 않았음을 보여 주며, 이는 증착 층으로 BN 박막을 사용하면 장기 안정성이 향상됨을 나타낸다. SWCNT-TFT의 소자 성능 향상의 근원을 밝히기 위해 BN 박막에 대한 용매의 열 어닐링 효과를 조사하여 대조 실험을 하였다. 도 14(b)는 2-프로판올 용매(2-propanol solvent)로 열 어닐링(thermal annealing) 후에 SWCNT-TFT의 전달 특성을 보여준다. 초기와 비교하여 SWCNT-TFT의 소자 성능 향상은 관찰되지 않았지만, BN 박막으로 증착된 SWCNT-TFT의 경우와 비교하여 현저한 저하가 두드러졌다. 결론적으로, SWCNT-TFT의 향상된 TFT 디바이스 성능의 기원은 표면에 흡수된 산소 또는 물 분자에 의해 유도된 계면 국부적인 상태와의 상호 작용(interaction with interfacial localized states)을 감소시키기 위해 BN 박막의 전하 스크리닝(charge screening)으로 인한 것으로 추정된다.
* 결론
SWCNT-TFT는 중간층(interlayer) 및 증착 층(encapsulation layer)으로 작용하는 용액 공정 처리된 BN 박막(solution-processed BN thin films)을 사용하는 SWCNT-TFT는 전기 특성이 향상된 소자 성능을 보였다.
상기 중간층(interlayer) 및 상기 증착 층(encapsulation layer)에 용액 공정 처리된 BN 박막(solution-processed BN thin films)을 사용하여 제작된 상기 SWCNT-TFT는 전기 특성이 향상된 소자 성능을 보였으며, 용액 공정 처리된 고유 전율 유전막들(solution-processed high-k dielectric films)의 누설 전류 밀도(leakage current density)가 현저하게 감소되었으며, SWCNT TFT의 문턱 전압 Vth(threshold voltage), 서브 임계 스윙(sub-thread swing, S.S.) 및 선형 전계 효과 이동성(linear field-effect mobility) 뿐만 아니라 공기 중 시간 경과의 aging effect에 대한 장기 안정성(long-term stability)이 향상되어 SWCNT-TFT의 전기 특성 개선됨을 입증했다. 본 연구는 나노 전자 공학(nanoelectronics)에서 용액 공정 처리된 BN 박막의 잠재성을 입증할 수 있는 유망한 방법을 제시할 수 있다.
구분 기존 본 발명
제작공정 현재 질화 붕소(BN)를 이용하여 소자를 제작하는 일반적으로 CVD 방법과 기계적 박리 방법을 사용한다.
기계적 박리 방법은 2차원 구조체를 만드는 좋은 방법이나 원하는 두께의 결정을 대면적으로 얻기에는 적합하지 않다 또한 기판 오염의 문제가 있다.
CVD 방법은 촉매 금속위에 질화붕소를 직접 성장 시키는 방법으로 대면적 생산이 불가능 하며 공정 온도가 매우 높다는 단점이 있다. 		본 발명은 용액 공정을 통하여 BN 박막 형성함으로서
1. 복잡하고 값비싼 장비 불필요.
2. 박막 형성을 위한 전문적 기술자 불필요.
3. 대면적, 대량 생산가능-> 상업화에 유리.
4. 100℃ 미만의 저온의 공정 -> 비용 면에서 유리.
하다는 장점을 가진다.
소자제작 1. 질화붕소를 이용한 소자 제작은 높은 공정 온도 때문에 대부분 강성 기판을 위주로 소자 제작이 이루어짐
2. 유연 기판위에 질화붕소를 제작 하려는 시도가 있으나 아직 부족한 실정 		저온 공정
1. 유연 기판을 이용한 소자 제작에 유리
2. 다른 2차원 나노 재료 물질과의 결합에 유리
용액 공정
복잡한 공정 프로세스 제거를 통한 공정 시간 단축
용액 공정을 사용한 질화 붕소(BN) 박막 제조 방법이 적용 가능한 제품은 햅틱 디바이스, 스마트 밴드, 스마트 스킨, 로보틱스에 적용할 수 있다. 본 기술은 스마트 워치, 로봇 핸드, e-skin, 기타 웨어러블 디바이스에 응용이 가능하다.
최근 스마트 시계, 스마트 옷, 스마트 안경 등 웨어러블 디바이스 관련 기술이 급속히 발전하고 있고, 이러한 추세는 패션, 가전제품 등 더 다양한 분야로 확대되어 나가고 있다. 웨어러블 스마트 기기의 세계시장은 모든 분야에서 2021년까지 높은 성장이 기대되며, 특히 스포츠와 피트니스 분야에서 2017년까지 주목할 만한 성장이 기대되며, 이는 2017년∼2021년까지 의료와 헬스케어 분야에 긍정적인 전망이 예측된다.
이상에서 설명한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진자가 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있음을 이해할 수 있을 것이다.
BN: 질화 붕소(boron nitride)
AD: 에어로졸 증착(aero-sol deposition)
SWCNT-TFT: 단일 벽 탄소 나노 튜브 박막 트랜지스터(single-walled carbon nanotube thin-film transistors)

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 용액 공정을 사용하여 질화 붕소(boron nitride, BN) 분말(powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 기판 위에 질화 붕소(BN) 박막을 형성하며,
    상기 용액 공정(solution process)을 사용하여 상기 질화 붕소(BN) 박막을 증착하여 제작한 드레인, 소스, 게이트를 구비하는 SWCNT-TFT(single-wall carbon nanotube thin film transistor)에 있어서,
    상기 SWCNT-TFT는 p-도핑된 실리콘 층 위에, 단일층 Al2O3, 중간층(BN, boron nitride), 단일층 Al2O3, 탄소 나노튜브(carbon nanotube), 상기 탄소 나노튜브 위에 상층(BN, boron nitride)이 형성되며, 상기 상층(BN, boron nitride) 그 양단에 금(Au)이 형성되는 것을 특징으로 하는 SWCNT-TFT.
  9. 용액 공정을 사용하여 질화 붕소(boron nitride) 분말(BN powder)을 용매(solvent)에 용해시켜 대면적을 기반으로 기판 위에 질화 붕소(BN) 박막을 형성하며,
    상기 용액 공정(solution process)을 사용하여 상기 질화 붕소(BN) 박막을 증착하여 제작한 드레인, 소스, 게이트를 구비하는 SWCNT-TFT(single-wall carbon nanotube thin film transistor)를 제조하며,
    상기 SWCNT-TFT는 p-도핑된 실리콘 층 위에, 단일층 Al2O3, 중간층(BN, boron nitride), 단일층 Al2O3, 탄소 나노튜브(carbon nanotube), 상기 탄소 나노튜브 위에 상층(BN, boron nitride)이 형성되며, 상기 상층(BN, boron nitride) 그 양단에 금(Au)이 형성되는, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  10. 제9항에 있어서,
    상기 용액 공정은
    a) 기판의 유기물 제거를 위해 기판 클리닝 단계; 및
    b) 유기 용매(organic solvent)에 50nm ~ 200nm 크기의 상기 BN 분말(BN powder)을 교반하여 분산 용액 제작 후, 상기 기판의 표면 에너지 증가를 위하여 일정 시간 동안 자외선(UV) 오존으로 처리하여 스핀 코팅기에 의해 기판에 용액 형태의 질화 붕소(BN)를 고르게 도포하는 스핀 코팅(spin coating) 공정 단계;
    를 포함하는, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  11. 제10항에 있어서,
    상기 기판 클리닝은
    상기 기판의 유기물 제거를 위해 아세톤-메탄올-IPA 초음파 세척하는, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  12. 제10항에 있어서,
    상기 스핀 코팅은
    b1) 상기 유기 용매에 상기 BN 분말(BN powder)을 교반하여 분산 용액을 제작하는 단계;
    b2) 상기 기판의 표면 에너지 증가를 위하여 20분 동안 자외선(UV) 오존으로 처리하는 단계;
    b3) 상기 스핀 코팅기를 사용하여 Si 기판에 용액 형태의 질화 붕소(BN)를 고르게 도포하는 단계; 및
    b4) 어닐링 과정에 의해 유기 용매 성분을 제거하는 단계;
    를 포함하는 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  13. 제9항에 있어서,
    상기 용액 공정은 c) PEI(polyethylenimine) 용액을 대기 분위기의 에어 브러시를 사용하여 기판 상에 흡착 및 어닐링하며, 상기 에어 브러시를 사용하여 용액에 분산된 BN 플레이크(BN flakes)를 상기 기판에 도포하는 스프레이(spray) 공정 단계를 포함하며,
    상기 스프레이 공정은
    c1) PEI(polyethylenimine) 용액을 대기 분위기의 에어 브러시를 사용하여 기판 상에 흡착 및 어닐링하는 단계;
    c2) 상기 에어 브러시를 사용하여 용액에 분산된 BN 플레이크(BN flakes)를 기판에 도포하는 단계; 및
    c3) 어닐링에 의해 PEI 용매를 제거하는 단계;
    를 포함하는 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  14. 제9항에 있어서,
    상기 용액 공정은 d) 에어로졸 증착(AD, aero-sol deposition) 공정 단계를 포함하며,
    상기 에어로졸 증착(AD, aero-sol deposition) 공정은
    d1) 수송 기체(He 가스)를 에어로졸 챔버(deposition chamber)에 주입하는 단계;
    d2) BN 분말의 에어로졸 내부관을 통하여 이동되는 단계; 및
    d3) 상기 에어로졸 챔버에 연결된 노즐을 통해 BN 분말(BN powder)을 상기 기판에 분사하는 단계;
    를 포함하는 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  15. 제9항에 있어서,
    용액 공정 처리 된 BN 박막(solution-processed BN thin films)의 두께는 100nm 인, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  16. 제9항에 있어서,
    상기 SWCNT-TFT의 중간층(BN, boron nitride)에 상기 BN 박막을 적용하여 제작된 소자에서는 BN 박막이 국부적으로 형성된 핀홀을 제거함으로써 누설전류가 감소하는, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  17. 제9항에 있어서,
    상기 SWCNT-TFT의 상층(BN, boron nitride)은 BN 증착(BN-encapsulation) 공정에 의해 도핑되어 SWCNT TFT의 문턱 전압 Vth(threadhold voltage) 값이 감소하여, 전력 소비를 줄이는, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  18. 제17항에 있어서,
    상기 SWCNT-TFT의 문턱 전압 Vth가 감소하면, 이는 SWCNT-TFT의 동작이 depletion mode에서 enhancement mode로 전환되었음을 의미하며, SWCNT-TFT는 SWCNT 표면의 산소 또는 물 분자의 화학 흡수(chemical absorption of oxygen or water molecules)로 인해 양의 방향으로 이동하는 Vth(threshold voltage)를 나타내며, Vth가 음으로 이동된 결과는 증착 층으로써 BN 박막에서의 사용이 채널 내의 전하 캐리어와 SWCNT 의 표면 상에 흡수된 산소 또는 물 분자에 의해 유도된 계면 국부적인 상태(interfacial localized states)의 상호 작용을 억제하고, 전하 캐리어의 상호작용 억제 효과는 용액 공정 처리된 BN 박막으로 증착된 SWCNT-TFT의 서브 임계 스윙(sub-threshold swing, S.S.)이 초기와 비교할 때 2배 감소하며, 개선된 S.S.는 전하 캐리어(charge carriers)와 트랩 상태(trap states) 사이의 계면 상호 작용(interfacial interaction)의 억제에 기인하는, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  19. 제18항에 있어서,
    상기 상층에 BN층의 패시베이션 막(passivation films)을 추가로 증착한 후에, 직선 영역에서 선형 전계 효과 이동도(linear field-effect mobility)는 감소하며, 증착 층(encapsulation layer)으로써 BN 박막을 사용한 후에 SWCNT-TFT의 게이트 전압이 1.84에서 2.1 cm2/V-s로 증가되며, 캐리어 농도의 함수로써 전계 효과 이동도의 피크 값에 도달하는 게이트 전압이 BN 박막으로 증착된 SWCNT-TFT에서 0V에서 -1.8V로 이동되었다는 것은 Vth가 변경이 가능하고 조정가능한(tunable), 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
  20. 제18항에 있어서,
    상기 중간층 및 상기 증착 층(encapsulation layer)에 용액 공정 처리된 BN 박막(solution-processed BN thin films)을 사용하여 제작된 상기 SWCNT-TFT는 전기 특성이 향상된 소자 성능을 보였으며, 용액 공정 처리된 고유 전율 유전막들(solution-processed high-k dielectric films)의 누설 전류 밀도(leakage current density)가 감소되었으며, SWCNT TFT의 문턱 전압 Vth, 서브 임계 스윙(sub-threshold swing, S.S.) 및 선형 전계 효과 이동성(linear field-effect mobility) 뿐만 아니라 공기 중 시간 경과의 aging effect에 대한 장기 안정성(long-term stability)이 향상되어 SWCNT-TFT의 전기 특성이 개선된, 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법.
KR1020170022337A 2017-02-20 2017-02-20 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법 KR102023106B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170022337A KR102023106B1 (ko) 2017-02-20 2017-02-20 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170022337A KR102023106B1 (ko) 2017-02-20 2017-02-20 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법

Publications (2)

Publication Number Publication Date
KR20180096098A KR20180096098A (ko) 2018-08-29
KR102023106B1 true KR102023106B1 (ko) 2019-09-20

Family

ID=63434937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170022337A KR102023106B1 (ko) 2017-02-20 2017-02-20 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법

Country Status (1)

Country Link
KR (1) KR102023106B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102534772B1 (ko) * 2021-02-17 2023-05-22 한국과학기술연구원 자기정렬된 질화붕소나노튜브-탄소나노튜브 혼합체를 이용한 전계효과트랜지스터 및 그 제조방법
CN114121383B (zh) * 2021-12-02 2022-11-01 上海大学 一种柔性电极及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480817B1 (ko) * 2013-09-24 2015-01-13 한국과학기술연구원 보라진 다량체를 전구체로 활용하여 금속촉매 효과로 성장된 고품질의 질화 붕소막 및 그 제조방법
KR101530378B1 (ko) * 2014-12-03 2015-06-22 (주)씨앤켐 박리층 및 그 제조방법
WO2016088793A1 (ja) 2014-12-05 2016-06-09 日本化薬株式会社 有機化合物及びその用途
WO2017021794A1 (en) * 2015-07-31 2017-02-09 National Research Council Of Canada Apparatus and method for aerosol deposition of nanoparticles on a substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5711448B2 (ja) 2009-02-24 2015-04-30 ダイキン工業株式会社 ヒートポンプシステム
KR101685791B1 (ko) 2015-03-18 2016-12-13 성균관대학교산학협력단 도선 및 반도체 소자 배선용 나노 카본 재료 및 육방정계 질화붕소 적층구조물 및 이의 제조 방법
KR101721753B1 (ko) 2015-04-22 2017-03-30 한국과학기술원 고품질 육방정 질화붕소 나노시트 제조 방법 및 이를 이용하여 제조된 육방정 질화붕소 나노시트

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480817B1 (ko) * 2013-09-24 2015-01-13 한국과학기술연구원 보라진 다량체를 전구체로 활용하여 금속촉매 효과로 성장된 고품질의 질화 붕소막 및 그 제조방법
KR101530378B1 (ko) * 2014-12-03 2015-06-22 (주)씨앤켐 박리층 및 그 제조방법
WO2016088793A1 (ja) 2014-12-05 2016-06-09 日本化薬株式会社 有機化合物及びその用途
WO2017021794A1 (en) * 2015-07-31 2017-02-09 National Research Council Of Canada Apparatus and method for aerosol deposition of nanoparticles on a substrate

Also Published As

Publication number Publication date
KR20180096098A (ko) 2018-08-29

Similar Documents

Publication Publication Date Title
Kim et al. Synthesis of hexagonal boron nitride heterostructures for 2D van der Waals electronics
Wu et al. Organic–inorganic hybrid CH 3 NH 3 PbI 3 perovskite materials as channels in thin-film field-effect transistors
US9761443B2 (en) Method for passivating surfaces, functionalizing inert surfaces, layers and devices including same
US9941380B2 (en) Graphene transistor and related methods
Singh et al. Molecular n-doping of chemical vapor deposition grown graphene
US10756271B2 (en) Methods of graphene growth and related structures
US9028919B2 (en) Epitaxial graphene surface preparation for atomic layer deposition of dielectrics
Zeng et al. Solution processed thin film transistor from liquid phase exfoliated MoS2 flakes
US10369595B2 (en) Structure comprising a 2-dimensional material
Li et al. Zinc oxide nanostructures and high electron mobility nanocomposite thin film transistors
Yang et al. Modification of the optoelectronic properties of two-dimensional MoS2 crystals by ultraviolet-ozone treatment
KR102023111B1 (ko) 용액 공정 처리된 탄소/불소중합체 전계 효과 트랜지스터와 그 전하 전이 개선 방법
Kim et al. Ultrathin monolithic HfO2 formed by Hf-seeded atomic layer deposition on MoS2: Film characteristics and its transistor application
KR102023106B1 (ko) 용액 공정 기반 고품질 질화 붕소 박막 제조 및 소자 적용 방법
Park et al. High performance n-type organic–inorganic nanohybrid semiconductors for flexible electronic devices
Hui et al. n-and p-Type modulation of ZnO nanomesh coated graphene field effect transistors
Oh et al. Device characteristics of perylene-based transistors and inverters prepared with hydroxyl-free polymer-modified gate dielectrics and thermal post-treatment
Kim et al. Well-crystalline ZnO nanowire based field effect transistors (FETs)
Hussain et al. Chemical vapor deposition based tungsten disulfide (WS 2) thin film transistor
Kong et al. Solution-processable (Pc′) Eu (Pc′) Eu [TP (OH) PP]/rGO bilayer heterojunction organic transistors with exceptional excellent ambipolar performance
Yang et al. Ultrathin Al Oxide Seed Layer for Atomic Layer Deposition of High-κ Al2O3 Dielectrics on Graphene
Hong et al. Preparation of highly oriented copper phthalocyanine film by molecular templating effects for organic field-effect transistor
Jeon et al. Improvement in interfacial characteristics of low-voltage carbon nanotube thin-film transistors with solution-processed boron nitride thin films
Liu et al. Chemical-vapor-deposited graphene as charge storage layer in flash memory device
Nipane et al. Atomic Layer Etching (ALE) of WSe2 Yielding High Mobility p-FETs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right