KR101298017B1 - N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도 - Google Patents

N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도 Download PDF

Info

Publication number
KR101298017B1
KR101298017B1 KR1020080132777A KR20080132777A KR101298017B1 KR 101298017 B1 KR101298017 B1 KR 101298017B1 KR 1020080132777 A KR1020080132777 A KR 1020080132777A KR 20080132777 A KR20080132777 A KR 20080132777A KR 101298017 B1 KR101298017 B1 KR 101298017B1
Authority
KR
South Korea
Prior art keywords
thin film
inorganic
superlattice
organic
semiconductor thin
Prior art date
Application number
KR1020080132777A
Other languages
English (en)
Other versions
KR20100074375A (ko
Inventor
성명모
박예록
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020080132777A priority Critical patent/KR101298017B1/ko
Publication of KR20100074375A publication Critical patent/KR20100074375A/ko
Application granted granted Critical
Publication of KR101298017B1 publication Critical patent/KR101298017B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기층 및 N-형 무기 반도체층을 포함하는, N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 상기의 전자 기기적 용도에 관한 것으로서, 본 발명에 의하여, 유기층과 무기 반도체층을 복합함으로써 유연성 전자기기에 적용 가능한 높은 전계 효과 이동도를 가지는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 제조할 수 있고, 이를 이용하여 낮은 전압 하에서 빠른 속도로 구동되는 유연하고 투명한 다양한 전자 소자 및 장치 등을 구현할 수 있다.
유기-무기 나노복합, 초격자, 투명 반도체 박막, ALD, MLD

Description

N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도 {N-TYPE ORGANIC-INORGANIC NANOHYBRID SUPERLATTICE TRANSPARENT SEMICONDUCTOR THIN FILM, METHOD FOR PREPARING THE SAME, AND USES OF THE SAME FOR ELECTRONIC DEVICES}
본 발명은, 유연하고 투명한 전자 소자, 전자 장치 등의 전자기기에 적용 가능한 높은 전계 효과 이동도를 가지는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도에 관한 것이다.
반도체 산업 등에서 가장 기본적이고도 광범위하게 사용되는 있는 TFT(thin-film field-effect transistor)에 유기물질을 도입하려는 노력은 1980년대부터 이미 시작되었고, 이후 관련 기술의 발전에 의하여 유기 박막 트랜지스터(OTFT)를 채용한 집적회로는 전자 태그(electronic price tag), 우표, RFID(radio frequency identification)태그, 스마트 카드(smart card)뿐 아니라 전자종이 등 디스플레이 소자에까지 활용되고 있다.
특히, 최근에는 유연성 디스플레이와 같은 유연성 전자 기기의 구현에 대한 관심이 집중되면서, 유기막의 유연성과 저온 증착 가능성 등을 이유로 유기 반도체 를 사용한 전자 소자에 대해 많은 연구와 노력이 기울여지고 있다. 그 중에서도 유기 박막 트랜지스터(OTFT)는 기존의 무기 박막 트랜지스터를 대체하여 플라스틱 기판을 사용한 디스플레이 소자의 구동 회로 및 집적 회로에까지 활용영역을 넓히면서 그 응용범위가 더욱 확대되고 있다.
그러나 유기 반도체는 결정적으로 공기 중에서 불안정하고 낮은 전계 효과 이동도를 가진다는 문제점이 있다. 또한, P-형 유기 반도체가 실리콘 반도체에 상응하는 전계 효과 이동도를 보여주는 것에 비해서, N-형 유기 반도체는 훨씬 낮은 전계 효과 이동도를 나타낸다. 이는 유기 반도체 내의 유기 음이온(i.e. carbanions)들이 주위의 산소와 수증기(H2O)에 쉽게 반응하기 때문인데, 이러한 유기 반도체의 본질적 불안정성은 유기 반도체의 전기적 성능을 저하시켜 이를 이용하는 유연성 전자 기기를 구현하는데 있어서도 문제가 되고 있다.
이에 대한 대안으로서 N-형 유기 반도체의 전자 친화력이나 소수성을 조절해서 장치 구동시에 유기 반도체 내의 음이온들이 산소나 수증기(H2O)와 반응하는 것을 억제하는 방법이 있기는 하지만, 이를 통해 N-형 유기 반도체의 전계 효과 이동도를 P-형 유기 반도체만큼 높게 만드는 것은 여전히 어렵고, 고진공 하에서 제조는 높은 전계 효과 이동도를 가능하게는 하나, 많은 비용이 요구된다는 문제점이 있다.
따라서, 본 발명은, 상기 문제점을 해결하기 위하여, 높은 전계 효과 이동도를 가짐으로써 낮은 전압하에서 빠른 속도로 구동할 수 있으며 유연하고 투명한 전자 기기에 적용 가능한 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법 및 상기의 전자 기기적 용도를 제공하는 것을 목적으로 한다.
그러나 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 측면은, 기판 위에 형성된 유기층 및 N-형 무기 반도체층을 포함하는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 제공한다.
상기 N-형 무기 반도체층은 원자층 증착법에 의하여 형성된 N-형 무기 반도체 박막일 수 있고, 상기의 유기층은 자기조립 단분자막(SAMs = Self-Assembled Monolyers) 및 π-공액(conjugated) 단분자막 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 다른 측면은, 하기를 포함하는, 상기 본 발명에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법을 제공한다:
기판을 챔버 내에 배치하는 단계;
상기 챔버 내에 N-형 무기 반도체층을 형성하기 위한 무기 전구체와 산화 전구체를 주입하여 원자층 증착법에 의하여 상기 기판 위에 N-형 무기 반도체층을 형성하는 단계; 및
상기 챔버 내에 유기 전구체를 주입하여 분자층 증착법에 의하여 상기 형성된 N-형 무기 반도체층 위에 유기층을 형성하는 단계.
상기 본 발명의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법은 원자층 증착법(atomic layer deposition, ALD)에 의하여 N-형 무기 반도체층을 형성하고, 분자층 증착법(molecular layer deposition, MLD)에 의하여 유기층을 형성하여 이들을 복합시키는 것을 특징으로 한다. 본 발명에 있어서, 기판에 N-형무기 반도체층을 형성하는 단계와 유기층을 형성하는 단계는 임의의 순서로 수행될 수 있으며, 당업자가 본 발명의 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 적용하고자 하는 용도에 따라 상기 단계의 순서를 적절히 선택할 수 있다.
본 발명의 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 유연하고 투명한 전자 소자, 전자 장치 등의 전자기기 제조에 사용될 수 있는 용도를 가지며, 예를 들어, N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터(Thin-Film Field-Effect Transistor)와 유기-무기 나노복합 P/N 접합 다이오드 등에 사용될 수 있다.
본 발명의 또 다른 측면은, 하기를 포함하는 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터를 제공한다:
기판 상에 형성되는 게이트 전극;
상기의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법에 따라 제조되어, 상기 게이트 전극의 상부 또는 하부에 형성되는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막;
상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막과 전기적으로 접촉되는 소스/드레인 전극; 및
상기 게이트 전극과 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 사이에 형성되는 게이트 절연막.
또한, 상기 본 발명의 유기-무기 나노복합 P/N 접합 다이오드는 하기를 포함할 수 있다:
기판 상에 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법에 따라 형성되는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막; 및
상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 위에 형성되는 P-형 반도체 박막.
본 발명에 따른 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 높은 유연성으로 인해 유연성 전자 기기에 적용할 수 있고, 높은 전계 효과 이동도를 나타낸다. 이에 따라, 본 발명에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 높은 전계 효과 이동도를 가지는 N-형 유기-무기 나노복합 반도체를 이용한 전자 소자를 통하여 낮은 전압 하에서 빠른 속도로 구동되는 유연하고 투명한 전자 기기의 구현을 가능하게 한다. 또한, 본 발명에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 대기 중에서도 장기간의 안정성을 나타내어 이를 이용한 전자 기기의 전기적 특성이 장기간 사용에도 변하지 않는 안정성을 제공할 수 있다.
본 발명의 일 측면은, 기판 위에 형성된 유기층 및 N-형 무기 반도체층을 포함하는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 제공한다.
상기 유기층은 자기조립 단분자막(SAMs = Self-Assembled Monolyers) 및 π-공액(conjugated) 단분자막 중 하나 이상을 포함할 수 있고, 상기의 N-형 무기 반도체층은 원자층 증착법에 의하여 형성된 N-형 무기 반도체 박막일 수 있다.
상기 자기조립 단분자막을 형성하기 위한 전구체로서 알킬트리클로로실란 화합물을 사용할 수 있으며, 구체적으로, 말단에 탄소-탄소 이중결합을 포함하는 알킬기를 포함하는 알킬트리클로로실란 화합물이 바람직하게 사용될 수 있다. 예를 들어, 상기 알킬트리클로로실란 화합물에 포함된 알킬기의 탄소수는 3 내지 20, 바람직하게는 탄소수는 3 내지 10 일 수 있으나, 이에 제한되는 것은 아니다. 상기 바람직한 알킬트리클로로실란 화합물의 예로서, 7-옥테닐트리클로로실란(7-octenyltrichlorosilane), 알릴트리클로로실란 등을 들 수 있으나, 이에 제한되는 것은 아니다.
상기 π-공액 단분자막을 형성하기 위한 전구체로서 2개 이상의 말단 -OH 기를 갖는 π-공액성 유기 화합물을 사용할 수 있으며, 예를 들어, 상기 π-공액성 화합물은 사슬형 또는 고리형 π-공액성 유기 화합물일 수 있으며, 예를 들어, 그의 탄소수는 3 내지 20일 수 있으며 바람직하게는 3 내지 10일 수 있으나, 이에 제한되는 것은 아니다. 구체적으로, 상기 π-공액성 유기 화합물의 예로서, 히드로퀴논 (hydroquinone), 1,4,9,10-테트라히드록시안트라센 (1,4,9,10-tetrahydroxyanthracene), 벤젠-1,2,4-트리올(benzene-1,2,4-triol), 2,4-헥사디인-1,6-디올 (2,4-hexadieyne-1,6-diol) 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 구현예에 있어서, 상기 N-형 무기 반도체층은 미량 불순물에 의해 도핑된 것일 수 있으며, 예를 들어, 상기 미량 불순물은 주기율표의 VA 족 (N, P, As), IB 족 (Cu Ag, Au) 원소일 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 구현예에 있어서, 상기 N-형 무기 반도체층은 N-형 ZnO의 박막을 포함하는 것일 수 있다.
본 발명의 구현예에 있어서, 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 상기 N-형 무기 반도체층 및 유기층을 각각 한 층 이상 포함할 수 있다.
본 발명의 구현예에 있어서, 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막이 형성되어 있는 기판은, 예를 들면, 금속 산화물 기판, 반도체 기판, 유리 기판 또는 플라스틱 기판일 수 있으며, 이때 플라스틱 기판은 폴리카보네이 트(polycarbonate, PC) 중합체, 폴리에테르설폰(polyethersulfone, PES) 중합체, 폴리에틸렌나프탈레이트(polyethylene naphthalate, PEN) 중합체, 또는 이들의 혼성 중합체일 수 있으나 각각 이에 제한되는 것은 아니다.
본 발명의 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 자체는 가시광선 하에서 80% 이상의 투과도를 가짐으로서 우수한 투명도를 나타낸다.
본 발명의 다른 측면은, 하기를 포함하는, 상기 본 발명의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법을 제공한다:
기판을 챔버 내에 배치하는 단계;
상기 챔버 내에 N-형 무기 반도체층을 형성하기 위한 무기 전구체와 산화 전구체를 주입하여 원자층 증착법에 의하여 상기 기판 위에 N-형 무기 반도체층을 형성하는 단계; 및
상기 챔버 내에 유기 전구체를 주입하여 분자층 증착법에 의하여 상기 형성된 N-형 무기 반도체층 위에 유기층을 형성하는 단계.
본 발명의 구현예에 있어서, 상기 무기 전구체는 유기금속 화합물일 수 있다. 예를 들어, 상기 유기금속 화합물은 디메틸아연 또는 디에틸아연일 수 있으나 이에 제한되는 것은 아니다.
본 발명의 구현예에 있어서, 상기 유기 전구체는 자기조립 단분자막 형성용 전구체 또는 π-공액 단분자막 형성용 전구체일 수 있다.
본 발명의 구현예에 있어서, 상기 π-공액 단분자막을 형성하기 위한 전구체 로서 2개 이상의 말단 -OH 기를 갖는 π-공액성 유기 화합물을 사용할 수 있으며, 예를 들어, 상기 π-공액성 화합물은 사슬형 또는 고리형 π-공액성 유기 화합물일 수 있으며, 예를 들어, 그의 탄소수는 3 내지 20일 수 있으며 바람직하게는 3 내지 10일 수 있으나, 이에 제한되는 것은 아니다. 구체적으로, 상기 π-공액성 유기 화합물의 예로서, 히드로퀴논, 1,4,9,10-테트라히드록시안트라센 , 벤젠-1,2,4-트리올, 2,4-헥사디인-1,6-디올 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 구현예에 있어서, 상기 N-형 무기 반도체층을 형성하는 단계에서 무기 전구체를 주입시에 산화 전구체와 함께 또는 순차적으로 주입하는 것을 포함할 수 있으며, 상기 유기층을 형성하는 단계에서 유기 전구체 주입 시에 필요한 경우 산화 전구체와 함께 주입하는 것을 포함할 수 있다. 상기 산화 전구체는 H2O, O2, O3 등 산소를 포함하는 전구체를 사용할 수 있다.
본 발명의 구현예에 있어서, 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 두께에 따라 유기층 및 N-형 무기 반도체층을 형성하는 단계를 복수회 반복하는 것을 포함할 수 있다. 또한, 유기층 및 N-형 무기 반도체층 각각의 두께를 조절하기 위하여 상기 유기층 및 N-형 무기 반도체층을 형성하는 각 단계를 독립적으로 복수 회 반복하는 것을 포함할 수 있다.
본 발명의 구현예에 있어서, 상기 N-형 무기 반도체층을 형성하는 단계 후, 전하 운반체 농도를 조절하기 위해 도핑용 전구체를 주입하여 상기 N-형 무기 반도 체층을 도핑하는 단계를 추가로 포함할 수 있으며, 이때 상기 도핑용 전구체는 구체적으로 VA 족 (N, P, As), IB 족 (Cu, Ag, Au) 원소를 포함하는 화합물일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 도핑용 전구체는 질소-함유 전구체일 수 있으며, 이의 예로서, 암모니아 가스(NH3) 또는 암모니아수(NH4OH)를 예시할 수 있으나 이에 제한되는 것은 아니다.
본 발명의 구현예에 있어서, 상기 유기층과 N-형 무기 반도체층이 형성되어 있는 기판은, 예를 들면, 금속 산화물 기판, 반도체 기판, 유리 기판 또는 플라스틱 기판일 수 있으며, 이때 플라스틱 기판은 폴리카보네이트(polycarbonate, PC) 중합체, 폴리에테르설폰(polyethersulfone, PES) 중합체, 폴리에틸렌나프탈레이트(polyethylene naphthalate, PEN) 중합체, 또는 이들의 혼성 중합체일 수 있으나 이에 제한되는 것은 아니다.
본 발명의 또 다른 측면은, 본 발명에 따른 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 포함하는 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터를 제공하는 것으로서, 상기 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터는 구체적으로 하기를 포함한다:
기판 상에 형성되는 게이트 전극;
상기 본 발명에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법에 따라 제조되어, 상기 게이트 전극의 상부 또는 하부에 형성되는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막;
상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막과 전기적으로 접촉되는 소스/드레인 전극; 및
상기 게이트 전극과 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 사이에 형성되는 게이트 절연막.
또한, 본 발명의 다른 측면은, 본 발명에 따른 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 포함하는 유기-무기 나노복합 P/N 접합 다이오드를제공하며, 상기 유기-무기 나노복합 P/N 접합 다이오드는 구체적으로 하기를 포함한다:
기판 상에 상기 본 발명의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법에 따라 제조되어 형성되는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막; 및
상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 위에 형성되는 P-형 반도체 박막.
상기 P-형 반도체 박막이 P-형 유기 반도체 박막일 수 있으며, P-형 유기 반도체 박막에 포함되는 P-형 유기 반도체는 당업계에서 공지된 P-형 유기 반도체 화합물일 수 있으며, 예를 들어, 테트라센, 펜타센, 올리고티오펜류, 폴리티오펜류, 폴리아세틸렌류, 프탈로시아닌류 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
이하 본 발명을 구체적으로 설명하기 위하여 첨부한 도면들을 참조하여 보다 상세하게 설명한다. 그러나 본 발명이 여기서 설명되는 내용에 한정되는 것은 아니며 다른 형태로 구체화될 수도 있다.
도 1 은 본 발명의 구현예에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 공정을 나타내는 흐름도이고, 도 2 는 본 발명의 일 구현예에 따라 제조된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 단면 구조를 화학식 단위로 나타낸 도면이다.
구체적으로, 기판을 에탄올과 질소 또는 아르곤 가스 등을 이용하여 세정한 후 UV/O3 세정 처리를 하여, 기판 표면의 산화막을 친수성(수산화기)으로 바꾼다. 상기 세척된 기판을 챔버 내에 배치한 후 챔버를 일정한 온도와 압력으로 유지한다(S10). 여기에서, 상기 챔버 내의 공정 온도는 100℃ ~ 180℃ 범위에서 일정하게 유지하고, 공정 압력은 진공 압력을 약 100 mTorr ~ 500 mTorr 범위에서 일정하게 유지하나, 상기 온도 및 압력 범위는 이에 제한되는 것은 아니다. 이때, 챔버 내에는 퍼지 가스(Ar 또는 N2 등)를 일정한 속도로 주입하면서 상기 온도 및 압력 요건을 만족하도록 하여 공정을 진행한다.
이어서, 원자층 증착법에 의하여 N-형 무기 반도체층을 형성하기 위하여, 상기 기판이 있는 챔버 내로 무기 전구체를 주입하고 퍼징한 후 산화 전구체를 주입 하고 다시 퍼징하여 기판 위에 N-형 무기 반도체층을 형성한다(S20). 이때, 경우에 따라, 상기 무기 전구체 주입시 산화 전구체를 함께 주입할 수 있다. 또한, N-형 무기 반도체층의 전하 운반체의 농도를 조절하기 위하여 도핑용 전구체를 주입하고 이후 퍼징하는 단계를 추가 포함할 수 있다.
다음에, 분자층 증착법에 의하여 유기층을 형성하기 위하여, 상기 N-형 무기 반도체층이 형성된 기판이 있는 챔버 내로 유기 전구체를 주입하고 퍼징을 하여 N-형 무기 반도체층 위에 유기층을 형성한다(S30). 이때, 경우에 따라, 유기 전구체 주입시 산화 전구체를 함께 주입할 수 있다. 상기 유기층은 자기조립 단분자막 또는 π-공액 단분자막 형성 방법에 의하여 제조될 수 있다.
도 2 에 나타낸 바와 같이, 본 발명에 따른 상기의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법에 있어서, 상기 N-형 무기 반도체층과 유기층은 각각 전구체들 간의 표면 화학 반응을 이용한 원자층 증착법과 분자층 증착법에 의하여 증착되므로, 상기 N-형 무기 반도체층과 유기층은 각각 단원자층과 단분자층 단위로 증착된다.
상기 N-형 무기 반도체층 및 유기층의 증착 단계는 원하는 N-형 무기 반도체층 및 유기층 각각의 두께 및 이들의 비율에 따라 각각 복수 회 반복할 수 있다. 예를 들어, N-형 무기 반도체층의 증착 속도가 1.5Å/cycle이고 유기층의 증착 속도가 11Å/cycle일 때, 무기 전구체 주입 40회에 유기 전구체 주입 1회를 한 세트로 하여 이를 6회 반복할 수 있다.
도 3 은 본 발명의 구현예에 따른 N-형 유기-무기 나노복합 초격자 투명 반 도체 박막을 포함하는 박막 전계 효과 트랜지스터를 나타낸다.
구체적으로, 도 3a 는 상기의 제조 방법에 의하여 제조된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 활성층으로 하는 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 구조이다. 상기 박막 전계 효과 트랜지스터는 폴리머 기판 위에 게이트와 소스/드레인 전극 사이에 반도체층과 게이트 절연막을 포함하고, 전하 운반체 전도 채널(The charge carrier conductive channel)은 반도체층과 게이트 절연막 사이에 형성된다. 도 3b 는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 초격자 구조를 나타내는 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터 활성층의 확대 이미지이다. 도 3b 에 나타낸 바와 같이 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 N-형 무기 반도체층 사이에 유기층을 삽입함으로써 구조의 유연성이 향상되는 구조를 취하고 있다.
이러한 본 발명의 구현예에 따른 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터는 -1에서 3V 사이의 낮은 전압과 ca. 106의 on/off 전류비에서 7cm2/V·s이상의 전계 효과 이동도를 보여 이를 이용한 전자 기기에서도 뛰어난 성능을 나타낸다 (도 5a).
따라서, 본 발명에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 원자층 증착법과 분자층 증착법을 사용함으로써 낮은 온도에서 저비용으로 용이하게 제조될 수 있으며 또한 우수한 전기적 특성을 나타내므로 박막 전계 효과 트랜지스터의 활성층으로 적합하게 사용될 수 있음을 알 수 있다.
본 발명에 따른 상기의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 기존의 N-형 유기 반도체와 비교하여 높은 전계 효과 이동도를 나타내는 등 뛰어난 전기적 특성을 나타내며, 높은 유연성으로 인해 유연성 전자 기기에 적용할 수 있다. 이에 따라, 본 발명에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 높은 전계 효과 이동도를 가지는 N-형 유기-무기 나노복합 반도체를 이용한 전자 소자를 통하여 낮은 전압 하에서 빠른 속도로 구동되는 유연하고 투명한 전자 기기의 구현을 가능하게 한다. 또한, 본 발명에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 대기 중에서도 장기간의 안정성을 나타내어 이를 이용한 전자 기기의 전기적 특성이 장기간 사용에도 변하지 않는 안정성을 제공할 수 있다.
이하, 예시적인 실시예들에 의하여 본 발명의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법과 이를 이용한 박막 전계 효과 트랜지스터 및 유기-무기 나노복합 P/N 접합 다이오드의 제조 방법을 보다 상세히 설명한다.
[실시예]
실시예 1: N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조
N-형(100) Si 웨이퍼(LG Siltron)를 절단하여 Si 기판을 준비하고, 디그리 싱(degreasing), HNO3 보일링(boiling), NH4OH 보일링 (알칼리 처리)과 HCl 보일링 (산화 처리), 탈이온수로 세정, 및 질소 가스로 블로우-드라잉 (blow-drying)을 포함하는 화학적 세척 과정을 통하여 상기 Si 기판 상의 오염원을 제거하였다. 이 과정을 거치면서 Si 기판 표면에는 얇은 산화 보호막이 형성되었다. 이 후, UV/O3 세정 처리를 하여 표면의 산화막을 친수성(수산화기)으로 바꾸었다. 다음으로, 이와 같이 세정된 기판을 증착 장비의 챔버 내에 배치하고 진공 압력을 약 100 mTorr~ 500 mTorr까지 낮추었다. 이때, 기판 온도는 150℃로 유지하면서 퍼징 가스(Ar 또는 N2)를 약 50sccm으로 흘려주었다. 여기에 N-형 무기 반도체층을 형성하는 금속원소를 포함하는 무기 전구체로서 유기금속 전구체인 디메틸아연(diethylzinc, DEZ)을 0.5초간 주입하고 5초간 퍼징를 한 후, 산화 전구체인 H2O를 1초간 주입 후 다시 7초간 퍼징를 하고, 도핑을 위해서 암모니아 가스를 3초간 주입한 다음 10초간의 퍼징을 하는 순서로 (0.5/5/1/7/3/10 초) 상기 공정을 반복하여 원자층 증차법에 의하여 1.5Å/cycle의 속도로 ZnO:N의 N-형 무기 반도체층을 증착시켰다. 상기 공정에서, 유기금속 전구체와 산화 전구체를 담고 있는 용기의 온도는 상온으로 유지하였다. 또한, 상기와 같이 형성된 N-형 무기 반도체층 위에 분자층 증착법에 의하여 자기조립 단분자막(SAMs)의 유기층을 형성하기 위하여, 유기 전구체인 7-옥테닐트리클로로실란(7-octenyltrichlorosilane, 7-OTS; Aldrich, 96%)과 산화 전구체인 H2O를 동시에 상기 챔버 내로 30초간 주입하고 60초간의 퍼징 을 통하여 잔여물을 제거하는 순서로 (30/60 초) 11Å/cycle의 속도로 유기층을 증착시켰다. 이때, 유기 전구체와 산화 전구체를 담고 있는 용기의 온도는 각각 100℃(7-OTS)와 상온(H2O)으로 유지하였다. 상기와 같은 방법으로 상기 무기 전구체 주입 40회에 상기 유기 전구체 주입 1회를 하나의 세트로 하여서 이를 총 6회 반복하였다 (도 2). 상기 유기층과 N-형 무기 반도체층의 두께는 7-OTS 자기조립 단분자막(약 11Å/cycle)과 ZnO(약 1.5Å/cycle)의 성장속도와 분자층 증착법과 원자층 증착법의 사이클(cycle) 반복 횟수에 따라 조절된다.
도 4 는 상기의 실시예에 따라 제조된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 투과 전자 현미경(TEM) 사진이다. 상기 TEM 사진을 통해 기판 위에 나노(nano) 두께로 증착된 SAMs/ZnO:N 박막을 포함하는, N-형 유기-무기 나노복합 초격자 투명 반도체 박막이 제조되었음을 확인할 수 있다.
실시예 2: N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 제조
플라스틱 기판 위에 스퍼터링(Sputtering)법 또는 증발(evaporation) 증착법을 이용하여 크롬(Cr)을 하부전극으로 증착시켰다. 하부전극이 올라간 플라스틱 기판을 에탄올과 퍼징 가스(Ar 또는 N2)를 이용하여 세척한 후, UV/O3 세정 처리를 하여 표면의 산화막을 친수성(수산화기)으로 바꾸었다. 다음으로, 세척된 기판을 증착 장비의 챔버 내에 넣고 진공 압력을 약 100 mTorr~ 500 mTorr까지 낮추었다. 이때, 기판 온도는 150℃로 유지하면서 퍼징 가스(Ar 또는 N2)를 약 50sccm으로 흘려주었다. 여기에 유기-무기 복합 절연체 박막의 증착을 위해서 우선 산화막의 전구체인 트리메틸알루미늄(trimethylaluminum, TMA)을 1초간 주입하고 5초간 퍼징 한 후 산화 전구체인 H2O를 1초간 주입 후 5초간 퍼징을 하는 순서로 (1/5/1/5 초) 상기 공정을 50회 반복하여 Al2O3 산화막을 형성하였다. 이어서, Al2O3 산화막 위에 유기막 증착을 위해 상기 산화막 위에 7-OTS와 H2O를 전구체로 사용하여 동시에 주입하고 퍼징을 통하여 잔여물을 제거하는 순서로서 (30/60 초) 11Å/cycle의 속도로 증착시켰다. 이어서, 상기 유기-무기 복합 절연체 박막 위에 N-형 유기-무기 나노복합 초격자 투명 반도체의 증착을 위해서, 무기 전구체로서 유기 금속 화합물인 디메틸아연(DEZ)과 산화 전구체로 H2O를 사용하였다. 디메틸아연을 0.5초간 주입하고 5초간 퍼징을 한 후, H2O를 1초간 주입 후 다시 7초간 퍼징를 하고, 도핑을 위해서 암모니아 가스를 3초간 주입한 다음 다시 10초간 퍼징을 하는 순서로 (0.5/5/1/7/3/10 초) 상기 공정을 반복하여서 N-형 무기 반도체층을 1.5Å/cycle의 속도로 증착시켰다. 이때 상기 유기금속 전구체(DEZ)와 산화 전구체(H2O)를 담고 있는 용기의 온도는 상온으로 유지하였다. 또한, 유기층 증착을 위해서는 유기 전구체인 7-옥테닐트리클로로실란과 산화 전구체인 H2O를 동시에 30초간 주입하고 60초간의 퍼징을 통하여 잔여물을 제거하는 순서로 (30/60 초) 11Å/cycle의 속도로 유기층을 증착시켰다. 이때, 상기 유기 전구체와 산화 전구체를 담고 있는 용기의 온도는 각각 100℃(7-OTS)와 상온(H2O)으로 유지하였다. 상기와 같은 방법으로 무기 전구체 주입 80회에 유기 전구체 주입 1회를 하나의 세트로 하여서 이를 총 3회 반복하였다. 하부전극의 일부는 습식 식각 과정을 통하여서 식각하였고, 이때 수산화나트륨(4M농도)을 이용하여서 패턴 된 형태의 활성 채널층을 식각하였다. 하부전극이 증착된 기판 위에 절연막과 활성층인 반도체 박막을 증착한 후에는, 증발 (evaporation) 증착법에 의하여 알루미늄 금속을 소스/드레인으로 증착시켰다. 이와 같이 제조된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 전계 효과 트랜지스터의 구조 및 전기적 특성을 분석하였으며, 그 결과를 도 3 및 도 5 에 나타내었다.
도 3a 는 상기의 실시예에 따라 제조된 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 구조이고, 도 3b 는 그 중 N-형 무기 반도체층과 유기층으로 구성된 초격자 활성층 구조의 확대 이미지이다.
도 5a 는 상기의 실시예에 따라 제조된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 전계 효과 트랜지스터의 활성층과 게이트 절연막의 전자 투과 현미경(TEM) 사진이다. 도 5a 에 나타낸 바와 같이, 상기 N-형 유기-무기 나노복합박막 전계 효과 트랜지스터는 Al2O3/SAMs를 게이트 절연막으로서 구성하고 있고, ZnO:N/SAMs를 활성층으로서 구성하고 있다. 상기의 TEM 사진에서 게이트 절연막과 활성층 사이 경계면의 질을 확인할 수 있는데, Al2O3/SAMs 절연막의 거칠한 정도는 원자힘 현미경(atomic force microscopy)으로 확인한 결과 6Å보다 작았다. 게이트 절연막과 활성층 사이 경계면의 질은 유전체 박막의 거칠한 정도와 절연막 위의 활성층의 성장에 의해 결정된다. 이와 관련하여, 도 5b 에서 경계면이 평평하고 뚜렷할 경우, 원자층 증착법과 분자층 증착법을 사용하여 만든 N-형 유기-무기 나노복합 초격자 투명 반도체 박막이 포함된 박막 전계 효과 트랜지스터의 전기적 성능이 향상될 것임을 예측할 수 있다.
상기의 실시예에 따라 제조된 박막 전계 효과 트랜지스터에 대하여 3달 동안 대기 중에서 분해 확인 실험을 하였는데, 이 실험에서 상기 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터는 실험기간 동안 측정된 오차 범위 내의 동일한 전계 효과 운반체 이동도를 나타내어 박막들이 안정한 상태임을 확인시켜 주었다.
이에 더하여, 상기의 실시예에 의해 제조된 박막 전계 효과 트랜지스터의 구체적인 성능 측정을 위하여 HP4155C(Agilent)의 반도체 파라미터 분석기(semiconductor parameter analyser)를 이용하여서 게이트 전압-드레인 전류(IDS-VGS)를 측정하였다.
도 5b 는 이의 측정 결과인데, 본 발명의 실시예 2에 따른 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 게이트 전압(VGS)의 함수로서 드레인 전류(IDS)를 나타낸 것이다. 상기 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터에 포함된, ZnO:N 무기 반도체층을 포함하는 N-형 유기-무기 나노복합 초격자 투명 반도체 박막은 N-형의 반도체 특성을 나타내는데, 이는 전자가 주된 전하 운반체(charge carriers)임을 의미한다. 이때, 상기 본 발명에 따른 박막 전계 효과 트랜지스터는 증가 모드(enhancement mode)로 작동한다. 높은 ID(㎂)는 VGS = 3V, VDS = 3V 일 때 관찰되었다. 포화 이동도(μsat)와 개시 전압(VTH)는 아래의 등식을 이용하여 게이트 전압(VGS)의 함수로서 드레인 전류(IDS)의 제곱근을 플롯(plot)하여 얻었다.
Figure 112008088585411-pat00001
W와 L은 각각 활성 채널 영역의 너비와 길이이고, Ci는 유기-무기 나노복합 유전체들의 전기용량이다. 상기 본 발명에 따른 박막 전계 효과 트랜지스터의 포화 이동도는 7cm2/V·s이상이고 개시 전압은 ca. 0.6V이다. 3V의 구동 전압에서 높은 이동도와 낮은 개시 전압을 갖는다는 것은 이러한 구조를 가진 박막 전계 효과 트랜지스터가 전자기기에서 작동 속도를 높이고 전력 소비를 줄일 수 있음을 의미한다. 10-11의 Off-current와 106이상의 on/off 전류비는 낮은 작동 바이어스에서 작동되는 전자기기에 매우 적당하다.
도 5c 의 전형적인 드레인 전압-드레인 전류 (ID-VD) 출력특성곡선(output curve)은 낮은 작동 바이어스(-1 내지 3V)에서 ZnO:N/SAMs과 Al2O3/SAMs를 포함한 박막 전계 효과 트랜지스터로부터 얻었다. 상기 그래프는 직선 영역(linear region)의 전형적인 핀치-오프(pinch-off) 선형 곡선과 포화 영역(saturation region)의 평평한 곡선으로 이루어져 있다. ID의 최대값은 3V 게이트 바이어스(gate bias)에서 ca. 8μA이다. 게이트 전압 스윙 기울기(gate voltage swing slope) (S)은 아래의 등식을 이용하여 계산할 수 있다.
Figure 112008088585411-pat00002
게이트 전압 스윙 기울기는 도 5b 의 전달특성 곡선(transfer curve)에서 최대 기울기를 말한다. 0.5 V/decade는 도 5b 의 그래프를 플롯하여 계산하였다.
도 5d 는 상기의 실시예에 따라 제조된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 증착시킨 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 사진이다. 도 5d 에 나타낸 바와 같이, 상기 실시예에 따른 플라스틱 기판(polyether-sulfone, PES) 상에 구현된 본 발명의 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터는 우수한 유연성과 투명도를 나타냄을 확인할 수 있다.
실시예 3: N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 투명도 실험
플라스틱 기판 대신 유리 기판을 사용하였다는 점을 제외하고는 상기 실시예 2와 동일한 방법으로 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 전계 효과 트랜지스터를 제조하였다. 상기의 실시예에 따라 제조된 유리 기판 상의 박막 전계 효과 트랜지스터는 7cm2/V·s의 전계 효과 이동도와 106 on/off 전류비, 0.5V/decades의 문턱전압이하 스윙(subthreshold swing) 기울기를 나타냄으로써 우 수한 전기적 특성을 가졌다.
도 6 은 상기의 실시예에 따라 유리 기판 상에 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 증착시킨 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 투과도이다.
도 6 에 나타난 바와 같이, 유리 기판 상에 투명전극과 게이트 절연막(Al2O3/SAMs) 및 활성층(ZnO:N/SAMs)으로 구성된 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터는 가시광선(380 ~ 750nm)에서 80%이상의 투과도를 나타내며 투명 전자 기기에 사용 가능성을 증명한다. 특히, 활성층인 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 증착하였을 때 가장 높은 투과도를 나타내는 것으로 보아 투명 전자 기기 제조에 사용될 수 있는 본 발명의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 효용성을 알 수 있다.
실시예 4: 유기-무기 나노복합 P/N 접합 다이오드의 제조
ITO가 증착된 유리 기판 위에 상기 언급된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법으로 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 55 nm 두께로 증착하였다. 그리고 P형 반도체를 위하여 유기 반도체인 펜타센(pentacene)를 50 nm 두께로 증착하였다. 이렇게 증착된 P/N 박막 위에 증발 증착법에 의하여 금(Au)을 100 nm 증착하였다. 상기의 방법으로 제작한 유기-무기 나노복합 P/N 접합 다이오드를 HP4155C(Agilent)의 반도체 파라미터 분석기를 이용 하여서 전계-전류(I-V) 특성을 측정하였다.
도 7 은 이의 측정 결과인데, 전기장(electric field)의 함수로서 전류 밀도를 작동 바이어스 (operating biases) (-5 to 5V)에서 나타낸 것이다. 전류 밀도는 5V의 작동 바이어스에서 23 A/cm2 였고, 정류비(rectification ratio)는 ±5V에서 100이상 이었다. 다이오드의 초기 문턱 전압(turn-on voltage)은 ca. 2V, 다이오드의 항복 전압(breakdown voltage)은 개시 전압보다 8배 높은 ca. -17V 였다.
이상, 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 많은 변형이 가능함이 명백하다.
도 1 은 본 발명의 일 구현예에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 공정을 나타내는 흐름도이다.
도 2 는 본 발명의 일 구현예에 따른 제조 방법에 의하여 제조된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 단면 구조를 화학식 단위로 나타낸 도면이다.
도 3a 는 본 발명의 일 구현예에 따른 제조 방법에 의하여 제조된 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 활성층으로 하는 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 구조이다.
도 3b 는 본 발명의 일 구현예에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 초격자 구조를 나타내는 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터에서 활성층의 확대 이미지이다.
도 4 는 본 발명의 일 실시예에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 투과 전자 현미경(TEM) 사진이다.
도 5a 는 본 발명의 일 실시예에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 전계 효과 트랜지스터의 활성층과 게이트 절연막의 전자 투과 현미경(TEM) 사진이다.
도 5b 는 본 발명의 일 실시예에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체를 이용한 박막 전계 효과 트랜지스터의 게이트 전압-드레인 전류(IDS-VGS) 그 래프이다.
도 5c 는 본 발명의 일 실시예에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체를 이용한 전계 효과 트랜지스터의 드레인 전압-드레인 전류 그래프이다.
도 5d 는 본 발명의 일 실시예에 따른 유연하고 투명한 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 사진이다.
도 6 은 본 발명의 일 실시예에 따른 N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터의 투과도이다.
도 7 은 본 발명의 일 실시예에 따른 N-형 유기-무기 나노복합 초격자 투명 반도체 박막을 포함하는 P/N 접합 다이오드의 전계-전류 그래프이다.

Claims (25)

  1. 기판 상에 형성된 N-형 무기 반도체층 및 상기 N-형 무기 반도체층 상에 형성된 유기층을 포함하는, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  2. 제 1 항에 있어서,
    상기 유기층이 자기조립 단분자막 (SAMs = Self-Assembled Monolyers) 및 π-공액(conjugated) 단분자막 중 하나 이상을 포함하는 것인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  3. 제 2 항에 있어서,
    상기 자기조립 단분자막이 말단에 탄소-탄소 이중결합을 포함하는 알킬기를 갖는 알킬트리클로로실란 화합물을 포함하는 전구체로부터 형성된 것인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  4. 제 2 항에 있어서,
    상기 π-공액 단분자막이 2개 이상의 말단 -OH 기를 포함하는 π-공액성 유기화합물을 포함하는 전구체로부터 형성된 것인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  5. 제 1 항에 있어서,
    상기 N-형 무기 반도체층이 원자층 증착법에 의하여 형성된 N-형 무기 반도체 박막인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  6. 제 1 항에 있어서,
    상기 N-형 무기 반도체층이 미량 불순물에 의해 도핑된 것인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  7. 제 6 항에 있어서,
    상기 미량 불순물이 N, P, As, Cu, Ag 및 Au로 이루어진 군에서 선택되는 것인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  8. 제 5 항에 있어서,
    상기 N-형 무기 반도체층이 N-형 ZnO의 박막을 포함하는 것인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 유기층 및 N-형 무기 반도체층을 각각 한 층 이상 포함하는, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 기판은 금속 산화물 기판, 반도체 기판, 유리 기판 또는 플라스틱 기판인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  11. 제 10 항에 있어서,
    상기 플라스틱 기판이 폴리카보네이트(polycarbonate, PC) 중합체, 폴리에테르설폰(polyethersulfone, PES) 중합체, 폴리에틸렌나프탈레이트(polyethylene naphthalate, PEN) 중합체, 또는 이들의 혼성 중합체인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  12. 하기를 포함하는, 제 1 항의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법:
    기판을 챔버 내에 배치하는 단계;
    상기 챔버 내에 N-형 무기 반도체층을 형성하기 위한 무기 전구체와 산화 전구체를 주입하여 원자층 증착법에 의하여 상기 기판 위에 N-형 무기 반도체층을 형성하는 단계; 및
    상기 챔버 내에 유기 전구체를 주입하여 분자층 증착법에 의하여 상기 형성된 N-형 무기 반도체층 위에 유기층을 형성하는 단계.
  13. 제 12 항에 있어서,
    상기 무기 전구체가 유기금속 화합물인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  14. 제 13 항에 있어서,
    상기 유기금속 화합물이 디메틸아연 또는 디에틸아연인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  15. 제 12 항에 있어서,
    상기 N-형 무기 반도체층을 형성하는 단계 후, 전하 운반체 농도를 조절하기 위하여 도핑용 전구체를 주입하여 상기 N-형 무기 반도체층을 도핑하는 단계를 추가로 포함하는, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  16. 제 15 항에 있어서,
    상기 도핑용 전구체가 N, P, As, Cu, Ag 및 Au로 이루어진 군에서 선택되는 원소를 포함하는 화합물인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  17. 제 12 항에 있어서,
    상기 유기 전구체가 자기조립단분자막 형성용 전구체 또는 π-공액 단분자막 형성용 전구체인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  18. 제 17 항에 있어서,
    상기 자기조립단분자막 형성용 전구체가 말단에 탄소-탄소 이중결합을 포함하는 알킬기를 포함하는 알킬트리클로로실란 화합물을 포함하는 것인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막.
  19. 제 17 항에 있어서,
    상기 π-공액 단분자막 형성용 전구체가 2개 이상의 말단 -OH 기를 갖는 π-공액성 화합물을 포함하는 것인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  20. 제 12 항에 있어서,
    상기 무기 반도체층을 형성하는 단계 및 유기층을 형성하는 단계를 각각 복수회 반복하는 것을 포함하는, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  21. 제 12 항에 있어서,
    상기 기판은 금속 산화물 기판, 반도체 기판, 유리 기판 또는 플라스틱 기판인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  22. 제 21 항에 있어서,
    상기 플라스틱 기판이 폴리카보네이트(polycarbonate, PC) 중합체, 폴리에테르설폰(polyethersulfone, PES) 중합체, 폴리에틸렌나프탈레이트(polyethylene naphthalate, PEN) 중합체, 또는 이들의 혼성 중합체인, N-형 유기-무기 나노복합 초격자 투명 반도체 박막의 제조 방법.
  23. 하기를 포함하는, N-형 유기-무기 나노복합 박막 전계 효과 트랜지스터:
    기판 상에 형성되는 게이트 전극;
    상기 게이트 전극의 상부 또는 하부에 형성되는 제 1 항의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막;
    상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막과 전기적으로 접촉되는 소스/드레인 전극; 및
    상기 게이트 전극과 상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 사이에 형성되는 게이트 절연막.
  24. 하기를 포함하는, 유기-무기 나노복합 P/N 접합 다이오드:
    기판 상에 형성되는 제 1 항의 N-형 유기-무기 나노복합 초격자 투명 반도체 박막; 및
    상기 N-형 유기-무기 나노복합 초격자 투명 반도체 박막 위에 형성되는 P-형 반도체 박막.
  25. 제 24 항에 있어서,
    상기 P-형 반도체 박막이 P-형 유기 반도체 박막인, 유기-무기 나노복합 P/N 접합 다이오드.
KR1020080132777A 2008-12-24 2008-12-24 N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도 KR101298017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080132777A KR101298017B1 (ko) 2008-12-24 2008-12-24 N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132777A KR101298017B1 (ko) 2008-12-24 2008-12-24 N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도

Publications (2)

Publication Number Publication Date
KR20100074375A KR20100074375A (ko) 2010-07-02
KR101298017B1 true KR101298017B1 (ko) 2013-08-19

Family

ID=42636898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132777A KR101298017B1 (ko) 2008-12-24 2008-12-24 N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도

Country Status (1)

Country Link
KR (1) KR101298017B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012891B2 (en) 2011-07-28 2015-04-21 Industry-University Cooperation Foundation Hanyang University Hybrid organic-inorganic thin film and producing method of the same
KR101432737B1 (ko) * 2011-07-28 2014-08-22 한양대학교 산학협력단 유기-무기 혼성 박막 및 이의 제조 방법
KR102570397B1 (ko) * 2016-05-11 2023-08-24 삼성디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법
KR101828478B1 (ko) * 2016-06-24 2018-02-12 주식회사 넥서스비 유-무기 박막 증착 장치 및 유-무기 박막 증착 방법
WO2018194399A1 (ko) * 2017-04-21 2018-10-25 한양대학교 산학협력단 박막 트랜지스터, 및 그 제조 방법
US10978561B2 (en) 2017-10-18 2021-04-13 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
EP3608970A4 (en) 2017-10-18 2020-11-25 IUCF-HYU (Industry-University Cooperation Foundation Hanyang University) LAYER, MULTI-STAGE ELEMENT, METHOD FOR MANUFACTURING A MULTI-STAGE ELEMENT AND METHOD FOR CONTROLLING IT
KR102276293B1 (ko) * 2018-12-12 2021-07-13 한양대학교 산학협력단 양극성 멀티레벨 소자
KR102434741B1 (ko) * 2019-10-01 2022-08-24 한양대학교 산학협력단 박막 트랜지스터
KR102318514B1 (ko) * 2019-12-12 2021-10-28 성균관대학교산학협력단 유무기 하이브리드 초격자 구조를 포함한 투명 전극 또는 트랜지스터용 반도체 활성층

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070026908A (ko) * 2005-08-27 2007-03-09 인하대학교 산학협력단 원자층 증착법에 의한 p형 산화아연 박막의 제조 방법
JP2008544522A (ja) * 2005-06-16 2008-12-04 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544522A (ja) * 2005-06-16 2008-12-04 イーストマン コダック カンパニー 亜鉛酸化物をベースとした半導体材料を含む薄膜トランジスタ
KR20070026908A (ko) * 2005-08-27 2007-03-09 인하대학교 산학협력단 원자층 증착법에 의한 p형 산화아연 박막의 제조 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IEEE Electron Device Letters, Sung Hoon Cha et al., 29권, 1145-1147 (2008년 10월) *
IEEE Electron Device Letters, Sung Hoon Cha et al., 29권, 1145-1147 (2008년 10월)*
Organic Electronics, Byoung H. Lee et al., 9권, 1146-4453 (2008년 9월) *
Organic Electronics, Byoung H. Lee et al., 9권, 1146-4453 (2008년 9월)*

Also Published As

Publication number Publication date
KR20100074375A (ko) 2010-07-02

Similar Documents

Publication Publication Date Title
KR101298017B1 (ko) N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도
KR101482944B1 (ko) 산화티타늄을 활성층으로 갖는 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막 트랜지스터
US20080105866A1 (en) Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group
Bukke et al. Remarkable increase in field effect mobility of amorphous IZTO thin-film transistors with purified ZrO x gate insulator
EP2600395A1 (en) Precursor composition for forming amorphous metal oxide semiconductor layer, amorphous metal oxide semiconductor layer, method for producing same, and semiconductor device
Park et al. High performance n-type organic–inorganic nanohybrid semiconductors for flexible electronic devices
Ma et al. Composition and properties control growth of high-quality GaO x N y film by one-step plasma-enhanced atomic layer deposition
US10643847B2 (en) Functionalized graphene structure and method for manufacturing the same
KR101649553B1 (ko) 유기 전계 효과 트랜지스터의 제조방법
Seong et al. Vapor-phase synthesis of sub-15 nm hybrid gate dielectrics for organic thin film transistors
KR100960808B1 (ko) 산화물 반도체 박막 및 그 제조 방법
Ma et al. Interfacial contact effects in top gated zinc oxide thin film transistors grown by atomic layer deposition
Thomas et al. Be-doped ZnO thin-film transistors and circuits fabricated by spray pyrolysis in air
KR20210157798A (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
Yoo et al. Low-temperature-annealed alumina/polyimide gate insulators for solution-processed ZnO thin-film transistors
Carrillo-Castillo et al. Effect of chemical bath deposition parameters on the growth of PbS thin films for TFTs applications
Park et al. Performance Improvement of N-Type $\hbox {TiO} _ {x} $ Active-Channel TFTs Grown by Low-Temperature Plasma-Enhanced ALD
KR20180138500A (ko) 금속산화물 박막을 포함하는 트랜지스터 제조 방법
US20210210712A1 (en) Quantum dot light-emitting diode and method of fabricating the same
KR20090099140A (ko) ZnO TFT의 제조방법
Chen et al. The influence of channel compositions on the electrical properties of solution-processed indium-zinc oxide thin-film transistors
WO2009119968A1 (en) Oxide semiconductor thin film and fabrication method thereof
US10797149B2 (en) Thin film transistor including high-dielectric insulating thin film and method of fabricating the same
Kraft et al. Low-voltage polymer transistors on hydrophobic dielectrics and surfaces
Huang et al. Tunneling-assisted carrier transfer in pentacene-based thin-film transistors with a MoO 3 buffer layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 7