KR102276293B1 - 양극성 멀티레벨 소자 - Google Patents

양극성 멀티레벨 소자 Download PDF

Info

Publication number
KR102276293B1
KR102276293B1 KR1020190163669A KR20190163669A KR102276293B1 KR 102276293 B1 KR102276293 B1 KR 102276293B1 KR 1020190163669 A KR1020190163669 A KR 1020190163669A KR 20190163669 A KR20190163669 A KR 20190163669A KR 102276293 B1 KR102276293 B1 KR 102276293B1
Authority
KR
South Korea
Prior art keywords
layer
active layer
active
metal
gas
Prior art date
Application number
KR1020190163669A
Other languages
English (en)
Other versions
KR20200073141A (ko
Inventor
성명모
박진선
김홍범
정진원
윤홍로
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20200073141A publication Critical patent/KR20200073141A/ko
Application granted granted Critical
Publication of KR102276293B1 publication Critical patent/KR102276293B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • H01L29/0817Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]

Abstract

양극성 멀티레벨 소자를 제공한다. 양극성 멀티레벨 소자는 게이트 전극, 상기 게이트 전극에 중첩하는 액티브 구조체, 및 상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함한다. 상기 액티브 구조체는 제1 액티브층, 제2 액티브층, 및 상기 제1 액티브층과 상기 제2 액티브층을 분리하는 배리어층을 포함하고, 상기 제1 액티브층과 상기 제2 액티브층 중 어느 하나는 P형 반도체층이고 다른 하나는 N형 반도체층이다.

Description

양극성 멀티레벨 소자 {Ambipolar Multilevel Element}
본 발명은 반도체층 및 이를 구비하는 반도체 소자에 관한 것으로, 보다 상세하게는 멀티레벨 소자에 관한 것이다.
최근 들어, 스마트 기기, 인공 지능 컴퓨터 기술의 발전에 따라 고성능화, 다기능화와 같은 보다 높은 성능의 소자에 대한 요구가 급격히 증가하고 있다.
그러나, 기존 반도체 산업을 이끌어온 바이너리 소자 제조 기술은 지속적인 초소형화와 고집적화를 통해 기술적·경제적·원리적 측면에서 극한에 얼마 남지 않았다고 예측되고 있다. 즉, 기존의 MOSFET 미세화를 통한 개발 방법은, 미세화 기술 자체의 어려움을 가지고 있기 때문에 다운 스케일링(down scaling)을 통한 접근 방식은 근본적인 한계를 가지고 있는 것으로 평가된다.
이를 보완하기 위하여, 멀티레벨 소자에 대한 연구가 이루어지고 있다. 기존에 연구된 멀티레벨 소자기술로는 단전자트랜지스터(SET) 및 공명터널링트랜지스터(RTT)가 연구되어 왔다. 단전자트랜지스터(SET) 및 공명터널링트랜지스터(RTT)의 경우, 멀티레벨 특성이 주로 극저온에서만 관측되고, 복잡한 제조 공정을 요구하며, 회로 구현을 위한 집적화가 쉽지 않아 기술 실현에 어려움이 있다.
본 발명이 해결하고자 하는 과제는, 낮은 온도에서 액티브층을 제조하면서도 우수한 멀티레벨 특성을 제공하는 양극성 멀티레벨 소자를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 양극성 멀티레벨 소자를 제공한다. 양극성 멀티레벨 소자는 게이트 전극, 상기 게이트 전극에 중첩하는 액티브 구조체, 및 상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함한다. 상기 액티브 구조체는 제1 액티브층, 제2 액티브층, 및 상기 제1 액티브층과 상기 제2 액티브층을 분리하는 배리어층을 포함하고, 상기 제1 액티브층과 상기 제2 액티브층 중 어느 하나는 P형 반도체층이고 다른 하나는 N형 반도체층이다.
상기 제1 액티브층에 채널을 형성시키는 제1 문턱 전압과 상기 제2 액티브층에 채널을 형성시키는 제2 문턱 전압 사이의 게이트 전압 범위 내에서 상기 액티브 구조체를 흐르는 전류의 량은 변하지 않을 수 있다.
상기 제1 액티브층과 상기 제2 액티브층 중 적어도 하나의 층은 비정질 매트릭스 내에 복수이 결정립들이 불규칙하게 분산되어 배치될 수 있다. 상기 결정립들은 수 nm의 평균 직경을 가질 수 있다.
상기 P형 반도체층은 금속 산화물 반도체층, 금속 황화물 반도체층, 또는 금속 셀렌화물 반도체층일 수 있다. 상기 P형 반도체층은 구리(I) 산화물(Cu2O)층, 주석(II) 산화물(SnO) 층, 또는 니켈(II) 산화물(NiO) 층일 수 있다. 상기 N형 반도체층은 금속 산화물 반도체층 혹은 TMDC (Transition Metal DiChalcogenide)층일 수 있다. 상기 N형 반도체층은 아연 산화물(ZnO)층 혹은 인듐 산화물(InOx)층 일 수 있다.
상기 배리어층은 적어도 하나의 유기 단분자층을 구비할 수 있다. 상기 배리어층이 둘 이상의 유기 단분자층들을 구비하는 경우에, 상기 유기 단분자층들 사이에 배치된 금속 원자층을 더 포함할 수 있다.
상술한 바와 같이 본 발명의 일 실시예에 따르면, 양극성 멀티레벨 소자는 낮은 온도에서 액티브층을 제조하면서도 우수한 멀티레벨 특성을 제공할 수 있다.
나아가, 본 발명의 일 실시예에 따른 멀티레벨 소자는 게이트 전압이 증가하더라도 전류의 크기 변화가 적거나 없는 범위를 가질 수 있으므로, 멀티레벨 전도도를 안정적으로 제공할 수 있다.
그러나, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 멀티레벨 소자를 나타낸 단면도이다. 도이다.
도 2는 본 발명의 일 실시예에 따른 액티브층을 나타낸 평면도 및 단면도이다.
도 3은 본 발명의 일 실시예에 따른 액티브층의 에너지 상태를 나타낸 개략도이다.
도 4는 본 발명의 일 실시예에 따른 N형 액티브층의 에너지에 따른 상태 밀도(DOS, density of state)를 나타낸 개략도이다.
도 5는 본 발명의 일 실시예에 따른 P형 액티브층의 에너지에 따른 상태 밀도(DOS)를 나타낸 개략도이다.
도 6는 도 1을 참조하여 설명한 멀티레벨소자의 전달특성을 나타낸 그래프이다.
도 7a 및 도 7b는 도 1을 참조하여 설명한 멀티레벨소자의 동작 단계별 특징을 설명하기 위한 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 멀티레벨 소자의 제조방법 중 액티브 구조체의 제조방법을 나타낸 순서도이다.
도 9는 도 1의 A영역을 확대하여 나타낸 개략도이다.
도 10은 본 발명의 일 실시예에 따른 액티브층의 제조를 위한 금속 전구체 가스 주입, 퍼지 가스 주입, 및 반응 가스 주입 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따른 액티브층의 제조를 위한 금속 전구체 가스 주입, 퍼지 가스 주입, 및 반응 가스 주입 타이밍도이다.
도 12는 본 제조예에 따른 주석 산화물 단위층 제조를 위한 단위 사이클의 파라미터들을 정리하여 나타낸 표이다.
도 13은 본 제조예에 따른 아연 산화물 박막 제조를 위한 단위 사이클의 파라미터들을 정리하여 나타낸 표이다.
도 14는 주석 산화물 박막 제조예에 따른 주석 산화물 박막의 단면을 촬영한 TEM(Transmission electron microscopy) 사진이다.
도 15는 아연 산화물 박막 제조예에 따른 아연 산화물 박막의 단면을 촬영한 TEM 이미지이다.
도 16은 본 멀티레벨 소자 제조예에 따라 형성된 멀티레젤 소자를 개략적으로 나타낸 단면도이다.
도 17은 양극성 멀티레벨소자 제조예에 따라 제조된 소자의 전달특성을 나타낸 그래프들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
본 명세서에서 "멀티레벨 소자"라 함은 0, 1 상태를 가지는 바이너리 상태가 아니라, 0, 1, 2 이상의 상태를 가질 수 있는 터너리(ternary) 이상의 상태를 가지는 소자를 의미할 수 있다. 즉, 기존의 소자가 on, off 2개의 상태만을 가질 수 있었다면, 본 발명의 일 실시 예에 따른 멀티레벨 소자는 on, off 외에 또 다른 제3의 상태를 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 멀티레벨 소자를 나타낸 단면도이다. 도이다.
도 1을 참조하면, 멀티레벨 소자는 기판(110) 상에 형성될 수 있다.
상기 기판(110)은 반도체 기판, 금속 기판, 유리 기판, 또는 플렉시블 기판일 수 있다. 상기 반도체 기판은 실리콘 기판일 수 있다. 상기 플렉시블 기판은 고분자 기판, 일 예로서 PET(polyethylene terephthalate) 또는 PI (polyimide) 기판일 수 있다. 상기 기판(110) 상에는 동작회로 등을 위한 소자들이 형성되어 있거나, 상기 기판을 덮는 절연막 등의 보호층(미도시)이 형성되어 있거나, 혹은 상기 소자와 상기 소자를 덮는 보호층이 형성된 것일 수 있다. 상기 기판(110) 표면을 세척 및 필요에 따라 표면처리할 수 있다.
상기 기판(110) 상에 일방향으로 연장되는 게이트 전극(120)을 형성할 수 있다. 상기 게이트 전극(120)은 Al, Cr, Cu, Ta, Ti, Mo, W, 또는 이들의 합금을 사용하여 형성할 수 있다. 상기 게이트 전극(120) 상에 게이트 절연막(130)을 형성할 수 있다. 상기 게이트 절연막(130)은 실리콘 산화막, 실리콘 산질화막, 알루미늄 산화막, 알루미늄 산질화막, 하프늄 산화막, 하프늄 산질화막, 또는 이들의 복합막일 수 있다. 상기 게이트 절연막(130)은 원자층 증착법을 사용하여 형성할 수 있으며, 일 예로서 알루미늄 산화막일 수 있다. 상기 게이트 절연막(130)의 두께는 인가되는 게이트 전압의 동작 범위에서 절연파괴되지 않을 정도의 범위 내에 있을 수 있다. 예를 들어, 게이트 전압의 동작 범위가 낮은 경우, 게이트 절연막(130)의 두께는, 게이트 전압의 동작 범위가 높은 경우에 대비하여 얇을 수 있다.
상기 게이트 절연막(130) 상에 상기 게이트 전극(120)과 중첩하여 배치되도록 패터닝된 액티브 구조체(135)를 형성할 수 있다. 상기 액티브 구조체(135)의 양측 단부들 상에 소오스 전극(180)과 드레인 전극(185)을 형성할 수 있다. 상기 소오스 전극(180)과 드레인 전극(185)은 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금, 또는 금속산화물 전도성막 일 예로서, ITO(Indium Tin Oxide)을 사용하여 형성할 수 있다.
상기 액티브 구조체(135)는 적어도 한 층의 P형 액티브층과 적어도 한 층의 N형 액티브층, 그리고 이들 사이에 위치하는 배리어층을 포함할 수 있다. 일 예로서, 상기 액티브 구조체(135)는 차례로 적층된 제1 액티브층(150), 배리어층(160), 및 제1 액티브층(170)을 구비하되, 상기 제1 액티브층(150)과 상기 제2 액티브층(170) 중 어느 하나는 P형 액티브층이고 다른 하나는 N형 액티브층일 수 있다. 이 때, 제1 액티브층(150) 하부에 배리어층을 추가적으로 더 구비할 수 있다. 이 경우, 상기 액티브 구조체(135)는 차례로 적층된 제1 배리어층(140), 제1 액티브층(150), 제2 배리어층(160), 및 제1 액티브층(170)을 구비할 수 있다.
상기 배리어층들(140, 160)은 절연층으로서, 상기 액티브층들(150, 170)에 비해 밴드갭이 큰 층일 수 있다. 일 예로서, 상기 각 액티브층들(150, 170)은 서로에 관계없이 밴드갭이 2 내지 4 eV이고, 상기 배리어층은 밴드갭이 6 내지 8 eV일 수 있다. 이러한 배리어층들(140, 160)은 상기 액티브층(150)과 인접 계면을 형성하고, 상기 액티브층(150)은 제1 배리어층(140)과 제2 배리어층(160) 사이에 개재되어 양자우물(quantum well)을 형성할 수 있다. 다른 예에서, 제1 액티브층 하부에 위치한 제1 배리어층(140)이 생략되더라도 제1 액티브층은 게이트 절연막(130)과 제2 배리어층(160) 사이에 개재되어 양자 우물을 형성할 수 있다.
상기 배리어층들(140, 160) 중 적어도 하나의 층은 유기물층, 무기물층, 혹은 유무기 복합층일 수 있다. 상기 배리어층은 상기 액티브층을 보호할 수 있다. 예를 들어, 상기 제1 액티브층(150) 형성 이후, 다른 층이 형성될 때, 상기 배리어층(160)은 상기 제1 액티브층(150)이 의도치 않게 도핑되거나, 다른 층 증착에 따른 전구체가 상기 제1 액티브층(150)으로 침투하는 것을 최소화할 수 있다. 일 실시예에 따르면, 상기 액티브층과 상기 액티브층에 인접하는 배리어층은 서로 초 격자 구조(super lattice structure)를 이룰 수 있다. 초 격자 구조에 의하여 안정성이 향상될 수 있다. 배리어층(160)의 적절한 두께는 게이트 전극(120)에 인가되는 전압 범위 등 여러가지 파라미터에 의해 영향을 받을 수 있으나, 일 예로서, 5 내지 수십 nm, 일 예로서 6 내지 20nm, 7 내지 15nm, 또는 8 내지 12nm일 수 있다.
상기 제1 액티브층(150)과 상기 제2 액티브층(170) 중 어느 하나인 P형 액티브층은 P형 반도체층들 구체적으로, P형 금속 산화물 반도체층, P형 금속 황화물 반도체층, 혹은 P형 금속 셀렌화물 반도체층일 수 있다. 상기 P형 금속 산화물 반도체는 구리(I) 산화물 반도체(Cu2O), 주석(II) 산화물 반도체(SnO), 또는 니켈(II) 산화물 반도체(NiO)일 수 있다. 상기 P형 금속 황화물 반도체층들은 Cu2S일 수 있다. 상기 P형 금속 셀렌화물 반도체층들은 SnSe일 수 있다. 일 예로서, 상기 P형 액티브층은 SnO층일 수 있다. 상기 P형 액티브층은 수 내지 수십 나노미터 일 예로서, 1.5nm 초과 50nm 이하의 두께를 가질 수 있다. 이 경우 상기 P형 액티브층은 두께 방향의 양자화가 가능할 수 있다. 일 예로서, 상기 P형 액티브층은 2 내지 40nm, 4 내지 30nm 구체적으로 5 내지 20nm의 두께를 가질 수 있다.
상기 제1 액티브층(150)과 상기 제2 액티브층(170) 중 다른 하나인 N형 액티브층은 N형 반도체층들 구체적으로, N형 금속 산화물 반도체층 혹은 N형 TMDC (Transition Metal DiChalcogenide)층일 수 있다. 상기 N형 금속 산화물 반도체는 아연 산화물 반도체(ZnO) 혹은 인듐 산화물 반도체(InOx)일 수 있다. 상기 TMDC층은 금속 황화물층 또는 금속 셀렌화물층으로서 NiS2, WS2, WSe2, MoS2, 또는 MoSe2층일 수 있다. 일 예로서, 상기 N형 액티브층은 ZnO층일 수 있다. 상기 N형 액티브층은 수 내지 수십 나노미터 일 예로서, 1.5nm 초과 50nm 이하의 두께를 가질 수 있다. 이 경우 상기 N형 액티브층 또한 두께 방향의 양자화가 가능할 수 있다. 일 예로서, 상기 N형 액티브층은 2 내지 10nm의 두께를 가질 수 있다.
상기 액티브층에 대한 구체 설명 및 배리어층과 액티브층의 제조방법에 대한 설명은 후술하기로 한다.
도 1에서 박막트랜지스터의 일 예로서, 바텀게이트-탑컨택형 즉, 바텀게이트 스태거드(staggered) 박막트랜지스터를 도시하고 있으나, 이에 한정되지 않고 바텀게이트-바텀컨택형 (바텀게이트 코플라나), 탑게이트-바텀컨택형(탑게이트 스태거드), 혹은 탑게이트-탑컨택형(탑게이트 코플라나) 형태의 박막트랜지스터에도 적용가능하다. 다만, 액티브 구조체(135)의 상부면 또는 하부면 상에 게이트 전극(120)이 구비되고, 액티브 구조체(135)가 상기 게이트 전극(120)에 인접하는 면의 반대면 상에 소오스 및 드레인 전극들(180, 185)이 구비된 스태거드 형태의 박막트랜지스터가 바람직할 수 있다.
도 2는 본 발명의 일 실시예에 따른 액티브층을 나타낸 평면도 및 단면도이다.
도 2를 참조하면, 도 1의 제1 및 제2 액티브층(150, 170) 중 적어도 하나의 액티브층 혹은 두 액티브층들 모두는 도전형에 관계없이 비정질 영역(Amorphous Region; AM_R) 및 상기 비정질 영역(AM_R)에 의하여 둘러싸이는 복수의 결정립들 혹은 결정질 영역들(NC_R)을 포함하는 막(layer)일 있다. 다시 말해서, 상기 액티브층 내에는, 비정질 영역 혹은 비정질 매트릭스(AM_R) 내에 결정질 영역(NC_R)이 아일랜드 형상(island shape)으로 불규칙하게 분산되어 배치될 수 있다. 상기 결정질 영역(NC_R)은 대략 구의 형태를 나타낼 수 있다. 상기 비정질 영역 혹은 비정질 매트릭스(AM_R) 및 결정질 영역(NC_R) 모두 동일 조성을 가지며 원자 배열 상태만 달리하는 것일 수 있다.
상기 결정질 영역(NC_R) 각각은 나노 사이즈로 이루어져 양자 구속 효과(quantum confinement effect)를 가질 수 있다. 구체적으로 상기 결정질 영역(NC_R)은 수 nm의 크기 예를 들어, 10 nm 이하의 직경 일 예로서, 0.5 내지 8nm, 0.8 내지 5nm, 2 내지 4nm의 평균 직경을 가질 수 있다. 또한, 결정질 영역들(NC_R) 사이의 평균 거리 또한 수 nm일 수 있다. 이러한 결정질 영역(NC_R)은 나노 결정(nanocrystal)으로 불리워질 수도 있으며, 면내 X축 방향 및 Y축 방향, 그리고 두께 방향 즉 Z축 방향으로 양자 구속 효과를 제공할 수 있다. 다시 말해서, 결정질 영역(NC_R) 나아가, 액티브층은 3축 방향으로 양자 구속 효과를 제공할 수 있다. 상기 결정질 영역들(NC_R)은 상기 액티브층의 두께 방향으로 단일층으로 배열되거나 혹은 다수층 적층될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 액티브층의 에너지 상태를 나타낸 개략도이고, 도 4는 본 발명의 일 실시예에 따른 N형 액티브층의 에너지에 따른 상태 밀도(DOS, density of state)를 나타낸 개략도이고, 도 5는 본 발명의 일 실시예에 따른 P형 액티브층의 에너지에 따른 상태 밀도(DOS)를 나타낸 개략도이다. 특히, 도 4 및 도 5는 DOS 시뮬레이션 결과로서, VASP(Vienna ab initio simulation) 이라는 프로그램을 사용하되, 제조된 액티브층을 PBE(Perdew-Burke-Ernzerhof) exchange-correlation functional과 PAW(projector-augmented wave) pseudopotentials 방법으로 계산함으로써, 얻을 수 있다.
도 3을 참조하면, 액티브층 내의 비정질 영역(AM_R)은 수 많은 편재 상태(localized state)들을 가질 수 있다. 이와 달리, 액티브층 내의 결정질 영역(NC_R)은 상기 비정질 영역(AM_R)의 편재 상태들 보다 적은 소수의 이격화된 편재 상태(discrete localized state)들을 가질 수 있다. 이 경우, 상기 비정질 영역(AM_R)이 가지는 편재된 에너지 상태들 중 특정 에너지 상태(AM_E)와 상기 결정질 영역(NC_R)이 가지는 편재된 에너지 상태들 중 특정 에너지 상태(NC_E)가 서로 공명 에너지 매칭(resonant energy matching)을 이룰 수 있다.
상기 공명 에너지 매칭에 의한 하이브리드화(hybridization)는 양자화된 전도성 상태(quantized conduction state)를 제공할 수 있다. 상기 양자화된 전도성 상태는 불연속적인 전도성 상태를 제공하고, 또한 상기 양자화된 전도성 상태에서는 제한된 전류 이동을 제공할 수 있다. 상기 양자화된 전도성 상태에 대하여 도 4 또는 도 5를 참조하여 보다 상세히 설명하기로 한다.
도 4 및 도 5를 참조하면, 본 실시예에 따른 액티브층은 가전자대(valence band)와 전도대(conduction band)를 가질 수 있다. 다만, 도 5에서는 전도대는 생략되고 가전자대만이 도시되고 있다. 본 실시예에서, 액티브층이 도 3을 참조하여 설명한 바와 같이, 상기 비정질 영역(AM_R)에 의하여 둘러싸이는 복수의 결정립들 혹은 결정질 영역들(NC_R)을 포함함에 따라, 하기와 같은 특이한 상태 밀도 분포를 가질 수 있다.
상기 가전자대는 모빌리티 엣지(mobility edge, Ev)에 의하여 비편재 상태인 익스텐디드 상태(extended state)와 편재 상태로 구분될 수 있고, 상기 전도대 또한 모빌리티 엣지(Ec)에 의하여 익스텐디드 상태와 편재 상태로 구분될 수 있다. N형 액티브층(도 4)은 모빌리티 엣지(Ev) 보다 높은 에너지를 갖는 전도대 내에, 불연속적인 혹은 서로 중복되지 않는 제1 에너지 범위와 제2 에너지 범위를 가질 수 있다. 또한, P형 액티브층(도 5)은 모빌리티 엣지(Ev) 보다 낮은 에너지를 갖는 가전자대 내에, 불연속적인 혹은 서로 중복되지 않는 제1 에너지 범위와 제2 에너지 범위를 가질 수 있다.
제1 에너지 범위에서는 익스텐디드 상태들이 제1 상태 수[개수/cm3]로 제공되고, 제2 에너지 범위에서는 익스텐디드 상태들이 제2 상태 수[개수/cm3]로 제공될 수 있다. 상기 제1 에너지 범위가 상기 제2 에너지 범위에 비해 모빌리티 엣지(Ev 또는 Ec)에 더 인접하여 배치될 수 있다. 상기 제1 에너지 범위와 상기 제2 에너지 범위 사이에 편재 상태(localized)가 제공될 수 있다. 상기 편재 상태에서, 상태 밀도는 0일 수 있다. 상기 제1 에너지 범위에서의 상태 밀도[개수/cm3·eV]의 변화를 나타내는 제1 상태 밀도 곡선과, 상기 제2 에너지 범위에서의 상태 밀도[개수/cm3·eV]의 변화를 나타내는 제2 상태 밀도 곡선은 서로 중복되지 않고 불연속적일 수 있다. 제1 상태 밀도 곡선은 정규 분포를 가질 수 있다. N형 액티브층(도 4)에서 상기 제1 에너지 범위의 최고 에너지 값은, 상기 제2 에너지 범위의 최소 에너지 값보다 작을 수 있다. P형 액티브층(도 5)에서 상기 제1 에너지 범위의 최저 에너지 값은, 상기 제2 에너지 범위의 최대 에너지 값보다 클 수 있다.
제1 상태 수[개수/cm3]는 제2 상태 수[개수/cm3] 대비 적을 수 있고, 또한 제1 에너지 범위에서의 상태 밀도[개수/cm3·eV] 중 최대 상태 밀도는 제2 에너지 범위에서의 상태 밀도[개수/cm3·eV] 중 최대 상태 밀도 대비 적을 수 있다.
이는 도 3을 참조하여 설명한 바와 같이, 액티브층의 비정질 영역(AM_R)이 가지는 편재 상태의 에너지 레벨과, 결정질 영역(NC_R)이 가지는 편재 상태의 에너지 레벨이 매칭되되, N형 액티브층(도 4)의 경우 모빌리티 엣지(Ec) 보다 높은 에너지에서 매칭되고 P형 액티브층(도 5)의 경우 모빌리티 엣지(Ev) 보다 낮은 에너지에서 매칭됨을 의미할 수 있다. 이 때, N형 액티브층(도 4)의 경우 모빌리티 엣지(Ec) 보다 높은 에너지를 갖는 전도대 내에 위치하고, P형 액티브층(도 5)의 경우 모빌리티 엣지(Ev) 보다 낮은 에너지를 갖는 가전자대 내에 위치하는, 제1 상태 수 [개수/cm3]를 가지는 제1 에너지 범위에서의 전도 상태를 양자화된 익스텐디드 상태(quantized extended state) 혹은 양자화된 전도 상태(quantized conducting state)로 정의할 수 있으며, 이 상태를 통해 흐르는 캐리어 밀도는 제한될 수 있다.
또한, 상기 제1 에너지 범위와 상기 제2 에너지 범위 사이에서 상태 밀도는 0개일 수 있다. 이는 액티브층의 결정질 영역(NC_R)이 상기 제1 에너지 범위와 상기 제2 에너지 범위 사이에서 에너지 상태를 가지지 않음을 의미할 수 있다. 이에 따라 상기 제1 에너지 범위와 상기 제2 에너지 범위 사이의 에너지 범위에서는 결정질 영역(NC_R)과 비정질 영역(AM_R) 간에 공명 에너지 매칭되지 않게 된다.
상기 결정질 영역(NC_R)이 3축 방향으로 양자 구속 효과를 가지기 때문에, 상기 제1 에너지 범위에서 상태 밀도[개수/cm3·eV]에 의하여 정의되는 곡선은 매우 제한된 면적을 가질 수 있다. 이는 제1 상태 수[개수/cm3]를 가지는 제1 에너지 범위 즉, 양자화된 익스텐디드 상태(quantized extended state) 혹은 양자화된 전도 상태에서는 매우 제한된 캐리어가 존재할 수 있음을 의미할 수 있다.
반면, 종래의 결정질 영역 만을 포함하는 반도체층 또는 비정질 영역 만을 포함하는 반도체층은, 모빌리티 엣지(Ev) 근처에서 양자화된 익스텐디드 상태 혹은 양자화된 전도 상태를 갖지 않는다.
도 6는 도 1을 참조하여 설명한 멀티레벨소자의 전달특성을 나타낸 그래프이다. 도 7a 및 도 7b는 도 1을 참조하여 설명한 멀티레벨소자의 동작 단계별 특징을 설명하기 위한 단면도들이다. 후술하는 것을 제외하고는 앞서 설명한 부분을 참고하기로 한다. 다만, 도 7a 및 도 7b는 제1 및 제2 액티브층들(150, 170) 중 제1 액티브층(150)이 P형 반도체층이고, 제2 액티브층(170)이 N형 반도체층인 경우를 도시하나, 이에 한정되는 것은 아니다.
먼저, 도 5, 도 7a 및 도 7b를 동시에 참조하면, 도 1을 참조하여 설명한 멀티레벨소자는, 게이트 전극(120)에 음의 문턱전압(Vth(-)) 이하의 전압이 인가되는 제1 게이트 전압 범위(R1), 게이트 전극(120)에 음의 문턱전압(Vth(-)) 초과 양의 문턱전압(Vth(+)) 미만의 전압이 인가되는 제2 게이트 전압 범위(R2), 및 게이트 전극(120)에 양의 문턱전압(Vth(+)) 이상의 전압이 인가되는 제3 게이트 전압 범위(R3)에서 서로 다른 상태에 있을 수 있다.
도 5 및 7a를 다시 참조하면, 소오스 전극(180)에 그라운드 전압(VS)이 인가된 상태에서 드레인 전극(185)에 음의 드레인 전압(VD)이 그리고 게이트 전극(120)에 음의 문턱전압 혹은 음의 turn-on 전압(Vth(-)) 이하의 전압이 인가될 때, P형 반도체층인 상기 제1 액티브층(150) 내에 채널을 형성할 수 있을 정도로 정공이 충분히 축적됨에 따라 상기 제1 액티브층(150)은 활성화 즉, turn-on 될 수 있다. 이에 따라, 상기 소스 전극(180) 및 상기 드레인 전극(185) 사이에는 음의 값을 갖는 전류(ID(-))가 흐를 수 있다. 구체적으로, 상기 소스 전극(180)에서 정공이 상기 제2 액티브층(170)을 지나 제2 배리어층(160)을 터널링(tunneling)한 뒤, 상기 제1 액티브층(150)을 따라 흐를 수 있다. 상기 제1 액티브층(150)을 흐른 정공은 다시 상기 제2 배리어층(160)을 터널링한 후 상기 제2 액티브층(170)을 지나 상기 드레인 전극(185)으로 제공될 수 있다.
게이트 전극(120)에 인가되는 전압이 제1 게이트 전압 범위(R1) 내에서 서서히 음의 방향으로 증가함에 따라, 상기 제1 액티브층(150) 내에 흐르는 전류의 절대값 또한 증가할 수 있다. 즉, 제1 게이트 전압 범위(R1) 내에서 게이트 전압의 변화량에 대한 상기 액티브 구조체(135)를 흐르는 전류 즉, 소스/드레인 전극 간 전류의 변화량의 비는 제1 기울기를 가질 수 있다. 이 때, N형 반도체층인 제2 액티브층(170)은 비 활성화 즉, turn-off 상태일 수 있다.
이 후, 게이트 전극(120)에 인가되는 전압이 음의 방향으로 더 증가할 때 상기 액티브 구조체(135)를 흐르는 전류 즉, 소스/드레인 전극 사이에 흐르는 전류 크기가 제1 게이트 전압 범위(R1)에서의 상기 제1 기울기보다 적은 제2 기울기로 변할 수 있다. 일 예에서, 제2 기울기는 거의 0일 수 있다. 이는 제1 액티브층(150)을 흐르는 전류의 양이 거의 포화(saturation) 되었음을 의미할 수 있다. 일 예에서, 상기 제1 액티브층(150)을 흐르는 전류의 양이 거의 포화(saturation)되는 것은, 결정질 영역(NC_R)과 비정질 영역(AM_R)의 공명 에너지 매칭에 의하여 생성된 가전자대 내에서 모빌리티 엣지(Ev) 보다 낮은 에너지를 갖는 양자화된 익스텐디드 상태(quantized extended state) 혹은 양자화된 전도 상태가 제한된 상태 밀도를 제공하기 때문으로 이해될 수 있다.
도 5 및 7b를 다시 참조하면, 소오스 전극(180)에 그라운드 전압(VS)이 인가된 상태에서 드레인 전극(185)에 양의 드레인 전압(VD)이 그리고 게이트 전극(120)에 양의 문턱전압 혹은 양의 turn-on 전압(Vth(+)) 이상의 전압이 인가될 때, N형 반도체층인 상기 제2 액티브층(170) 내에 채널을 형성할 수 있을 정도로 전자가 충분히 축적됨에 따라 상기 제2 액티브층(170)은 활성화 즉, turn-on 될 수 있다. 이에 따라, 상기 소스 전극(180) 및 상기 드레인 전극(185) 사이에는 양의 값을 갖는 전류(ID(+))가 흐를 수 있다. 구체적으로, 상기 소스 전극(180)에서 전자가 상기 제2 액티브층(170)을 흐른 후 상기 드레인 전극(185)으로 제공될 수 있다.
게이트 전극(120)에 인가되는 전압이 제3 게이트 전압 범위(R3) 내에서 서서히 양의 방향으로 증가함에 따라, 상기 제2 액티브층(170) 내에 흐르는 전류의 절대값 또한 증가할 수 있다. 즉, 제3 게이트 전압 범위(R3) 내에서 게이트 전압의 변화량에 대한 상기 액티브 구조체(135)를 흐르는 전류 즉, 소스/드레인 전극 간 전류의 변화량의 비는 제3 기울기를 가질 수 있다. 이 때, P형 반도체층인 제1 액티브층(150)은 비 활성화 즉, turn-off 상태일 수 있다.
이 후, 게이트 전극(120)에 인가되는 전압이 양의 방향으로 더 증가할 때 상기 액티브 구조체(135)를 흐르는 전류 즉, 소스/드레인 전극 사이에 흐르는 전류 크기가 제3 게이트 전압 범위(R3)에서의 상기 제3 기울기보다 적은 제4 기울기로 변할 수 있다. 일 예에서, 제4 기울기는 거의 0일 수 있다. 이는 제2 액티브층(170)을 흐르는 전류의 양이 거의 포화(saturation) 되었음을 의미할 수 있다. 일 예에서, 상기 제2 액티브층(170)을 흐르는 전류의 양이 거의 포화(saturation)되는 것은, 결정질 영역(NC_R)과 비정질 영역(AM_R)의 공명 에너지 매칭에 의하여 생성된 전도대 내에서 모빌리티 엣지(Ec) 보다 높은 에너지를 갖는 양자화된 익스텐디드 상태(quantized extended state) 혹은 양자화된 전도 상태가 제한된 상태 밀도를 제공하기 때문으로 이해될 수 있다.
도 5를 다시 참조하면, 게이트 전극(120)에 음의 문턱전압(Vth(-)) 초과 양의 문턱전압(Vth(+)) 미만의 전압이 인가되는 제2 게이트 전압 범위(R2)에서는 P형 반도체층인 상기 제1 액티브층(150) 내에 채널을 형성할 수 있을 정도로 충분한 정공이 축적되지 않고 또한 N형 반도체층인 상기 제2 액티브층(170) 내에서도 채널을 형성할 수 있을 정도로 충분한 전자가 축적되지 않기 때문에, 게이트 전압이 변화하더라도 전류의 크기 변화가 적거나 없을 수 있다. 다시 말해서, 제2 게이트 전압 범위(R2)는 중개 상태 구체적으로 편평한 중개 상태(flat intermediate state)로 불리워질 수 있다. 제2 게이트 전압 범위(R2) 내에서는, 소오스 전극(180)에 그라운드 전압(VS)이 인가된 상태에서 드레인 전극(185)에는 게이트 전극(120)에 인가된 전압과 동일 극성의 드레인 전압이 인가될 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 멀티레벨 소자는 복수의 turn-on 전압 즉, 문턱 전압을 가질 수 있음에 따라 멀티레벨 전도도를 제공할 수 있다. 나아가, 본 발명의 일 실시예에 따른 멀티레벨 소자는 기존의 소자에서는 발생하지 않는 제2 게이트 전압 범위, 즉, 게이트 전압이 증가하더라도 전류의 크기 변화가 적거나 없는 범위를 가지므로 멀티레벨 전도도를 안정적으로 제공할 수 있다. 다시 말해서, 제1 게이트 전압 범위(R1)에 의한 제1 turn on 전압과 제3 게이트 전압 범위(R3)에 의한 제2 turn on 전압이 명확히 구분될 수 있는 것이다. 따라서, 게이트 전압의 동작 마진(operating margin)을 넓게 하더라도 에러(error) 발생율을 줄일 수 있다.
도 8은 본 발명의 일 실시예에 따른 멀티레벨 소자의 제조방법 중 액티브 구조체의 제조방법을 나타낸 순서도이다. 도 9는 도 1의 A영역을 확대하여 나타낸 개략도이다. 도 10은 본 발명의 일 실시예에 따른 액티브층의 제조를 위한 금속 전구체 가스 주입, 퍼지 가스 주입, 및 반응 가스 주입 타이밍도이다. 도 11은 본 발명의 다른 실시예에 따른 액티브층의 제조를 위한 금속 전구체 가스 주입, 퍼지 가스 주입, 및 반응 가스 주입 타이밍도이다.
도 1, 도 8, 및 도 9를 참고하면, 본 발명의 일 실시 예에 따른 멀티레벨 소자의 제조방법 중 액티브 구조체(135)의 제조방법은, 제1 배리어층 형성 단계(S110), 제1 액티브층 형성 단계(S120), 제2 배리어층 형성 단계(S130) 및 제2 액티브층 형성 단계(S140) 중 적어도 하나의 단계를 포함하여 이루어질 수 있다. 이하 각 단계에 대하여 설명하기로 한다.
제1 배리어층 형성 단계(S110)
도 1, 도 8, 및 도 9를 참고하면, 게이트 절연막(130) 상에 제1 배리어층(140)이 형성될 수 있다.
본 실시예에서는 상기 제1 배리어층(140)은 적어도 한층의 유기단분자층을 포함할 수 있으며, 분자층 증착법을 사용하여 형성할 수 있다. 구체적으로, 상기 제1 배리어층(140)은 상기 게이트 절연막(130)이 형성된 기판을 반응챔버 내에 위치시키고, 금속 전구체 도징 단계, 제1 퍼지 단계, 유기 전구체 도징 단계, 및 제2 퍼지 단계를 구비하는 단위 사이클을 수 내지 수십회 반복하여 형성할 수 있다. 금속 전구체 도징 단계에서는 상기 반응챔버 내에 금속 전구체를 도징하여 상기 게이트 절연막(130)의 표면 작용기 혹은 하기 화학식 1으로 나타낸 유기전구체의 Y1 및/또는 Y2(Y)에 상기 금속 전구체의 금속(M2)을 화학결합시키고, 제1 퍼지 단계에서는 퍼지가스를 공급하여 미반응 금속 전구체 및 반응 생성물을 퍼지하고, 유기 전구체 도징 단계에서는 하기 화학식 1으로 나타낸 하나 또는 둘 이상의 유기전구체를 도징하여 하기 화학식 1으로 나타낸 유기전구체의 X1 및/또는 X2(X)와 상기 금속 전구체의 금속(M2)을 화학결합 구체적으로 공유결합시키고, 제2 퍼지 단계에서는 퍼지가스를 공급하여 미반응 유기 전구체 및 반응 생성물을 퍼지할 수 있다. 도 9에서는 이러한 단위 사이클이 2회 반복된 것을 도시하고 있으나, 이에 한정되는 것은 아니다. 상기 배리어층(140)의 증착을 수행하는 챔버의 온도는 90 내지 120도(℃) 구체적으로 100 내지 115도(℃)일 수 있다.
상기 금속 전구체는 알킬금속, 금속 알콕사이드, 금속 할라이드, 금속 하이드록사이드, 및 이들의 혼합물로 이루어진 군으로부터 선택할 수 있으며, 일 예로서 TMA(trimethylaluminium), 또는 다이에틸징크 (diethylzinc (DEZ)일 수 있다.
[화학식 1]
Figure 112019127485988-pat00001
상기 화학식 1에서, X1, X2, Y1, 및 Y2는 서로에 관계없이 O, S, Se, NH, 또는 PH이고, a, b, c, 및 d의 각각은 1 또는 0이되, a+b는 1이상이고, c+d는 1이상이고, Ar은 적어도 하나의 방향족기를 포함하는 작용기로서, 둘 이상의 방향족기들이 구비되는 경우 이 방향족기들은 연결기를 통해 연결되어 있을 수 있다. 상기 방향족기는 C5 내지 C8의 방향족 탄화수소기 혹은 C3 내지 C7의 헤테로고리 방향족기일 수 있다. 일 예로서, 상기 방향족기는 페닐기일 수 있다. L1 및 L2는 Ar과 X1 및 X2를 각각 연결하는 작용기이고 L3 및 L4는 Ar과 Y1 및 Y2를 각각 연결하는 작용기로서, L1, L2, L3, 및 L4는 서로에 관계없이 결합 또는 C1 내지 C3의 알킬렌기일 수 있다. X1 또는 X2는 Y1 또는 Y2에 비해 반응성이 더 큰 것일 수 있다. 일 예로서, X1 또는 X2는 O일 수 있고, Y1 또는 Y2는 S, Se, NH, 또는 PH일 수 있다.
상기 화학식 1로 나타낸 유기전구체는 하기 화합물들 (18) 내지 (34) 중 어느 하나 혹은 이들 중 둘 이상의 조합일 수 있다.
Figure 112019127485988-pat00002
Figure 112019127485988-pat00003
Figure 112019127485988-pat00004
Figure 112019127485988-pat00005
Figure 112019127485988-pat00006
Figure 112019127485988-pat00007
Figure 112019127485988-pat00008
Figure 112019127485988-pat00009
Figure 112019127485988-pat00010
Figure 112019127485988-pat00011
Figure 112019127485988-pat00012
Figure 112019127485988-pat00013
Figure 112019127485988-pat00014
Figure 112019127485988-pat00015
Figure 112019127485988-pat00016
Figure 112019127485988-pat00017
Figure 112019127485988-pat00018
상기 제1 배리어층(140)의 두께는 수 내지 수십 nm로 형성할 수 있다.
이와 같이 생성된 제1 배리어층(140)은 적어도 한층의 유기 단분자층(X-R-Y)을 구비할 수 있다. 또한, 상기 배리어층이 둘 이상의 유기 단분자층들(X-R-Y)을 구비하는 경우에, 상기 유기 단분자층들(X-R-Y) 사이에 배치된 금속 원자층(M2)이 배치될 수 있다. 금속 원자층(M2)는 일 예로서 알루미늄 또는 아연일 수 있고, 상기 유기 단분자층(X-R-Y)은 하기 화학식 2로 나타낼 수 있다.
[화학식 2]
Figure 112019127485988-pat00019
상기 화학식 2에서, Ar, X1, X2, Y1, Y2, L1, L2, L3, L4, a, b, c, 및 d는 상기 화학식 1에서 정의한 바와 같다. *는 상기 단분자층의 하부층 내의 원소와의 결합 또는 수소를 의미하되, 상기 단분자층의 하부층 내의 원소와의 결합은 1개 이상이고, #는 상기 단분자층의 상부층 내의 원소와의 결합 또는 수소를 의미하되, 상기 단분자층의 상부층 내의 원소와의 결합은 1개 이상이다. 또한, 도 9에서의 R은 상기 화학식 2에서의 (L1)(L2)Ar(L3)(L4)에 대응할 수 있다.
상기 화학식 2로 나타낸 물질은 하기 화합물들 (1) 내지 (17) 중 어느 하나 혹은 이들 중 둘 이상의 조합일 수 있다.
Figure 112019127485988-pat00020
Figure 112019127485988-pat00021
Figure 112019127485988-pat00022
Figure 112019127485988-pat00023
Figure 112019127485988-pat00024
Figure 112019127485988-pat00025
Figure 112019127485988-pat00026
Figure 112019127485988-pat00027
Figure 112019127485988-pat00028
Figure 112019127485988-pat00029
Figure 112019127485988-pat00030
Figure 112019127485988-pat00031
Figure 112019127485988-pat00032
Figure 112019127485988-pat00033
Figure 112019127485988-pat00034
Figure 112019127485988-pat00035
Figure 112019127485988-pat00036
이러한 배리어층(140) 내에서 서로 인접하여 배치된 상기 화학식 2로 나타낸 분자들은, 인접하는 분자들에 포함된 방향족기들 간의 π-π결합에 의해 안정화될 수 있다.
상기 제1 배리어층(140)을 형성하는 방법은 위에 한정되는 것은 아니며, 상기 제1 배리어층(140)은 유기막, 무기막 혹은 다른 유무기 복합막일 수 도 있다.
제1 액티브층 형성 단계 (S120)
도 1, 도 8, 도 9, 도 10, 및 도 11을 참조하면, 본 발명의 일 실시예에 따른 제1 액티브층(150) 제조방법은, 금속 전구체 단위 사이클(M-UC)과 반응 가스 단위 사이클(O-UC)을 포함하는 단위 사이클을 수 내지 수십 혹은 수백회 반복하여 형성할 수 있다. 반응 가스가 산화제인 경우, 상기 제1 액티브층(150)은 금속원자층(M1)과 산소층(Z)이 적층된 단위층이 수 내지 수십 혹은 수백층 적층된 금속 산화물층으로 형성될 수 있다. 반응 가스가 황화제인 경우, 상기 제1 액티브층(150)은 금속원자층(M1)과 황원자층(Z)이 적층된 단위층이 수 내지 수십 혹은 수백층 적층된 금속 황화물층으로 형성될 수 있다. 반응 가스가 셀렌화제인 경우, 상기 제1 액티브층(150)은 금속원자층(M1)과 셀렌원자층(Z)이 적층된 단위층이 수 내지 수십 혹은 수백층 적층된 금속 셀렌화물층으로 형성될 수 있다.
금속 전구체 단위 사이클(M-UC)은 금속 전구체 가압 도징 단계(MD1, ME1)와 금속 전구체 퍼지 단계(MP1)를 포함하는 금속 전구체 서브 사이클(M-SCn)을 적어도 1회 포함할 수 있고, 반응 가스 단위 사이클(O-UC)은 반응 가스 도징 단계(OD1, OE1)와 반응 가스 퍼지 단계(OP1)를 포함하는 반응 가스 서브 사이클(O-SCn)을 적어도 1회 포함할 수 있다. 금속 전구체 서브 사이클(M-SCn)은 1회 내지 다수회, 구체적으로 1 내지 10회(n=1 ~ 10), 예를 들어 2 내지 7회(n=2~7), 또는 3 내지 5회 (n=3~5) 실시할 수 있다. 반응 가스 서브 사이클(O-SCn)은 1회 내지 다수회, 구체적으로 1 내지 10회(n=1 ~ 10), 예를 들어 2 내지 7회(n=2~7), 또는 3 내지 5회 (n=3~5) 실시할 수 있다.
제1 액티브층(150)을 형성하는 챔버의 온도는 20 내지 250 ℃, 50 내지 200 ℃, 80 내지 150 ℃, 90 내지 100 ℃, 또는 95 내지 105 ℃으로 비교적 저온일 수 있다.
금속 전구체 가압 도징 단계(MD 1 , ME 1 )
금속 전구체 가압 도징 단계는 금속 전구체 공급 단계(MD1)와 금속 전구체 노출 단계(ME1)를 구비할 수 있으나, 금속 전구체 노출 단계(ME1)는 경우에 따라 생략될 수도 있다.
금속 전구체 공급 단계(MD1)에서는 가스 유입구 및 가스 유출구을 구비하는 챔버의 가스 유출구를 닫은 상태에서, 금속 전구체 가스를 챔버 내로 공급할 수 있다.
상기 제1 액티브층(150)이 P형 반도체층인 경우에 금속 전구체는 금속 산화물, 금속 황화물, 혹은 금속 셀렌화물을 형성하기 위한 전구체로 Cu 전구체, Ni 전구체, 혹은 Sn 전구체일 수 있다. 이러한 금속 전구체는 알킬금속, 금속 알콕사이드, 금속 할라이드, 금속 하이드록사이드, 금속-유기 화합물, 및 이들의 혼합물로 이루어진 군에서 선택할 수 있다. 일 예에서, Sn 전구체는 주석-유기 화합물로, 주석(II)-유기화합물 또는 주석(IV)-유기화합물일 수 있다. 상기 Sn 전구체는 일 예로서, (TMSA)2Sn(II) (bis[bis(trimethylsilyl)amino]tin(II))일 수 있다.
상기 제1 액티브층(150)이 N형 반도체층인 경우에 금속 전구체는 금속 산화물 혹은 금속 황화물 또는 금속 셀렌화물인 TMDC층을 형성하기 위한 전구체로 Zn 전구체, In 전구체, Ni 전구체, W 전구체, 혹은 Mo 전구체일 수 있다. 이러한 금속 전구체는 알킬금속, 금속 알콕사이드, 금속 할라이드, 금속 하이드록사이드, 금속-유기 화합물, 및 이들의 혼합물로 이루어진 군에서 선택할 수 있다. 일 예에서, Zn 전구체는 알킬아연으로, 일 예로서, DEZ(diethyl zinc)일 수 있다.
상기 금속 전구체는 소정의 증기압으로 챔버 내로 공급되되, 캐리어 가스 없이 공급될 수 있다. 상기 금속 전구체는 가스 유출구가 닫긴 상태에서 공급되므로, 상기 챔버 내에 축적되면서 상기 챔버 내의 압력을 증가시킬 수 있다. 상기 금속 전구체는 상기 챔버의 압력이 반응압력(PM)에 이를 때까지 공급될 수 있다. 반응압력 즉, 금속 전구체 가스의 압력은 수십 내지 수 Torr의 범위, 구체적으로 20 mTorr 내지 5 Torr, 또는 40 mTorr 내지 1.5Torr 일 수 있다.
금속 전구체 노출 단계(ME1)에서는 반응압력에 이르면 소정 시간 챔버를 밀폐시킬 수 있다.
금속 전구체 가압 도징 단계 즉, 상기 금속 전구체 공급 단계(MD1)와 상기 금속 전구체 노출 단계(ME1)에서 금속 전구체 가스는 기판 혹은 기판 상에 기 형성된 층 일 예로서, 상기 제1 배리어층(140)의 표면에 화학흡착(chemisorption) 및 자기포화반응(self-saturated reaction)에 의해 증착될 수 있다. 상기 금속 전구체 가스의 화학 흡착과 자기포화반응은 가압된 환경 구체적으로, 라미나 플로우 환경이 아닌 가압된 정체 환경(stagnant environment)에서 진행되므로, 상기 금속 전구체 가스의 기판 혹은 기판 상에 기 형성된 층의 표면에의 화학 흡착률 혹은 표면 커버리지가 크게 향상될 수 있다.
금속 전구체 퍼지 단계(MP 1 )
이 후, 챔버를 퍼지시킬 수 있다. 구체적으로, 퍼지 가스를 챔버 내의 기판 표면 상으로 흘려보내 기판의 표면에 흡착되지 못한 과잉 금속 전구체 가스 및 금속 전구체 가스와 기판 표면 사이의 반응에 의해 생성된 반응 산물을 제거할 수 있다. 이 때, 퍼지 가스는 불활성 가스로 불활성 가스는 예를 들어, 아르곤(Ar), 질소(N2) 또는 이들의 조합인 가스를 구비할 수 있다.
상기 금속 전구체 서브 사이클들을 다수회 수행할 때(M-SC1, M-SC2, … M-SCn, n≥2), 도 10에 도시된 것과 같은 실시예에서는 금속 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)에서의 반응압력(PM)은 실질적으로 동일할 수 있고, 도 11에 도시된 것과 같은 실시예에서는 금속 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)에서의 반응압력(PM1, PM2, PMn)은 서로 다를 수 있다. 도 11에서는 금속 전구체 가압 도징 단계들(MD1, MD2, … MDn, ME1, ME2, … MEn, n≥2)의 횟수가 증가할수록 반응압력(PM1, PM2, PMn)을 점차 증가시키는 것으로 도시하였으나, 이에 한정되지 않고 반응압력은 점차 감소할 수도 있다.
반응 가스 도징 단계(OD 1 , OE 1 )
반응 가스 도징 단계는 반응 가스 공급 단계(OD1)와 반응 가스 노출 단계(OE1)를 구비할 수 있으나, 반응 가스 노출 단계(OE1)는 경우에 따라 생략될 수도 있다.
반응 가스 공급 단계(OD1)에서는 반응 가스를 상기 챔버 내로 공급하여 상기 기판 상에 흡착된 금속 전구체와 반응시킬 수 있다. 일 실시예에서, 챔버의 가스 유출구를 닫은 상태에서, 반응 가스를 챔버 내로 공급할 수 있고, 공급되는 반응가스는 캐리어 가스없이 공급될 수 있다. 상기 반응 가스는 가스 유출구가 닫긴 상태에서 공급되므로, 상기 챔버 내에 축적되면서 상기 챔버 내의 압력을 증가시킬 수 있다. 상기 반응 가스는 상기 챔버의 압력이 반응압력(POX)에 이를 때까지 공급될 수 있다. 반응압력 즉, 반응 가스의 압력은 백 mTorr 내지 수 Torr의 범위, 구체적으로 100 mTorr 내지 2 Torr, 또는 200 mTorr 내지 1.5 Torr 일 수 있다.
반응 가스 노출 단계(OE1)에서는 반응압력(POX)에 이르면 소정 시간 챔버를 밀폐시킬 수 있다.
이와 같이, 상기 반응 가스와 상기 금속 전구체층의 반응은 가압된 환경 구체적으로, 라미나 플로우 환경이 아닌 가압된 정체 환경(stagnant environment)에서 진행될 수 있다. 그러나, 이에 한정되지 않고 반응 가스는 가스 유출구를 연 상태에서 공급되어 챔버 내에서 라미나 플로우를 형성한 상태에서 상기 금속 전구체층과 반응할 수도 있다.
상기 반응 가스 가압 도징 단계 즉, 상기 반응 가스 공급 단계(OD1)와 상기 반응 가스 노출 단계(OE1)에서 반응 가스는 산화제, 황화제, 또는 셀렌화제일 수 있고, 산화제는 H2O, H2O2, 또는 O3일 수 있으나 이에 한정되는 것은 아니다. 일 구체예에서, 상기 산화제는 H2O일 수 있다. 황화제는 H2S일 수 있고, 셀렌화제는 H2Se일 수 있으나, 이에 한정되는 것은 아니다.
반응가스 퍼지 단계 (OP 1 )
이 후, 챔버를 퍼지시킬 수 있다. 구체적으로, 퍼지 가스를 기판 표면 상으로 흘려보내 금속 전구체층과 반응하지 못한 과잉 반응 가스 및 반응 가스와 금속 전구체 사이의 반응에 의해 생성된 반응 산물을 제거할 수 있다. 이 때, 퍼지 가스는 불활성 가스로 불활성 가스는 예를 들어, 아르곤(Ar), 질소(N2) 또는 이들의 조합인 가스를 구비할 수 있다.
상기 반응 가스 서브 사이클들을 다수회 수행할 때(O-SC1, O-SC2, … O-SCn, n≥2), 도 10에 도시된 것과 같은 실시예에서는 반응 가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)에서의 반응압력(POX)은 실질적으로 동일할 수 있고, 도 11에 도시된 것과 같은 실시예에서는 반응 가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)에서의 반응압력(POX1, POX2, POXn)은 서로 다를 수 있다. 도 11에서는 반응 가스 가압 도징 단계들(OD1, OD2, … ODn, OE1, OE2, … OEn, n≥2)의 횟수가 증가할수록 반응압력(POX1, POX2, POXn)을 점차 증가시키는 것으로 도시하였으나, 이에 한정되지 않고 반응압력은 점차 감소할 수도 있다.
이 후, 상기 금속 전구체 단위 사이클(M-UC)과 상기 반응 가스 단위 사이클(O-UC)을 교호적으로 반복 수행할 수 있다. 반복 수행의 횟수는 상기 제1 액티브층(150)의 최종 두께를 결정할 수 있다.
이와 같이 형성된 제1 액티브층(150)은 적어도 반응압력을 높힌 가압된 정체 환경(stagnant environment)에서 금속 전구체 가스의 흡착이 진행되었기 때문에, 이는 일반 ALD법 즉, 가압된 환경이 아닌 라미나 플로우 환경에서 금속 전구체를 도징할 경우 얻어지는 두께 대비 매우 큰 단위 사이클당 두께를 얻을 수 있고 나아가, 표면 거칠기가 수 Å (RMS, Root Mean Square) 정도로 매우 낮은 값을 나타내는 등 우수한 표면 몰폴러지를 나타낼 수 있다.
또한, 제조된 액티브층 즉, 금속 전구체 가압 도징 단계를 포함하여 제조된 액티브층은 도 2에서 도시된 바와 같이 비정질 영역 혹은 비정질 매트릭스(AM_R) 내에 결정질 영역(NC_R)이 아일랜드 형상(island shape)으로 불규칙하게 분산되어 배치된 막으로 형성될 수 있고, 이는 도 3, 도 4, 및 도 5를 통해 설명된 바와 같이 양자화된 전도성 상태, 보다 구체적으로는 모빌리티 엣지 근처에서 양자화된 익스텐디드 상태 혹은 양자화된 전도 상태를 제공할 수 있다.
제2 배리어층 형성 단계(S130)
제1 액티브층(150) 상에 제2 배리어층(160)이 증착될 수 있다. 제2 배리어층(160)은 앞서 설명한 제1 배리어층(140)과 거의 동일한 방법(S110)에 의해 형성할 수 있으므로, 구체적인 설명을 생략하기로 한다.
제2 액티브층 형성 단계(S140)
제2 배리어층(160) 상에 제2 액티브층(170)이 증착될 수 있다. 제2 액티브층은 앞서 설명한 제1 액티브층과 거의 동일한 방법(S120)에 의해 형성할 수 있으므로, 구체적인 설명을 생략하기로 한다. 다만, 제1 액티브층(150)을 P형 반도체층으로 형성한 경우 제2 액티브층(170)은 N형 반도체층으로 형성하고, 제1 액티브층(150)을 N형 반도체층으로 형성한 경우 제2 액티브층(170)은 P형 반도체층으로 형성한다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
P형 액티브층인 주석 산화물 박막 제조예
도 12는 본 제조예에 따른 주석 산화물 단위층 제조를 위한 단위 사이클의 파라미터들을 정리하여 나타낸 표이다.
가스 유입구와 가스 유출구를 구비하는 챔버 내에 기판을 로딩하고, 챔버를 100 ℃로 가열하였다. 가스 유출구를 닫은 상태에서, 상기 가스 유입구를 통해 상기 기판 상에 주석(II) 전구체인 Sn(II)(TMSA)2 (bis[bis(trimethylsilyl)amino]tin(II))를 공급하였다(주석 전구체 공급 단계). 이 때, 상기 주석(II) 전구체는 캐리어 가스 없이 공급되고, 챔버 내의 압력이 50 mTorr에 이를 때까지 공급하였다. 이 후, 챔버 유입구도 닫아 챔버 압력을 50 mTorr로 유지한 상태에서 상기 기판 표면 상에 상기 주석(II) 전구체를 5초간 반응시켰다(주석 전구체 노출 단계). 이 후, 가스 유입구와 가스 유출구를 모두 연 상태에서 가스 유입구로 퍼지 가스인 아르곤을 40초간 공급하여 반응부산물 및 잔여 주석 전구체 가스를 퍼지하였다(주석 전구체 퍼지 단계). 상기 주석 전구체 공급 단계, 상기 주석 전구체 노출 단계, 및 상기 주석 전구체 퍼지 단계는 주석 전구체 서브 사이클을 구성하고, 상기 주석 전구체 서브 사이클을 4회 반복 수행하여 주석 원자층을 형성하였다.
이 후, 가스 유출구를 닫은 상태에서, 상기 가스 유입구를 통해 상기 주석 원자층 상에 산화제인 H2O를 공급하였다. 이 때, 상기 산화제는 캐리어 가스 없이 공급되고, 챔버 내의 압력이 300 mTorr에 이를 때까지 공급하였다(반응 가스 공급 단계). 이 후, 챔버 유입구도 닫아 챔버 압력을 300 mTorr로 유지한 상태에서 상기 주석 원자층 표면 상에 H2O를 2초간 반응시켰다(반응 가스 노출 단계). 이 후, 가스 유입구와 가스 유출구를 모두 연 상태에서 가스 유입구로 퍼지 가스인 아르곤을 40초간 공급하여 반응부산물 및 잔여반응가스를 퍼지하였다(반응 가스 퍼지 단계). 상기 반응 가스 공급 단계, 상기 반응 가스 노출 단계, 및 상기 반응 가스 퍼지 단계는 반응 가스 서브 사이클을 구성하고, 상기 반응 가스 서브 사이클을 4회 반복 수행하여 상기 주석 원자층 상에 산소 원자층을 형성하였다. 이에 따라 주석 산화물 단위층이 형성되었다.
상기 4회의 주석 전구체 서브 사이클들과 상기 4회의 반응 가스 서브 사이클들은 주석 산화물 박막 제조를 위한 단위 사이클을 구성한다. 이 때, 주석 산화물 박막의 성장속도는 약 0.4Å/사이클로 나타났다.
N형 액티브층인 아연 산화물 박막 제조예
도 13은 본 제조예에 따른 아연 산화물 박막 제조를 위한 단위 사이클의 파라미터들을 정리하여 나타낸 표이다.
가스 유입구와 가스 유출구를 구비하는 챔버 내에 기판을 로딩하고, 챔버를 100 ℃로 가열하였다. 가스 유출구를 닫은 상태에서, 상기 가스 유입구를 통해 상기 기판 상에 아연 전구체인 DEZ(diethylzinc)를 공급하였다(아연 전구체 공급 단계). 이 때, 상기 아연 전구체는 캐리어 가스 없이 공급되고, 챔버 내의 압력이 1 Torr에 이를 때까지 공급하였다. 이 후, 챔버 유입구도 닫아 챔버 압력을 1 Torr로 유지한 상태에서 상기 기판 표면 상에 상기 아연 전구체를 3초간 반응시켰다(아연 전구체 노출 단계). 이 후, 가스 유입구와 가스 유출구를 모두 연 상태에서 가스 유입구로 퍼지 가스인 아르곤을 15초간 공급하여 반응부산물 및 잔여 아연 전구체 가스를 퍼지하였다(아연 전구체 퍼지 단계). 상기 아연 전구체 공급 단계, 상기 아연 전구체 노출 단계, 및 상기 아연 전구체 퍼지 단계는 아연 전구체 서브 사이클을 구성하고, 상기 아연 전구체 서브 사이클을 4회 반복 수행하여 아연 원자층을 형성하였다.
이 후, 가스 유출구를 닫은 상태에서, 상기 가스 유입구를 통해 상기 아연 원자층 상에 반응가스인 H2O를 공급하였다. 이 때, 상기 반응가스는 캐리어 가스 없이 공급되고, 챔버 내의 압력이 1 Torr에 이를 때까지 공급하였다(반응가스 공급 단계). 이 후, 챔버 유입구도 닫아 챔버 압력을 1 Torr로 유지한 상태에서 상기 아연 원자층 표면 상에 H2O를 3초간 반응시켰다(반응가스 노출 단계). 이 후, 가스 유입구와 가스 유출구를 모두 연 상태에서 가스 유입구로 퍼지 가스인 아르곤을 25초간 공급하여 반응부산물 및 잔여반응가스를 퍼지하였다(반응가스 퍼지 단계). 상기 반응가스 공급 단계, 상기 반응가스 노출 단계, 및 상기 반응가스 퍼지 단계는 반응가스 서브 사이클을 구성하고, 상기 반응가스 서브 사이클을 4회 반복 수행하여 상기 아연 원자층 상에 산소 원자층을 형성하였다. 이에 따라 아연 산화물 단위층이 형성되었다.
상기 4회의 아연 전구체 서브 사이클들과 상기 4회의 반응가스 서브 사이클들은 아연 산화물 박막 제조를 위한 단위 사이클을 구성한다. 이 때, 아연 산화물 박막의 성장속도는 약 2.1Å/사이클로 나타났다.
도 14는 주석 산화물 박막 제조예에 따른 주석 산화물 박막의 단면을 촬영한 TEM(Transmission electron microscopy) 사진이다. 이 때, 주석 산화물 박막은 주석 산화물 박막 제조예에서 기술된 단위 사이클을 350회 수행하여 얻은 약 14nm의 두께를 갖는 박막이다.
도 14를 참조하면, 주석 산화물(SnO) 박막은 수nm 일 예로서, 약 1 내지 2nm의 직경을 갖는 결정 방향이 서로 다른 결정입자들이 비정질 매트릭스 내에 분산되어 배치된 것을 알 수 있다.
도 15는 아연 산화물 박막 제조예에 따른 아연 산화물 박막의 단면을 촬영한 TEM 이미지이다. 이 때, 아연 산화물 박막은 아연 산화물 박막 제조예에서 기술된 단위 사이클을 12회 수행하여 얻은 약 2.5nm의 두께를 갖는 박막이다.
도 15를 참조하면, 아연 산화물 박막은 수nm 일 예로서, 약 2 내지 4nm의 직경을 갖는 결정 방향이 서로 다른 결정입자들이 비정질 매트릭스 내에 분산되어 배치된 것을 알 수 있다.
양극성 멀티레벨 소자 제조예
도 16은 본 멀티레벨 소자 제조예에 따라 형성된 멀티레벨 소자를 개략적으로 나타낸 단면도이다.
도 16을 참조하면, 300nm 두께의 실리콘 웨이퍼를 기판(111)으로 준비하고, 실리콘 웨이퍼 상에 섀도우 마스크를 사용한 열기상증착법을 사용하여 70nm 두께의 알루미늄 게이트 전극(121)을 증착하였다.
게이트 전극 상에 게이트 절연막(131)으로서, 산화 알루미늄(Al2O3)을 증착하였다. Al2O3층은 알루미늄 전구체인 트리에틸알루미늄 (trimethylaluminum (TMA), Aldrich, 97%)과 캐리어 가스인 아르곤의 혼합가스 제공단계, 퍼지 가스인 아르곤 제공단계, 산화제인 H2O와 캐리어 가스인 아르곤의 혼합가스 제공단계, 및 퍼지 가스인 아르곤 제공단계를 구비하는 단위 사이클을 반복하여 형성하였다.
상기 게이트 절연막인 Al2O3층 상에 제1 배리어층(141)을 증착하였다. 이를 위하여 TMA 소스 가스와 아르곤의 혼합가스를 2초간 20도의 온도에서 제공하고, 아르곤 퍼지 가스를 20초간 제공하고, 유기전구체인 4MP((4-mercaptophenol) 와 캐리어 가스인 아르곤의 혼합가스를 20초간 75도의 온도에서 제공하고, 아르곤 퍼지 가스를 200초간 제공하는 단위 사이클을 20회 진행하여 약 10nm 두께의 제1 배리어층으로 Al-4MP층을 증착하였다. 이 후, 주석 산화물 박막 제조예에 따른 단위 사이클을 225회 수행하여, P형 액티브층(151)인 약 9nm의 SnO 박막을 상기 제1 배리어층(141) 상에 형성하였다.
이 후, 상기 제1 배리어층 형성방법과 동일한 방법으로 제2 배리어층(161)을 형성하였다. 이 후, 아연 산화물 박막 제조예에 따른 단위 사이클을 12회 수행하여, N형 액티브층(171)인 약 2.5nm의 ZnO 박막을 상기 제2 배리어층(161) 상에 형성하였다.
이 후 섀도우 마스크를 사용한 열기상증착법을 사용하여 70nm 두께의 알루미늄 패턴들을 형성하여 소스 및 드레인 전극(181, 186)을 형성하였다.
도 17은 양극성 멀티레벨소자 제조예에 따라 제조된 소자의 전달특성을 나타낸 그래프들이다.
도 17을 참조하면, 제조된 소자는 도 6을 참조하여 설명한 바와 같이, 제1 내지 제3 게이트 전압 범위(R1 내지 R3)를 가지는 것으로 확인되었다. 양의 문턱 전압(VTH(+))은 약 0.7V로 확인되었고, 음의 문턱 전압(VTH(-))은 약 -0.3V로 확인되었다. 상기 양의 문턱 전압과 상기 음의 문턱 전압 사이에 거의 일정한 전류 크기를 나타내는 중개(intermediate) 전압 범위 즉, 제2 게이트 전압 범위가 확인되었다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (10)

  1. 게이트 전극;
    상기 게이트 전극에 중첩하는 액티브 구조체; 및
    상기 액티브 구조체의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하되,
    상기 액티브 구조체는 제1 액티브층, 제2 액티브층, 및 상기 제1 액티브층과 상기 제2 액티브층을 분리하는 배리어층을 포함하고, 상기 제1 액티브층과 상기 제2 액티브층 중 어느 하나는 P형 반도체층이고 다른 하나는 N형 반도체층이고,
    상기 제1 액티브층과 상기 제2 액티브층 중 적어도 하나의 층은 비정질 매트릭스 내에 복수이 결정립들이 불규칙하게 분산되어 배치된 양극성 멀티레벨 소자.
  2. 청구항 1에 있어서,
    상기 제1 액티브층에 채널을 형성시키는 제1 문턱 전압과 상기 제2 액티브층에 채널을 형성시키는 제2 문턱 전압 사이의 게이트 전압 범위 내에서 상기 액티브 구조체를 흐르는 전류의 량은 변하지 않는 양극성 멀티레벨 소자.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 결정립들은 수 nm의 평균 직경을 갖는 양극성 멀티레벨 소자.
  5. 청구항 1에 있어서,
    상기 P형 반도체층은 금속 산화물 반도체층, 금속 황화물 반도체층, 또는 금속 셀렌화물 반도체층인 양극성 멀티레벨 소자.
  6. 청구항 5에 있어서,
    상기 P형 반도체층은 구리(I) 산화물(Cu2O)층, 주석(II) 산화물(SnO) 층, 또는 니켈(II) 산화물(NiO) 층인 양극성 멀티레벨 소자.
  7. 청구항 1에 있어서,
    상기 N형 반도체층은 금속 산화물 반도체층 혹은 TMDC (Transition Metal DiChalcogenide)층인 양극성 멀티레벨 소자.
  8. 청구항 7에 있어서,
    상기 N형 반도체층은 아연 산화물(ZnO)층 혹은 인듐 산화물(InOx)층 인 양극성 멀티레벨 소자.
  9. 청구항 1에 있어서,
    상기 배리어층은 적어도 하나의 유기 단분자층을 구비하는 양극성 멀티레벨 소자.
  10. 청구항 9에 있어서,
    상기 배리어층이 둘 이상의 유기 단분자층들을 구비하는 경우에, 상기 유기 단분자층들 사이에 배치된 금속 원자층을 더 포함하는 양극성 멀티레벨 소자.
KR1020190163669A 2018-12-12 2019-12-10 양극성 멀티레벨 소자 KR102276293B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180160166 2018-12-12
KR1020180160166 2018-12-12

Publications (2)

Publication Number Publication Date
KR20200073141A KR20200073141A (ko) 2020-06-23
KR102276293B1 true KR102276293B1 (ko) 2021-07-13

Family

ID=71137791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190163669A KR102276293B1 (ko) 2018-12-12 2019-12-10 양극성 멀티레벨 소자

Country Status (1)

Country Link
KR (1) KR102276293B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018505556A (ja) * 2015-01-22 2018-02-22 スナップトラック・インコーポレーテッド スズ系p型酸化物半導体および薄膜トランジスタの適用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410160A (en) * 1992-06-08 1995-04-25 Motorola, Inc. Interband tunneling field effect transistor
JPH07161965A (ja) * 1993-12-10 1995-06-23 Fujitsu Ltd 半導体装置及び多値論理回路
US7544572B2 (en) * 2005-11-30 2009-06-09 Advanced Micro Devices, Inc. Multi-operational mode transistor with multiple-channel device structure
KR101298017B1 (ko) * 2008-12-24 2013-08-19 한양대학교 산학협력단 N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018505556A (ja) * 2015-01-22 2018-02-22 スナップトラック・インコーポレーテッド スズ系p型酸化物半導体および薄膜トランジスタの適用

Also Published As

Publication number Publication date
KR20200073141A (ko) 2020-06-23

Similar Documents

Publication Publication Date Title
US9595580B2 (en) Two-dimensional (2D) material element with in-plane metal chalcogenide-based heterojunctions and devices including said element
US11177449B2 (en) P-type semiconductor layer, P-type multilevel element, and manufacturing method for the element
US20150155287A1 (en) Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same
KR101298017B1 (ko) N-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도
Kim et al. Atomic layer deposition for nanoscale oxide semiconductor thin film transistors: review and outlook
Ding et al. Superior atomic layer deposition technology for amorphous oxide semiconductor thin-film transistor memory devices
KR102265038B1 (ko) P형 반도체층, p형 멀티레벨 소자, 및 p형 멀티레벨 소자의 제조방법
KR102276293B1 (ko) 양극성 멀티레벨 소자
US10985247B2 (en) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
Giannazzo et al. Integration of 2D Materials for Electronics Applications
KR102276295B1 (ko) 인듐 산화물 반도체층을 구비하는 멀티레벨 소자 및 멀티레벨 소자의 제조방법
CN108878512B (zh) 一种金属氧化物叠层场效应材料及其应用
KR102618332B1 (ko) 텔루륨막들을 액티브층들로 구비하는 p형 멀티레벨 소자
KR102250003B1 (ko) 막, 멀티레벨 소자, 멀티레벨 소자의 제조방법, 멀티레벨 소자의 구동방법
KR102434741B1 (ko) 박막 트랜지스터
US11985835B2 (en) Film structure, element, and multilevel element
US20210384452A1 (en) Film structure, element, and multilevel element
JP2022505250A (ja) 膜構造体、素子およびマルチレベル素子
AA1-MoA Monday Afternoon, June 29, 2020

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant