KR102570397B1 - 유기 박막 트랜지스터 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR102570397B1
KR102570397B1 KR1020160057488A KR20160057488A KR102570397B1 KR 102570397 B1 KR102570397 B1 KR 102570397B1 KR 1020160057488 A KR1020160057488 A KR 1020160057488A KR 20160057488 A KR20160057488 A KR 20160057488A KR 102570397 B1 KR102570397 B1 KR 102570397B1
Authority
KR
South Korea
Prior art keywords
organic
group
semiconductor layer
paragraph
insulating layer
Prior art date
Application number
KR1020160057488A
Other languages
English (en)
Other versions
KR20170127589A (ko
Inventor
김승훈
권효정
홍일화
송승용
조상환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160057488A priority Critical patent/KR102570397B1/ko
Priority to US15/591,257 priority patent/US10147896B2/en
Priority to CN201710328625.4A priority patent/CN107369762B/zh
Publication of KR20170127589A publication Critical patent/KR20170127589A/ko
Application granted granted Critical
Publication of KR102570397B1 publication Critical patent/KR102570397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/143—Polyacetylene; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 개시에 따른 유기 박막 트랜지스터는 게이트 전극, 상기 게이트 전극과 중첩하는 유기 반도체층, 및 상기 게이트 전극과 상기 유기 반도체층 사이에 위치하고, 유무기 하이브리드 영역을 갖는 절연층을 포함하고, 상기 유무기 하이브리드 영역은 반응기를 포함하는 고분자 및 상기 반응기에 화학 결합된 무기물을 포함하고, 상기 절연층 내부에 자유부피(free volume)가 형성되어 있고, 상기 자유부피에 상기 무기물이 위치한다.

Description

유기 박막 트랜지스터 및 그 제조 방법{ORGANIC THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
본 개시는 유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
최근, 유기 반도체를 사용한 전자 소자는 유기물로 이루어진 막의 유연성과 저온 증착 가능성 등을 이유로 많은 연구가 진행되었고, 그 중에서 유기 박막 트랜지스터는 기존의 무기 박막 트랜지스터를 대체하여 디스플레이 소자의 스위칭 박막 트랜지스터 또는 구동 박막 트랜지스터 등으로 다양하게 사용될 수 있다.
유기 박막 트랜지스터는 누설 전류를 방지하기 위해 규소 산화물, 규소 질화물 등의 무기 절연층을 사용하고 있으나, 무기 절연층 형성시 수반되는 높은 공정 온도 및 제조 공정이 복잡한 문제가 있다.
본 개시의 실시예들은 유기 반도체에 손상을 입히지 않으면서 형성되고, 누설 전류를 방지하는 절연층을 포함하는 유기 박막 트랜지스터 및 그 제조 방법을 제공하기 위한 것이다.
본 개시의 일 실시예에 따른 유기 박막 트랜지스터는 게이트 전극, 상기 게이트 전극과 중첩하는 유기 반도체층, 및 상기 게이트 전극과 상기 유기 반도체층 사이에 위치하고, 유무기 하이브리드 영역을 갖는 절연층을 포함하고, 상기 유무기 하이브리드 영역은 반응기를 포함하는 고분자 및 상기 반응기에 화학 결합된 무기물을 포함하고, 상기 절연층 내부에 자유부피(free volume)가 형성되어 있고, 상기 자유부피에 상기 무기물이 위치한다.
상기 유무기 하이브리드 영역에서, 상기 유기 반도체층으로부터 멀어지는 방향을 따라 상기 무기물의 분포량이 감소할 수 있다.
상기 무기물은 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 및 티타늄 산화물로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 절연층은, 상기 게이트 전극과 상기 유무기 하이브리드 영역 사이에 위치하면서 유기물을 포함하는 영역을 더 포함할 수 있다.
상기 무기물은 알루미늄과 산소가 교대로 화학 결합하고 있는 그룹, 지르코늄과 산소가 교대로 화학 결합하고 있는 그룹, 하프늄과 산소가 교대로 화학 결합하고 있는 그룹 및 티타늄과 산소가 교대로 화학 결합하고 있는 그룹으로 이루어진 군 중에서 선택된 하나를 포함할 수 있다.
상기 유기 반도체층은 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리(3-알킬티오펜)(Poly-3-alkylthiophene), 폴리티에닐렌바이닐렌(poly(thienylenevinylene)), 폴리(3-헥실티오펜)(poly(3-hexylthiophene), 및 폴리프로필렌(polypropylene)으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 반응기를 포함하는 고분자는 아크릴 수지, 폴리이미드, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 및 폴리에테르술폰으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 유기 반도체층과 상기 절연층의 가장자리 측벽은 실질적으로 정렬될 수 있다.
본 개시의 일 실시예에 따른 유기 박막 트랜지스터 제조 방법은 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극 위에 유기 절연층 및 상기 유기 절연층 위에 유기 반도체층을 형성하는 단계, 상기 유기 반도체층과 상기 유기 절연층을 전구체 가스 분위기에 노출하는 단계, 상기 유기 반도체층과 상기 유기 절연층을 반응물 가스 분위기에 노출하는 단계를 포함하는 단계, 및 상기 유기 절연층에 유무기 하이브리드 영역을 형성하는 단계를 포함한다.
상기 유기 절연층 및 상기 유기 반도체층을 형성하는 단계는 동일 마스크를 사용하여 수행할 수 있다.
상기 전구체 가스는 알루미늄 산화물, 티타늄 산화물, 지르코늄 산화물, 및 하프늄 산화물로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 전구체 가스는 Al(CH3)3, Al[C(CH3)3]3, TiCl4, Ti[N(CH3)(C2H5)]4, Ti[N(CH3)2]4, Zr[N(CH3)(C2H5)]4, (C5H4)Zr[N(CH3)2]3, ((C2H5)C5H4)Zr[N(CH3)(C2H5)]3, Hf[N(CH3)(C2H5)]4, ((C2H5)C5H4)Hf[N(CH3)(C2H5)]3, 및 (C5H4)Hf[N(CH3)2]3으로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 반응물 가스는 물, 오존, 및 산소 플라즈마로부터 선택된 적어도 하나를 포함할 수 있다.
상기 유무기 하이브리드 영역은, 반응기를 포함하는 고분자 및 상기 반응기에 화학 결합된 무기물을 포함할 수 있다.
상기 유무기 하이브리드 영역에서, 상기 유기 반도체층으로부터 멀어지는 방향을 따라 상기 무기물의 분포량이 감소할 수 있다.
상기 무기물은 알루미늄과 산소가 교대로 화학 결합하고 있는 그룹, 지르코늄과 산소가 교대로 화학 결합하고 있는 그룹, 하프늄과 산소가 교대로 화학 결합하고 있는 그룹 및 티타늄과 산소가 교대로 화학 결합하고 있는 그룹으로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 유기 반도체층은 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리(3-알킬티오펜)(Poly-3-alkylthiophene), 폴리티에닐렌바이닐렌(poly(thienylenevinylene)), 폴리(3-헥실티오펜)(poly(3-hexylthiophene), 및 폴리프로필렌(polypropylene)으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 유기 절연층은 아크릴 수지, 폴리이미드, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 및 폴리에테르술폰으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 전구체 가스와 상기 반응물 가스는 상기 유기 반도체층과 화학 반응하지 않고, 상기 유기 절연층과 화학 반응할 수 있다.
본 개시의 실시예들에 따르면, 유기 박막 트랜지스터에 유무기 하이브리드 영역을 형성하여 누설 전류를 방지할 수 있고, 유기 박막 트랜지스터 제조 시, 공정을 단순화하여 시간 및 비용을 절감할 수 있다.
도 1은 본 개시의 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다.
도 2는 도 1의 A 부분을 확대하여 나타낸 도면이다.
도 3은 도 1의 유기 박막 트랜지스터에 포함된 절연층의 화학 구조를 개략적으로 나타낸 구조식이다.
도 4 내지 도 11은 본 개시의 일 실시예에 따른 유기 박막 트랜지스터 제조 방법을 나타내는 도면들이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향을 향하여 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도 1은 본 개시의 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시한 단면도이다. 도 2는 도 1의 A 부분을 확대하여 나타낸 도면이다.
도 1을 참고하면, 기판(110) 위에 유기 박막 트랜지스터가 형성되어 있고, 유기 박막 트랜지스터는 게이트 전극(124), 절연층(140), 및 유기 반도체층(154)을 포함한다. 도시하지 않았으나, 유기 반도체층(154) 위에 서로 이격되어 위치하는 소스 전극 및 드레인 전극이 형성될 수 있다. 이처럼, 유기 박막 트랜지스터는 소스/드레인 전극, 게이트 전극(124), 유기 반도체층(154), 및 절연층(140)으로 이루어질 수 있다.
유기 반도체층(154)을 통해 상기 소스 전극과 상기 드레인 전극 사이에 전류가 흐를 수 있고, 절연층(140)은 이러한 전류가 게이트 전극(124)으로 누설되는 것을 방지할 수 있다.
유기 반도체층(154)은 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리(3-알킬티오펜)(Poly-3-alkylthiophene), 폴리티에닐렌바이닐렌(poly(thienylenevinylene)), 폴리(3-헥실티오펜)(poly(3-hexylthiophene), 및 폴리프로필렌(polypropylene)으로부터 선택된 적어도 하나를 포함할 수 있다. 본 실시예에서, 유기 반도체층(154)을 형성하는 물질은 "C=O" 또는 "S=O"와 같은 반응기를 포함하지 않는 것이 바람직하다.
본 실시예에서, 절연층(140)은 유기물로 이루어진 영역(140a)과 그 위에 위치하는 유무기 하이브리드 영역(140b)을 포함한다.
절연층(140)에 포함된 유기물은 고분자이고, 절연층(140)을 형성하는 물질은 아크릴 수지, 폴리이미드, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 및 폴리에테르술폰으로부터 선택된 적어도 하나를 포함할 수 있다. 이러한 물질들의 특징은 "C=O" 또는 "S=O"와 같은 반응기를 포함한다.
이하, 도 1과 더불어 도 2를 참고하여 절연층(140)에 대해 상세히 설명하기로 한다.
도 1 및 도 2를 참고하면, 본 실시예에서 절연층(140)에는 자유부피(free volumn)가 형성되어 있다. 본 개시에서 말하는 자유부피란, 물질이 차지하는 부피 중에서 구성 입자 주위의 빈 공간을 의미한다. 본 실시예에서 자유부피는, 절연층(140)을 이루는 복수의 고분자 사이의 공간이거나 고분자의 주쇄가 끊어지는 부분과 이웃하는 고분자 사이의 공간을 의미할 수 있다. 유기 반도체층(154)도 고분자로 이루어져 있으므로 자유부피를 가질 수 있다.
유무기 하이브리드 영역(140b)은 반응기를 포함하는 고분자 및 반응기에 화학 결합된 무기물을 포함한다. 무기물은 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 및 티타늄 산화물로 이루어진 군 중에서 선택된 적어도 하나를 포함하고, 이러한 무기물은 앞에서 설명한 자유부피에 위치할 수 있다.
도 2에서 자세히 도시하지는 않았지만, 절연층(140)의 유무기 하이브리드 영역(140b)에서, 유기 반도체층(154)으로부터 멀어지는 방향을 따라 무기물의 분포량이 감소할 수 있다. 다시 말해, 유기물로 이루어진 영역(140a)에 가까이 갈수록 무기물의 분포량은 줄어들고, 자유부피의 분포량이 커질 수 있다.
도 3은 도 1의 유기 박막 트랜지스터에 포함된 절연층의 화학 구조를 개략적으로 나타낸 구조식이다. 도 3은 도 2의 유무기 하이브리드 영역(140b)에서 고분자와 무기물이 화학 결합된 구조식을 개략적으로 나타낸다.
도 3을 참고하면, 무기물의 한 예로 알루미늄 산화물이 고분자의 산소와 화학 결합되어 있다. 여기서, 무기물은 알루미늄과 산소가 교대로 화학 결합하고 있는 그룹을 포함한다. 도 3의 변형예로, 무기물은 지르코늄과 산소가 교대로 화학 결합하고 있는 그룹, 하프늄과 산소가 교대로 화학 결합하고 있는 그룹 및 티타늄과 산소가 교대로 화학 결합하고 있는 그룹으로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다.
다시 도 2를 참고하면, 유무기 하이브리드 영역(140b) 하단에 유기물로 이루어진 영역(140a)이 위치하고, 이러한 영역(140a)에는 유기물 사이에 자유부피가 남아 있고, 무기물이 형성되지 않을 수 있다.
다시 도 1을 참고하면, 본 실시예에서, 유기 반도체층(154)과 절연층(140) 각각의 가장자리 측벽은 실질적으로 정렬될 수 있다. 이러한 구조는 동일한 마스크를 사용하여 유기 반도체층(154)과 절연층(140)을 연속적으로 형성하므로 나타난다. 실질적으로 정렬이란, 유기 반도체층(154)과 절연층(140)을 형성할 때, 공정 마진에 의해 약간 어긋나는 수준을 포함하는 것을 의미한다.
이하에서는, 도 4 내지 도 11을 참고하여, 본 개시의 일 실시예에 따른 유기 박막 트랜지스터 제조 방법에 대해 설명하기로 한다.
도 4 내지 도 11은 본 개시의 일 실시예에 따른 유기 박막 트랜지스터 제조 방법을 나타내는 도면들이다.
도 4를 참고하면, 기판(110) 위에 게이트 전극(124)을 형성하고, 게이트 전극(124) 위에 차례로 유기 절연 물질층과 유기 반도체 물질층을 적층한 후에 패터닝하여, 유기 절연층(141)과 유기 반도체층(154)을 형성한다. 이 때, 동일한 마스크를 사용하여 유기 절연 물질층과 유기 반도체 물질층을 한꺼번에 패터닝하기 때문에 유기 반도체층(154)과 절연층(140) 각각의 가장자리 측벽은 실질적으로 정렬될 수 있다.
여기서, 유기 절연 물질층은 아크릴 수지, 폴리이미드, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 및 폴리에테르술폰으로부터 선택된 적어도 하나를 포함할 수 있고, 유기 반도체 물질층은 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리(3-알킬티오펜)(Poly-3-alkylthiophene), 폴리티에닐렌바이닐렌(poly(thienylenevinylene)), 폴리(3-헥실티오펜)(poly(3-hexylthiophene), 및 폴리프로필렌(polypropylene)으로부터 선택된 적어도 하나를 포함할 수 있다.
도 5는 도 4의 B 부분을 확대하여 나타낸 것이고, 도 5를 참고하면, 유기 절연층(141)은 유기물로 이루어져 있고, 자유부피가 유기물 사이에 형성되어 있다. 도 4의 단계에서 형성된 유기 절연층(141)은 유기물로만 이루어진 것을 나타낸다. 도시하지 않았지만, 도 4의 C 부분도 도 5와 마찬가지로 유기물 사이에 자유부피가 형성되어 있다.
도 6은 도 4의 C 부분을 나타낸 것이고, 유기 절연층(141), 유기 반도체층(154) 위에 전구체 가스 분위기를 형성한다. 이러한 단계는 전구체 가스 주입 단계이고, 전구체 가스 주입 단계는 대략 1~5초 동안 수행할 수 있다. 이후, 반응기가 없는 유기 반도체층(154)을 전구체 가스가 통과하여 유기 절연층(141)의 자유부피까지 확산될 수 있도록, 수십초, 예를 들어 60초 동안 전구체 가스 노출 단계를 수행한다. 이후, 유기 반도체층(154) 표면에 남아 있는 전구체 가스를 제거하기 위해 대략 60초 동안 퍼징(purging) 단계를 수행할 수 있다.
여기서, 전구체 가스는 알루미늄 산화물, 티타늄 산화물, 지르코늄 산화물, 및 하프늄 산화물로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다. 구체적으로 상기 전구체 가스는 Al(CH3)3, Al[C(CH3)3]3, TiCl4, Ti[N(CH3)(C2H5)]4, Ti[N(CH3)2]4, Zr[N(CH3)(C2H5)]4, (C5H4)Zr[N(CH3)2]3, ((C2H5)C5H4)Zr[N(CH3)(C2H5)]3, Hf[N(CH3)(C2H5)]4, ((C2H5)C5H4)Hf[N(CH3)(C2H5)]3, 및 (C5H4)Hf[N(CH3)2]3으로 이루어진 군 중에서 선택된 적어도 하나를 포함할 수 있다.
여기서, Al(CH3)3는 TMA(Trimethylaluminum), Al[C(CH3)3]3는 Tris(tertiary-butyl)Aluminum, TiCl4는 Tetrachloro Titanium, Ti[N(CH3)(C2H5)]4는 Tetrakis(ethylmethylamino) Titanium, Ti[N(CH3)2]4는 Tetrakis(dimethylamino) Titanium, Zr[N(CH3)(C2H5)]4는 Tetrakis(ethylmethylamino) Zirconium, (C5H4)Zr[N(CH3)2]3는 Cyclopentadienyl Tris(dimethylamino) Zirconium, ((C2H5)C5H4)Zr[N(CH3)(C2H5)]3는 Ethylcyclopentadienyl Tris(ethylmethylamino) Zirconium, Hf[N(CH3)(C2H5)]4는 Tetrakis(ethylmethylamino) Hafnium, ((C2H5)C5H4)Hf[N(CH3)(C2H5)]3는 Ethylcyclopentadienyl Tris(ethylmethylamino) Hafnium, 및 (C5H4)Hf[N(CH3)2]3는 Cyclopentadienyl Tris(dimethylamino) Hafnium이다.
도 7 및 도 8은, 도 4에 도시된 유기 반도체층(154)과 유기 절연층(141)의 경계 부분을 나타낸 것이다.
도 7을 참고하면, 유기 반도체층(154)의 자유부피를 통과한 전구체 가스가 유기 절연층(141) 표면까지 확산된 상태이고, 도 8을 참고하면, 전구체 가스가 유기 절연층(141)의 자유부피 내로 주입되어 유기물과 반응하는 상태이다.
도 9는 도 8의 단계에서, 유기물과 전구체가 화학 결합된 구조식을 개략적으로 나타낸다. 도 9를 참고하면, 유기물의 반응기에 포함되는 산소와 전구체의 금속이 결합되어 있다. 구체적으로, 유기물의 고분자 주쇄에 연결된 산소와 알루미늄이 서로 결합된다.
이후, 도 6과 유사하게 유기 절연층(141), 유기 반도체층(154) 위에 반응물 가스 분위기를 형성한다. 반응물 가스는 물, 오존, 및 산소 플라즈마로부터 선택된 적어도 하나를 포함할 수 있다. 이러한 단계는 반응물 가스 주입 단계이고, 반응물 가스 주입 단계는 대략 1~5초 동안 수행할 수 있다. 이후, 반응기가 없는 유기 반도체층(154)을 반응물 가스가 통과하여 유기 절연층(141)의 자유부피까지 확산될 수 있도록, 수십초, 예를 들어 60초 동안 반응물 가스 노출 단계를 수행한다. 이후, 유기 반도체층(154) 표면에 남아 있는 반응물 가스를 제거하기 위해 대략 60초 동안 퍼징(purging) 단계를 수행할 수 있다.
도 10 및 도 11은, 도 4에 도시된 유기 반도체층(154)과 유기 절연층(141)의 경계 부분을 나타낸 것이다.
도 10을 참고하면, 유기 반도체층(154)의 자유부피를 통과한 반응물 가스가 유기 절연층(141) 표면까지 확산된 상태이고, 도 11을 참고하면, 반응물 가스가 유기 절연층(141)의 자유부피 내로 주입되어 유기물과 결합되어 있는 전구체의 금속과 반응하는 상태이다. 다시 말해, 도 9에 도시한 바와 같이 자유부피 내에 산소와 결합하고 있는 알루미늄과 반응물 가스가 반응하여 화학 결합이 되고, 도 3에서 도시한 알루미늄과 산소가 교대로 화학 결합하고 있는 그룹을 형성할 수 있다.
앞에서 설명한 도 6 내지 도 10의 공정 단계가 반복 수행될 수 있다. 이러한 공정을 수행하면, 유기 절연층(141)에 도 1에서 도시한 바와 같은 유무기 하이브리드 영역(140b)이 형성될 수 있다.
추가로, 유기 절연층(141)에 남아 있는 메틸기를 제거하기 위해 다량의 산소를 유기 절연층(141)에 주입하는 단계를 수행할 수 있다.
앞에서 설명한 바와 같이, 본 개시에 따른 실시예들에 의하면, 유기 절연층과 유기 반도체층을 동시에 형성하여 공정 시간 및 비용을 줄일 수 있고, 반응기가 없는 유기 반도체층을 사용하기 때문에 유무기 하이브리드 영역을 형성할 때 유기 반도체층이 손상되는 것을 방지할 수 있다.
이상에서 본 개시의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 개시에 의한 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 124: 게이트 전극
140: 절연층 140a: 유기물로 이루어진 영역
140b: 유무기 하이브리드 영역 141: 유기 절연층
154: 유기 반도체층

Claims (19)

  1. 게이트 전극,
    상기 게이트 전극과 중첩하는 유기 반도체층, 및
    상기 게이트 전극과 상기 유기 반도체층 사이에 위치하고, 유기물 영역 및 유무기 하이브리드 영역을 갖는 절연층을 포함하고,
    상기 유기물 영역은 유기물 및 상기 유기물 사이의 자유부피를 포함하고
    상기 유무기 하이브리드 영역은 유기물 및 상기 유기물 사이의 자유 부피를 채우는 무기물을 포함하고.
    상기 유기물은 반응기를 포함하는 고분자이며,
    상기 무기물은 상기 반응기에 화학 결합되고,
    상기 무기물은 지르코늄 산화물, 하프늄 산화물, 및 티타늄 산화물로 이루어진 군 중에서 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터.
  2. 제1항에서,
    상기 유무기 하이브리드 영역에서, 상기 유기 반도체층으로부터 멀어지는 방향을 따라 상기 무기물의 분포량이 감소하는 유기 박막 트랜지스터.
  3. 삭제
  4. 제1항에서,
    상기 유기물 영역은 상기 게이트 전극과 상기 유무기 하이브리드 영역 사이에 위치하는 유기 박막 트랜지스터.
  5. 제1항에서,
    상기 무기물은 알루미늄과 산소가 교대로 화학 결합하고 있는 그룹, 지르코늄과 산소가 교대로 화학 결합하고 있는 그룹, 하프늄과 산소가 교대로 화학 결합하고 있는 그룹 및 티타늄과 산소가 교대로 화학 결합하고 있는 그룹으로 이루어진 군 중에서 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터.
  6. 제1항에서,
    상기 유기 반도체층은 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리(3-알킬티오펜)(Poly-3-alkylthiophene), 폴리티에닐렌바이닐렌(poly(thienylenevinylene)), 폴리(3-헥실티오펜)(poly(3-hexylthiophene), 및 폴리프로필렌(polypropylene)으로부터 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터.
  7. 제1항에서,
    상기 반응기를 포함하는 고분자는 아크릴 수지, 폴리이미드, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 및 폴리에테르술폰으로부터 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터.
  8. 제1항에서,
    상기 유기 반도체층과 상기 절연층의 가장자리 측벽은 정렬되는 유기 박막 트랜지스터.
  9. 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 유기물 및 상기 유기물 사이의 자유 부피를 포함하는 유기 절연층 및 상기 유기 절연층 위에 유기 반도체층을 형성하는 단계,
    상기 유기 반도체층과 상기 유기 절연층을 전구체 가스 분위기에 노출하여 유기물과 전구체가 화학 결합하는단계,
    상기 유기 반도체층과 상기 유기 절연층을 반응물 가스 분위기에 노출하여 유기물과 결합되어 있는 전구체의 금속과 상기 반응물 가스가 반응하는 단계를 포함하는 단계, 및
    상기 유기 절연층에 유무기 하이브리드 영역을 형성하는 단계를 포함하고,
    상기 유무기 하이브리드 영역은 유기물 및 상기 유기물 사이의 자유 부피를 채우는 무기물을 포함하는 유기 박막 트랜지스터 제조 방법.
  10. 제9항에서,
    상기 유기 절연층 및 상기 유기 반도체층을 형성하는 단계는 동일 마스크를 사용하여 수행하는 유기 박막 트랜지스터 제조 방법.
  11. 제9항에서,
    상기 전구체 가스는 알루미늄 산화물, 티타늄 산화물, 지르코늄 산화물, 및 하프늄 산화물로 이루어진 군 중에서 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터 제조 방법.
  12. 제11항에서,
    상기 전구체 가스는 Al(CH3)3, Al[C(CH3)3]3, TiCl4, Ti[N(CH3)(C2H5)]4, Ti[N(CH3)2]4, Zr[N(CH3)(C2H5)]4, (C5H4)Zr[N(CH3)2]3, ((C2H5)C5H4)Zr[N(CH3)(C2H5)]3, Hf[N(CH3)(C2H5)]4, ((C2H5)C5H4)Hf[N(CH3)(C2H5)]3, 및 (C5H4)Hf[N(CH3)2]3으로 이루어진 군 중에서 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터 제조 방법.
  13. 제9항에서,
    상기 반응물 가스는 물, 오존, 및 산소 플라즈마로부터 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터 제조 방법.
  14. 제9항에서,
    상기 유무기 하이브리드 영역은, 반응기를 포함하는 고분자 및 상기 반응기에 화학 결합된 무기물을 포함하는 유기 박막 트랜지스터 제조 방법.
  15. 제14항에서,
    상기 유무기 하이브리드 영역에서, 상기 유기 반도체층으로부터 멀어지는 방향을 따라 상기 무기물의 분포량이 감소하는 유기 박막 트랜지스터 제조 방법.
  16. 제14항에서,
    상기 무기물은 알루미늄과 산소가 교대로 화학 결합하고 있는 그룹, 지르코늄과 산소가 교대로 화학 결합하고 있는 그룹, 하프늄과 산소가 교대로 화학 결합하고 있는 그룹 및 티타늄과 산소가 교대로 화학 결합하고 있는 그룹으로 이루어진 군 중에서 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터 제조 방법.
  17. 제9항에서,
    상기 유기 반도체층은 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리(3-알킬티오펜)(Poly-3-alkylthiophene), 폴리티에닐렌바이닐렌(poly(thienylenevinylene)), 폴리(3-헥실티오펜)(poly(3-hexylthiophene), 및 폴리프로필렌(polypropylene)으로부터 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터 제조 방법.
  18. 제9항에서,
    상기 유기 절연층은 아크릴 수지, 폴리이미드, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 및 폴리에테르술폰으로부터 선택된 적어도 하나를 포함하는 유기 박막 트랜지스터 제조 방법.
  19. 제9항에서,
    상기 전구체 가스와 상기 반응물 가스는 상기 유기 반도체층과 화학 반응하지 않고, 상기 유기 절연층과 화학 반응하는 유기 박막 트랜지스터 제조 방법.
KR1020160057488A 2016-05-11 2016-05-11 유기 박막 트랜지스터 및 그 제조 방법 KR102570397B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160057488A KR102570397B1 (ko) 2016-05-11 2016-05-11 유기 박막 트랜지스터 및 그 제조 방법
US15/591,257 US10147896B2 (en) 2016-05-11 2017-05-10 Organic thin film transistor and method of manufacturing the same
CN201710328625.4A CN107369762B (zh) 2016-05-11 2017-05-11 有机薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160057488A KR102570397B1 (ko) 2016-05-11 2016-05-11 유기 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170127589A KR20170127589A (ko) 2017-11-22
KR102570397B1 true KR102570397B1 (ko) 2023-08-24

Family

ID=60295237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160057488A KR102570397B1 (ko) 2016-05-11 2016-05-11 유기 박막 트랜지스터 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10147896B2 (ko)
KR (1) KR102570397B1 (ko)
CN (1) CN107369762B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102233994B1 (ko) * 2018-09-13 2021-03-31 한국과학기술원 유무기 절연막 및 그의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110284849A1 (en) * 2010-05-19 2011-11-24 Marks Tobin J Crosslinked Hybrid Gate Dielectric Materials and Electronic Devices Incorporating Same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969376A (en) 1996-08-23 1999-10-19 Lucent Technologies Inc. Organic thin film transistor having a phthalocyanine semiconductor layer
US6740900B2 (en) 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
FR2854168B1 (fr) 2003-04-28 2007-02-09 Messier Bugatti Commande ou modelisation de procede d'infiltration chimique en phase vapeur pour la densification de substrats poreux par du carbone
KR100540698B1 (ko) 2003-12-16 2006-01-11 주식회사 미뉴타텍 개선된 절연막 구조를 갖는 유기물 트랜지스터
US7498662B2 (en) * 2005-11-18 2009-03-03 3M Innovative Properties Company Dielectric media including surface-treated metal oxide particles
KR20070061246A (ko) 2005-12-08 2007-06-13 한국전자통신연구원 유기 박막 트랜지스터 제조 방법
TW200737520A (en) * 2006-03-17 2007-10-01 Univ Nat Chiao Tung Gate dielectric structure and an organic thin film transistor based thereon
KR100820077B1 (ko) * 2006-06-23 2008-04-08 홍익대학교부설과학기술연구소 유-무기 혼합 절연체를 사용한 유기 박막 트랜지스터
JP2008147410A (ja) * 2006-12-08 2008-06-26 Brother Ind Ltd ゲート絶縁層に有機無機ハイブリッド膜を使用した薄膜トランジスタ及びその製造方法
KR101004734B1 (ko) * 2008-07-29 2011-01-04 한국전자통신연구원 표면 에너지 제어를 이용한 유기 박막 트랜지스터 제조방법
KR101298017B1 (ko) * 2008-12-24 2013-08-19 한양대학교 산학협력단 Ｎ-형 유기-무기 나노복합 초격자 투명 반도체 박막, 상기의 제조 방법 및 전자 기기적 용도

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110284849A1 (en) * 2010-05-19 2011-11-24 Marks Tobin J Crosslinked Hybrid Gate Dielectric Materials and Electronic Devices Incorporating Same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kang Dae Kim et al., Japanese Journal of Applied Physics 49 (2010) 111603(2010.11.22.)*

Also Published As

Publication number Publication date
KR20170127589A (ko) 2017-11-22
CN107369762B (zh) 2023-07-11
CN107369762A (zh) 2017-11-21
US10147896B2 (en) 2018-12-04
US20170331060A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
US10256424B2 (en) Flexible substrate, method of manufacturing the same, and display apparatus employing the same
TWI459467B (zh) 用於無機材料之選擇區域沈積之有機矽氧材料
US8735188B2 (en) Apparatus for atomic layer deposition with sloped purge injection nozzle structure
US9692009B2 (en) Device and method for producing hermetically-sealed cavities
US8304352B2 (en) Method of manufacturing a semiconductor device
US20090081827A1 (en) Process for selective area deposition of inorganic materials
KR100717770B1 (ko) 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
US9666694B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2004165668A (ja) ハフニウム化合物を利用した薄膜蒸着方法
KR102570397B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
JP5537308B2 (ja) 封止構造、その製造装置及びその製造方法
US11158838B2 (en) Flexible organic-inorganic passivation layer and method of fabricating the same
KR101155291B1 (ko) 건식식각장치 및 이를 구비한 기판처리시스템
US8748894B2 (en) Composition of organic insulating layer and thin film transistor substrate and display device using the same
CN113629210B (zh) 封装结构、显示面板及显示面板的制作方法
US20140242367A1 (en) Barrier film and methods of making same
CN109285887B (zh) 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法
KR101491762B1 (ko) 박막 증착 장치 및 방법
WO2014176077A1 (en) Thin film formation for device sensitive to environment
US20170345647A1 (en) Substrate processing method
CN105803426A (zh) 使用具有超薄结构的沉积装置的薄膜沉积方法及该沉积装置
KR101399894B1 (ko) 인젝터 모듈 및 이를 사용하는 플라즈마 반응 장치
KR101457157B1 (ko) 박막층의 결함 제거 방법 및 이를 이용하여 제조된 플렉서블 기판
US20190019996A1 (en) Passivation Film Deposition Method For Light-Emitting Diode
KR101377069B1 (ko) 반도체 장치 및 그 형성방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant