CN109285887B - 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法 - Google Patents

喷嘴组件、改善材料层厚度均匀性的沉积装置及方法 Download PDF

Info

Publication number
CN109285887B
CN109285887B CN201710596312.7A CN201710596312A CN109285887B CN 109285887 B CN109285887 B CN 109285887B CN 201710596312 A CN201710596312 A CN 201710596312A CN 109285887 B CN109285887 B CN 109285887B
Authority
CN
China
Prior art keywords
substrate
nozzle
material layer
reaction gas
gas nozzle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710596312.7A
Other languages
English (en)
Other versions
CN109285887A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201710596312.7A priority Critical patent/CN109285887B/zh
Publication of CN109285887A publication Critical patent/CN109285887A/zh
Application granted granted Critical
Publication of CN109285887B publication Critical patent/CN109285887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种喷嘴组件、改善材料层厚度均匀性的沉积装置及方法，喷嘴组件用以自衬底的边缘向衬底表面喷射反应气体，以在衬底表面形成材料层，喷嘴组件至少包括第一反应气体喷嘴及第二反应气体喷嘴，其中，第二反应气体喷嘴以衬底的中心为中心、沿衬底的周向相较于第一反应气体喷嘴偏移第一夹角；第一反应气体喷嘴的喷口朝向衬底的中心，第二反应气体喷嘴的喷口的朝向与正对衬底的中心的方向具有第二夹角。本发明的喷嘴组件通过设置至少两个反应气体喷嘴，并通过设置增设的反应气体喷嘴的位置及喷口朝向，在使用喷嘴组件在衬底表面上沉积材料层时，可以使得沉积的材料层的膜厚具有较好的均匀性。

Description

喷嘴组件、改善材料层厚度均匀性的沉积装置及方法
技术领域
本发明属于半导体制造技术领域，特别是涉及一种喷嘴组件、改善材料层厚度均匀性的沉积装置及方法。
背景技术
金属氧化物半导体场效应晶体管(MOSFET)结构被广泛地运用于半导体集成电路(IC)的制程布局当中，其中，在MOSFET的结构中必需在栅极结构侧壁上形成一侧壁绝缘层以隔离接触导电层与栅导电层，藉以避免两导体层的短路造成器件(Device)失效。
随着动态随机存储器(DRAM)的工艺持续微缩至纳米(nano)等级后，栅极之间的间距以及栅极和接触孔之间的间距也随之缩小，这给半导体制造技术带来了许多挑战。譬如，在现有工艺中，使用ALD(原子沉积)机台沉积形成氮化硅栅极侧壁绝缘层时，是使用一支DCS(二氯硅烷)喷嘴及一支氨气喷嘴同时自晶圆的边缘向晶圆表面喷射DCS气体及氨气，以在晶圆表面形成氮化硅层。但由于DCS喷嘴的数量只有一支，且DCS喷嘴位于晶圆边缘一侧，达到晶圆中心的DCS气体远小于位于晶圆边缘的DCS气体，使得在晶圆表面形成的氮化硅层的厚度不均匀，即位于晶圆边缘的氮化硅层的厚度明显大于位于晶圆中心的氮化硅层的厚度，位于晶圆边缘的氮化硅层的厚度甚至可以达到位于晶圆中心的氮化硅层厚度的1.2倍之多。这就使得位于晶圆中心的栅极结构侧壁上的侧壁绝缘层的厚度要明显小于位于晶圆边缘的栅极结构的侧壁上的侧壁绝缘层的厚度。栅极结构侧壁上的侧壁绝缘层太薄会导致漏电流偏高，而栅极结构侧壁上的侧壁绝缘层太厚又会导致接触导电层的电阻阻值偏高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种喷嘴组件、改善材料层厚度均匀性的沉积装置及方法，用于解决现有技术中在沉积氮化硅栅极侧壁绝缘层时，由于使用一支DCS喷嘴而导致的位于晶圆中心的栅极结构侧壁上的侧壁绝缘层的厚度与位于晶圆边缘的栅极结构侧壁上的侧壁绝缘层的厚度不均匀，从而导致侧壁绝缘层的厚度太薄的器件漏电流偏高，侧壁绝缘层的厚度太厚的器件中接触导电层的电阻阻值偏高的问题。
为实现上述目的及其它相关目的，本发明提供一种喷嘴组件，所述喷嘴组件用以自衬底的边缘向所述衬底表面喷射反应气体，以在所述衬底表面形成材料层，所述喷嘴组件至少包括第一反应气体喷嘴及第二反应气体喷嘴，其中，所述第二反应气体喷嘴的设置位置是以所述衬底的中心为中心、沿所述衬底的周向相较于所述第一反应气体喷嘴朝向所述衬底的中心偏移第一夹角；所述第一反应气体喷嘴的喷口朝向所述衬底的中心，所述第二反应气体喷嘴的喷口的朝向与正对所述衬底中心的方向具有第二夹角。
作为本发明的一种优选方案，所述喷嘴组件还包括至少一第三反应气体喷嘴，其设置位置是以所述衬底的中心为中心、沿所述衬底的周向相较于所述第二反应气体喷嘴或邻近的其他第三反应气体喷嘴向远离所述第一反应气体喷嘴的一侧偏移第一夹角，所述第三反应气体喷嘴的喷口朝向与正对所述衬底中心的方向具有第二夹角。
作为本发明的一种优选方案，所述喷嘴组件还包括氨气喷嘴，所述氨气喷嘴的设置位置是以所述衬底的中心为中心、沿所述衬底的周向相较于所述第一反应气体喷嘴向远离所述第二反应气体喷嘴的一侧偏移第一夹角。
作为本发明的一种优选方案，所述喷嘴组件还包括氨气喷嘴，所述氨气喷嘴以所述衬底的中心为中心设置于所述衬底在所述第一反应气体喷嘴与所述第二反应气体喷嘴的周向之间。
作为本发明的一种优选方案，所述第一反应气体喷嘴与所述第二反应气体喷嘴的喷口均为多个，多个所述喷口沿对应反应气体喷嘴的长度方向间隔排布。
作为本发明的一种优选方案，所述第一夹角的角度为5°～60°；所述第二夹角的角度为5°～30°。
本发明还提供一种改善材料层厚度均匀性的沉积装置，所述改善材料层厚度均匀性的沉积装置包括：
反应腔室，所述反应腔室内设有基座；所述基座用以放置衬底；及
如上述任一方案中所述的喷嘴组件，位于所述反应腔室内，且位于所述基座外侧。
作为本发明的一种优选方案，所述装置还包括晶舟，所述晶舟置于所述基座上，所述晶舟内由下至上设置有若干个间隔排布的衬底放置区域，所述衬底位于所述衬底放置区域内。
本发明还提供一种改善材料层厚度均匀性的方法，包括如下步骤：
1)提供一衬底；及
2)使用如上述任一方案中所述的喷嘴组件自所述衬底的边缘向所述衬底表面喷射反应气体，以在所述衬底表面沉积厚度均匀的材料层。
本发明还提供一种半导体结构的制备方法，包括如下步骤：
1)提供衬底；
2)于所述衬底上形成栅极结构；
3)使用如上述任一方案中所述喷嘴组件自步骤2)得到的结构的边缘向其表面喷射反应气体，以在步骤2)得到的结构表面沉积厚度均匀的绝缘材料层，所述绝缘材料层覆盖所述栅极结构的表面及所述衬底裸露的上表面，所述绝缘材料层在所述衬底的侧缘位置的厚度占所述绝缘材料层在所述衬底的中央位置厚度的90％～110％；及
4)去除部分位于所述衬底上表面的绝缘材料层，得到位于所述栅极结构侧壁的栅极侧壁绝缘层，并于所述栅极侧壁绝缘层的外侧形成接触导电层。
作为本发明的一种优选方案，步骤3)中，在步骤2)得到的所述绝缘材料层在所述衬底的侧缘位置的厚度占所述绝缘材料层在所述衬底的中央位置厚度的98％～102％。
作为本发明的一种优选方案，步骤3)中，在步骤2)得到的结构表面沉积的所述绝缘材料层为氮化硅层；各所述反应气体喷嘴喷射的反应气体均包括硅烷、二氯硅烷和四氯化硅所构成群组中的其中之一。
作为本发明的一种优选方案，步骤3)中，所述绝缘材料层的沉积压力为0.1托～100托，沉积温度为350℃～800℃，形成的所述绝缘材料层的厚度为2纳米～15纳米。
本发明还提供一种半导体结构，所述半导体结构包括：
一衬底；
栅极结构，形成于所述衬底的中央位置及侧缘位置；
栅极侧壁绝缘层，使用如权利要求1所述喷嘴组件向所述衬底的表面喷射反应气体并反应生成绝缘材料层所形成，所述栅极侧壁绝缘层覆盖所述栅极结构的侧壁，位于所述衬底侧缘位置的所述栅极结构外侧的栅极侧壁绝缘层的厚度占位于所述衬底中央位置的所述栅极结构外侧的栅极侧壁绝缘层的厚度的90％～110％；及
接触导电层，形成于所述栅极侧壁绝缘层的外侧。
如上所述，本发明提供的喷嘴组件、改善材料层厚度均匀性的沉积装置及方法，具有以下有益效果：本发明的喷嘴组件通过设置至少两个反应气体喷嘴，并通过设置增设的反应气体喷嘴的位置及喷口朝向，在使用所述喷嘴组件在衬底表面上沉积的材料层时，可以使得沉积的材料层的膜厚具有较好的均匀性；在将本发明用于沉积栅极侧壁绝缘层时，可以使得衬底各个位置的栅极结构的侧壁绝缘层的膜厚均具有较好的均匀性，从而有效地解决了因侧壁绝缘层偏薄造成的漏电流偏高及因侧壁绝缘层偏厚造成的接触导电层电阻阻值偏高的问题。
附图说明
图1至图3显示为本发明实施例一中提供的喷嘴组件的结构示意图。
图4显示为本发明实施例二中提供的改善材料层厚度均匀性的沉积装置的结构示意图。
图5显示为本发明实施例三中提供的改善材料层厚度均匀性的方法的流程图。
图6及图7显示为本发明实施例三中提供的改善材料层厚度均匀性的方法各步骤对应的结构示意图。
图8显示为本发明实施例四中提供的半导体器件结构制备方法的流程图。
图9至图16显示为本发明实施例四中提供的半导体器件结构制备方法各步骤对应的结构示意图。
组件标号说明
10 衬底
11 第一反应气体喷嘴
111、121 喷口
112 第一喷射区域
12 第二反应气体喷嘴
122 第二喷射区域
13 氨气喷嘴
14 基座
15 晶舟
16 材料层
17 栅极结构
171 第一绝缘层
172 栅极导电材料层
173 栅极导电层
174 第二绝缘层
18 图形化掩膜层
19 绝缘材料层
191 栅极侧壁绝缘层
20 接触导电材料层
201 接触导电层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1及图2，本发明提供一种喷嘴组件，所述喷嘴组件用以自衬底10的边缘向所述衬底10表面喷射反应气体，以在所述衬底10表面形成材料层，所述喷嘴组件至少包括第一反应气体喷嘴11及第二反应气体喷嘴12，其中，所述第二反应气体喷嘴12的设置位置是以所述衬底10的中心为中心、沿所述衬底10的周向相较于所述第一反应气体喷嘴11朝向所述衬底10的中心偏移第一夹角α；所述第一反应气体喷嘴11的喷口111朝向所述衬底10的中心(其中，图1及图2中标注O的黑色圆形即为所述衬底10的中心)，所述第二反应气体喷嘴12的喷口121的朝向与正对所述衬底10中心的方向具有第二夹角β(图1至图3中的箭头分别表示所述第一反应气体喷嘴11的喷口111的朝向及所述第二反应气体喷嘴12的喷口121的朝向)。本发明的喷嘴组件通过至少设置所述第一反应气体喷嘴11及所述第二反应气体喷嘴12两个反应气体喷嘴，并通过设置增设的所述第一反应气体喷嘴11及所述第二反应气体喷嘴12的相对位置及所述喷口111、121的朝向，在使用所述喷嘴组件在所述衬底10表面上沉积的材料层时，由图1可知，所述第一反应气体喷嘴11及所述第二反应气体喷嘴12喷出的反应气体均会到达所述衬底10表面的中心位置，即所述第一反应气体喷嘴11的喷射区域112与所述第二反应气体喷嘴12的喷射区域可以覆盖到所述衬底10表面的中心位置，可以确保在所述衬底10表面的中心位置沉积的材料层的膜厚与所述衬底10表面的边缘位置沉积的材料层的膜厚大致相同，可以使得沉积的材料层的膜厚具有较好的均匀性。
作为示例，所述第二反应气体喷嘴12可以以所述衬底10的中心为中心、沿顺时针方向相较于所述第一反应气体喷嘴11偏移第一夹角α；也可以以所述衬底10的中心为中心、沿逆时针时针方向相较于所述第一反应气体喷嘴11偏移第一夹角α，如图1及图2所示。
作为示例，当所述第二反应气体喷嘴12以所述衬底10的中心为中心、沿顺时针方向相较于所述第一反应气体喷嘴11偏移第一夹角α时，所述第二反应气体喷嘴12的喷口121的朝向可以沿顺时针方向与正对所述衬底10中心的方向具有第二夹角β，也可以沿逆时针方向与正对所述衬底10中心的方向具有第二夹角β；同样，当所述第二反应气体喷嘴12以所述衬底10的中心为中心、沿逆时针方向相较于所述第一反应气体喷嘴11偏移第一夹角α时，所述第二反应气体喷嘴12的喷口121的朝向可以沿顺时针方向与正对所述衬底10中心的方向具有第二夹角β，也可以沿逆时针方向与正对所述衬底10中心的方向具有第二夹角β，如图1及图2所示。
作为示例，所述第一夹角α的角度为5°～60°，优选地，所述第一夹角α的角度可以为10°、20°、30°、40°等等。
作为示例，所述第二夹角β的角度为5°～30°，优选地，所述第二夹角β的角度可以为10°或20°。
作为示例，所述第一反应气体喷嘴11的喷口111及所述第二反应气体喷嘴12的喷口121的形状均可以为但不仅限于圆形；所述第一反应气体喷嘴11的喷口111及所述第二反应气体喷嘴12的喷口121的直径可以均为0.1mm～2mm。将所述第一反应气体喷嘴11的喷口111及所述第二反应气体喷嘴12的喷口121的直径设置在上述范围之内，可以确保所述第一反应气体喷嘴11及所述第二反应气体喷嘴12喷出的反应气体具有足够的气压以喷射到所述衬底10表面的中心区域。
作为示例，所述第一反应气体喷嘴11的喷口111及所述第二反应气体喷嘴12的喷口121的数量均可以为多个，多个所述喷口111沿所述第一反应气体喷嘴11的长度方向上下间隔排布，多个所述喷口121沿所述第二反应气体喷嘴12的长度方向上下间隔排布。
在另一示例中，所述喷嘴组件还包括至少一个第三反应气体喷嘴(未示出)，所述第三反应气体喷嘴的设置位置是以所述衬底10的中心为中心、沿所述衬底10的周向相较于所述第二反应气体喷嘴12或邻近的其他第三反应气体喷嘴向远离所述第一反应气体喷嘴11的一侧偏移第一夹角α，即当所述第二反应气体喷嘴12以所述衬底10的中心为中心、沿顺时针方向相较于所述第一反应气体喷嘴11偏移第一夹角α时，所述第三反应气体喷嘴以所述衬底10的中心为中心、沿顺时针方向相较于所述第二反应气体喷嘴12偏移第一夹角α，当所述第二反应气体喷嘴12以所述衬底10的中心为中心、沿逆时针时针方向相较于所述第一反应气体喷嘴11偏移第一夹角α时，所述第三反应气体喷嘴以所述衬底10的中心为中心、沿逆时针方向相较于所述第二反应气体喷嘴12偏移第一夹角α；所述第三反应气体喷嘴的喷口朝向与正对所述衬底10中心的方向具有第二夹角β。
作为示例，所述第三反应气体喷嘴的数量可以根据实际需要进行设置，优选地，本实施例中，所述第三反应气体喷嘴的数量可以为但不仅限于三个。
作为示例，当所述第三反应气体喷以所述衬底10的中心为中心、沿顺时针方向相较于所述第二反应气体喷嘴12偏移第一夹角α时，所述第三反应气体喷嘴的喷口的朝向可以沿顺时针方向与正对所述衬底10中心的方向具有第二夹角β，也可以沿逆时针方向与正对所述衬底10中心的方向具有第二夹角β；同样，当所述第三反应气体喷嘴以所述衬底10的中心为中心、沿逆时针方向相较于所述第二反应气体喷嘴12偏移第一夹角α时，所述第三反应气体喷嘴的喷口的朝向可以沿顺时针方向与正对所述衬底10中心的方向具有第二夹角β，也可以沿逆时针方向与正对所述衬底10中心的方向具有第二夹角β。
作为示例，所述第三反应气体喷嘴的喷口的形状及尺寸可以与所述第一反应气体喷嘴11的喷口111及所述第二反应气体喷嘴12的喷口121的形状及尺寸相同，此处不再累述。
作为示例，所述第三反应气体喷嘴的喷口的数量均可以为多个，多个所述喷口沿所述第三反应气体喷嘴的长度方向上下间隔排布。
作为示例，当所述喷嘴组件用于在所述衬底10表面形成氮化硅等材料层时，所述第一反应气体喷嘴11与所述第二反应气体喷嘴12喷出的反应气体可以包括硅烷、二氯硅烷和四氯化硅所构成群组中的其中之一；此时，所述喷嘴组件还包括氨气喷嘴13，所述氨气喷嘴13的设置位置可以是如图3所示以所述衬底10的中心为中心，设置于所述第一反应气体喷嘴11与所述第二反应气体喷嘴12的周向之间，也可以为以所述衬底10的中心为中心，沿所述衬底10的周向相较于所述第一反应气体喷嘴11向远离所述第二反应气体喷嘴12的一侧偏移所述第一角度α。
作为示例，所述氨气喷嘴13的喷口的数量、形状及尺寸可以与上述各反应气体喷嘴的数量、形状及尺寸相同，此处不再累述。
实施例二
请参阅图4，本发明还提供一种改善材料层厚度均匀性的沉积装置，所述改善材料层厚度均匀性的沉积装置包括：反应腔室(未示出)，所述反应腔室内设有基座14；所述基座14用以放置所述衬底10；如实施例一中所述的喷嘴组件，所述喷嘴组件位于所述反应腔室内，且位于所述基座14外侧。
作为示例，所述改善材料层厚度均匀性的沉积装置可以为但不仅限于ALD(原子层沉积)机台。
作为示例，所述改善材料层厚度均匀性的沉积装置还包括晶舟15，所述晶舟15置于所述基座14上，所述晶舟15内由下至上设置有若干个间隔排布的衬底放置区域(未示出)，所述衬底10位于所述衬底放置区域内。当实施例一中各喷嘴的喷口均为多个时，每个喷嘴内的相邻喷口之间的间距与所述晶舟15内相邻的所述衬底放置区域的间距相等，以确保各喷嘴的一个喷口对准一片所述衬底10，以实现对所述衬底10进行批量处理。
需要说明的是，为了便于显示，图4中仅示意出了所述第二反应气体喷嘴12及其喷口121与所述晶舟15及所述晶舟15内的所述衬底10之间的位置关系，其它的喷嘴图4中并未予以示出。
作为示例，所述改善材料层厚度均匀性的沉积装置还包括驱动装置(未示出)，所述驱动装置与所述基座14相连接，适于驱动所述基座14带动所述衬底10旋转。
实施例三
请参阅图5，本发明还提供改善材料层厚度均匀性的方法，所述改善材料层厚度均匀性的方法包括如下步骤：
1)提供一衬底；及
2)使用如实施例一中所述喷嘴组件自所述衬底的边缘向所述衬底表面喷射反应气体，以在所述衬底表面沉积厚度均匀的材料层。
在步骤1)中，请参阅图5中的S1步骤及图6，提供一衬底10。
作为示例，所述衬底10可以是Si衬底、绝缘层上硅(SOI)等常用的半导体硅基衬底，或者Ge、绝缘体上锗衬底，也可以是SiGe、GaAs、GaN、InSb、InAs等化合物半导体衬底，衬底的选择依据实际情况而定，优选地，在本实施例中，所述衬底10选择为Si衬底。
作为示例，所述衬底10可以为裸芯片，也可以为表面形成有半导体器件结构的衬底。
在步骤2)中，请参阅图5中的S2步骤及图7，使用如实施例一中所述喷嘴组件自所述衬底10的边缘向所述衬底10表面喷射反应气体，以在所述衬底10表面沉积厚度均匀的材料层16。
作为示例，所述喷嘴组件的具体结构请参阅实施例一，此处不再累述。
作为示例，采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺在所述衬底10表面沉积所述材料层16。
作为示例，所述材料层16在所述衬底10侧缘位置的厚度占所述材料层16在所述衬底10中央位置的厚度的90％～110％；优选地，所述材料层16在所述衬底10侧缘位置的厚度占所述材料层16在所述衬底10中央位置的厚度的98％～102％。
作为示例，采用如实施例二中所述的装置在所述衬底10表面沉积所述材料层16。在沉积的过程中，所述基座14在所述驱动装置的驱动下带动所述衬底10旋转，与此同时，所述喷嘴组件向所述衬底10表面喷射反应气体以在所述衬底10的表面形成所述材料层16。
本实施例通过使用如实施例一中所述喷嘴组件在所述衬底10表面上沉积的所述材料层16，可以使得沉积的所述材料层16的膜厚具有较好的均匀性，即在整个衬底10表面上沉积的所述材料层16均具有较好的均匀性，位于所述衬底10中心的材料层16的厚度与位于所述衬底10边缘的材料层16的厚度之比可以控制在1:0.9～1:1，优选地，厚具有较好的均匀性，即在整个衬底10表面上沉积的所述材料层16均具有较好的均匀性，位于所述衬底10中心的材料层16的厚度与位于所述衬底10边缘的材料层16的厚度之比可以控制在1:0.98～1:1.02。
实施例四
请参阅图8，本发明还提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：
1)提供一衬底；
2)于所述衬底上形成栅极结构；
3)使用如实施例一中所述喷嘴组件自步骤2)得到的结构的边缘向其表面喷射反应气体，以在步骤2)得到的结构表面沉积厚度均匀的绝缘材料层，所述绝缘材料层覆盖所述栅极结构的表面及所述衬底裸露的上表面，所述绝缘材料层在所述衬底的侧缘位置的厚度占所述绝缘材料层在所述衬底的中央位置厚度的90％～110％；
4)去除部分位于所述衬底上表面的绝缘材料层，得到位于所述栅极结构侧壁的栅极侧壁绝缘层，并于所述栅极侧壁绝缘层的外侧形成接触导电层。
在步骤1)中，请参阅图8中的S1步骤及图9，提供一衬底10。
作为示例，所述衬底10可以是Si衬底、绝缘层上硅(SOI)等常用的半导体硅基衬底，或者Ge、绝缘体上锗衬底，也可以是SiGe、GaAs、GaN、InSb、InAs等化合物半导体衬底，衬底的选择依据实际情况而定，优选地，在本实施例中，所述衬底10选择为Si衬底。
在步骤2)中，请参阅图8中的S2步骤及图10至图12，于所述衬底10上形成栅极结构17。
作为示例，于所述衬底10上形成栅极结构17包括如下步骤：
2-1)于所述衬底10上依次形成第一绝缘层171、栅极导电材料层172及第二绝缘材料层173，如图10所示；
2-2)采用光刻-刻蚀工艺刻蚀步骤2-1)得到的结构，以在所述衬底10上形成所述栅极结构17，所述栅极结构17由下至上包括依次叠置的第一绝缘层171、栅极导电层173及第二绝缘层174，如图11及图12所示。
作为示例，步骤2-1)中，可以采用物理气相沉积工艺、化学气相沉积工艺或热氧化工艺于所述衬底10上形成所述第一绝缘层171；优选地，本实施例中，采用热氧化工艺将硅衬底热氧化以在所述衬底10表面形成一层氧化硅薄膜作为所述第一绝缘层171，所述第一绝缘层171的厚度可以为但不仅限于1nm～10nm。
作为示例，步骤2-1)中，可以采用物理气相沉积工艺或化学气相沉积工艺在所述第一绝缘层171上形成所述栅极导电材料层172。所述栅极导电材料层172的材料可以为掺杂多晶硅、金属等等；优选地，本实施例中，在所述第一绝缘层171上形成一层钨金属导电薄膜作为所述栅极导电材料层172，所述钨金属导电薄膜的厚度可以为但不仅限于20nm～60nm。
作为示例，步骤2-1)中，可以采用物理气相沉积工艺、化学气相沉积工艺或热氧化工艺于所述栅极导电材料层172上形成所述第二绝缘层174；优选地，本实施例中，采用物理气相沉积工艺或化学气相沉积工艺在所述栅极导电材料层172上形成氮化硅薄膜作为所述第二绝缘层174；所述第二绝缘层174的厚度可以为但不仅限于50nm～300nm。
作为示例，步骤2-2)中，先在所述步骤2-1)得到的结构上形成图形化掩膜层18，所述掩膜层定义出所述栅极结构17的形状，如图11所示；然后，依据所述图形化掩膜层18，采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀与湿法刻蚀相结合的工艺刻蚀步骤2-1)得到的结构即可得到所述栅极结构17。
在步骤3)中，请参阅图8中的S3步骤及图13，使用如实施例一中所述喷嘴组件自步骤2)得到的结构的边缘向其表面喷射反应气体，以在步骤2)得到的结构表面沉积厚度均匀的绝缘材料层19，所述绝缘材料层19覆盖所述栅极结构17的表面及所述衬底10裸露的上表面，所述绝缘材料层19在所述衬底10的侧缘位置的厚度占所述绝缘材料层19在所述衬底10的中央位置厚度的90％～110％。
作为示例，所述喷嘴组件的具体结构请参阅实施例一，此处不再累述。
作为示例，可以采用物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺在步骤2)得到的结构表面沉积所述绝缘材料层19。
作为示例，采用如实施例二中所述的装置在步骤2)得到的结构表面沉积所述绝缘材料层19。在沉积的过程中，所述基座14在所述驱动装置的驱动下带动步骤2)得到的结构旋转，与此同时，所述喷嘴组件向步骤2)得到的结构表面喷射反应气体以在步骤2)得到的结构表面形成所述绝缘材料层19。
作为示例，在步骤2)得到的结构表面沉积的所述绝缘材料层19可以为氮化硅层；各所述反应气体喷嘴喷射的反应气体均包括硅烷、二氯硅烷和四氯化硅所构成群组中的其中之一。
作为示例，所述绝缘材料层19的沉积压力可以为0.1托～100托，沉积温度可以为350℃～800℃，形成的所述绝缘材料层19的厚度为2纳米～15纳米。
优选地，所述绝缘材料层19在所述衬底10的侧缘位置的厚度占所述绝缘材料层19在所述衬底10的中央位置厚度的98％～102％。
使用如实施例一中所述喷嘴组件沉积所述绝缘材料层19，形成的所述绝缘材料层19的厚度具有较好的均匀性，所述绝缘材料层19在后续通过刻蚀工艺形成栅极侧壁绝缘层时，可以使得衬底各个位置的栅极结构的栅极侧壁绝缘层的膜厚均具有较好的均匀性，从而有效地解决了因栅极侧壁绝缘层偏薄造成的漏电流偏高及因栅极侧壁绝缘层偏厚造成的接触导电层电阻阻值偏高的问题。
在步骤4)中，请参阅图8中的S4步骤及图14至图16，去除部分位于所述衬底10上表面的绝缘材料层19，得到位于所述栅极结构17侧壁的栅极侧壁绝缘层191，并于所述栅极侧壁绝缘层191的外侧形成接触导电层201。
作为示例，步骤4)包括如下步骤：
4-1)采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀与湿法刻蚀相结合的工艺去除部分位于所述衬底10上表面的绝缘材料层19，以裸露出所述衬底10的上表面，如图14所示；
4-2)采用物理气相沉积工艺或化学气相沉积工艺在步骤4-1)得到的结构上表面形成接触导电材料层20，所述接触导电材料层20填满所述绝缘材料层19之间的间隙，并覆盖所述绝缘材料层19，如图15所示；所述接触导电材料层20的材料可以为钨、铜、镍或掺杂多晶硅等等，优选地，本实施例中，所述接触导电材料层20的材料为掺杂多晶硅；
4-3)采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀与湿法刻蚀相结合的工艺去除位于所述栅极结构17上方的所述接触导电材料层20及位于所述栅极结构17上方的所述绝缘材料层19，以形成所述栅极侧壁绝缘层191及位于所述栅极侧壁绝缘层191外侧的接触导电层201。
需要说明的是，位于所述栅极结构17上方的所述绝缘材料层19也可以在步骤4-1)中在去除部分位于所述衬底10上表面的绝缘材料层19时一并去除。
实施例五
请继续参阅图16，本发明还提供一种半导体结构，所述半导体结构由实施例四中所述的半导体结构的制备方法制备而得到，所述半导体结构包括：一衬底10；栅极结构17，所述栅极结构17形成于所述衬底10的中央位置及侧缘位置；栅极侧壁绝缘层，使用如实施例一中所述喷嘴组件向所述衬底的表面喷射反应气体并反应生成绝缘材料层所形成，所述栅极侧壁绝缘层覆盖所述栅极结构的侧壁，位于所述衬底侧缘位置的所述栅极结构外侧的栅极侧壁绝缘层的厚度占位于所述衬底中央位置的所述栅极结构外侧的栅极侧壁绝缘层的厚度的90％～110％；及接触导电层201，所述接触导电层201形成于所述栅极侧壁绝缘层191的外侧。
作为示例，所述衬底10可以是Si衬底、绝缘层上硅(SOI)等常用的半导体硅基衬底，或者Ge、绝缘体上锗衬底，也可以是SiGe、GaAs、GaN、InSb、InAs等化合物半导体衬底，衬底的选择依据实际情况而定，优选地，在本实施例中，所述衬底10选择为Si衬底。
作为示例，所述栅极结构17由下至上包括依次叠置的第一绝缘层171、栅极导电层173及第二绝缘层174。
优选地，位于所述衬底侧缘位置的所述栅极结构外侧的栅极侧壁绝缘层的厚度占位于所述衬底中央位置的所述栅极结构外侧的栅极侧壁绝缘层的厚度的98％～102％。
作为示例，所述接触导电材料层20的材料可以为钨、铜、镍或掺杂多晶硅等等，优选地，本实施例中，所述接触导电材料层20的材料为掺杂多晶硅。
综上所述，本发明提供一种喷嘴组件、改善材料层厚度均匀性的沉积装置及方法，所述喷嘴组件用以自衬底的边缘向所述衬底表面喷射反应气体，以在所述衬底表面形成材料层，所述喷嘴组件至少包括第一反应气体喷嘴及第二反应气体喷嘴，其中，所述第二反应气体喷嘴的设置位置是以所述衬底的中心为中心、沿所述衬底的周向相较于所述第一反应气体喷嘴朝向所述衬底的中心偏移第一夹角；所述第一反应气体喷嘴的喷口朝向所述衬底的中心，所述第二反应气体喷嘴的喷口的朝向与正对所述衬底的中心的方向具有第二夹角。本发明的喷嘴组件通过设置至少两个反应气体喷嘴，并通过设置增设的反应气体喷嘴的位置及喷口朝向，在使用所述喷嘴组件在衬底表面上沉积的材料层时，可以使得沉积的材料层的膜厚具有较好的均匀性；在将本发明用于沉积栅极侧壁绝缘层时，可以使得衬底各个位置的栅极结构的侧壁绝缘层的膜厚均具有较好的均匀性，从而有效地解决了因侧壁绝缘层偏薄造成的漏电流偏高及因侧壁绝缘层偏厚造成的接触导电层电阻阻值偏高的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种喷嘴组件，其特征在于，所述喷嘴组件用以自衬底的边缘向所述衬底表面喷射反应气体，以在所述衬底表面形成材料层，所述喷嘴组件至少包括第一反应气体喷嘴、第二反应气体喷嘴及至少一第三反应气体喷嘴，其中，所述第二反应气体喷嘴的设置位置是以所述衬底的中心为中心、沿所述衬底的周向相较于所述第一反应气体喷嘴朝向所述衬底的中心偏移第一夹角；所述第一反应气体喷嘴的喷口朝向所述衬底的中心，所述第二反应气体喷嘴的喷口的朝向与正对所述衬底中心的方向具有第二夹角；第三反应气体喷嘴的设置位置是以所述衬底的中心为中心、沿所述衬底的周向相较于所述第二反应气体喷嘴或邻近的其它第三反应气体喷嘴向远离所述第一反应气体喷嘴的一侧偏移第一夹角，所述第三反应气体喷嘴的喷口朝向与正对所述衬底中心的方向具有第二夹角。
2.根据权利要求1所述的喷嘴组件，其特征在于，还包括氨气喷嘴，所述氨气喷嘴的设置位置是以所述衬底的中心为中心、沿所述衬底的周向相较于所述第一反应气体喷嘴向远离所述第二反应气体喷嘴的一侧偏移第一夹角。
3.根据权利要求1所述的喷嘴组件，其特征在于，还包括氨气喷嘴，所述氨气喷嘴以所述衬底的中心为中心设置于所述衬底在所述第一反应气体喷嘴与所述第二反应气体喷嘴的周向之间。
4.根据权利要求1所述的喷嘴组件，其特征在于，所述第一反应气体喷嘴与所述第二反应气体喷嘴的喷口均为多个，多个所述喷口沿对应反应气体喷嘴的长度方向间隔排布。
5.根据权利要求1至4中任一项所述的喷嘴组件，其特征在于，所述第一夹角的角度为5°～60°；所述第二夹角的角度为5°～30°。
6.一种改善材料层厚度均匀性的沉积装置，其特征在于，包括：
反应腔室，所述反应腔室内设有基座；所述基座用以放置衬底；及
如权利要求1所述的喷嘴组件，位于所述反应腔室内，且位于所述基座外侧。
7.根据权利要求6所述的改善材料层厚度均匀性的沉积装置，其特征在于，还包括晶舟，所述晶舟置于所述基座上，所述晶舟内由下至上设置有若干个间隔排布的衬底放置区域，所述衬底位于所述衬底放置区域内。
8.一种改善材料层厚度均匀性的方法，其特征在于，包括如下步骤：
1)提供一衬底；及
2)使用如权利要求1所述的喷嘴组件自所述衬底的边缘向所述衬底表面喷射反应气体，以在所述衬底表面沉积厚度均匀的材料层。
9.一种半导体结构的制备方法，其特征在于，包括如下步骤：
1)提供一衬底；
2)于所述衬底上形成栅极结构；
3)使用如权利要求1所述喷嘴组件自步骤2)得到的结构的边缘向其表面喷射反应气体，以在步骤2)得到的结构表面沉积厚度均匀的绝缘材料层，所述绝缘材料层覆盖所述栅极结构的表面及所述衬底裸露的上表面，所述绝缘材料层在所述衬底的侧缘位置的厚度占所述绝缘材料层在所述衬底的中央位置厚度的90％～110％；及
4)去除部分位于所述衬底上表面的所述绝缘材料层，得到位于所述栅极结构侧壁的栅极侧壁绝缘层，并于所述栅极侧壁绝缘层的外侧形成接触导电层。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，步骤3)中，在步骤2)得到的所述绝缘材料层在所述衬底的侧缘位置的厚度占所述绝缘材料层在所述衬底的中央位置厚度的98％～102％。
11.根据权利要求9所述的半导体结构的制备方法，其特征在于，步骤3)中，在步骤2)得到的结构表面沉积的所述绝缘材料层为氮化硅层；各所述喷嘴喷射的所述反应气体均包括硅烷、二氯硅烷和四氯化硅所构成群组中的其中之一。
12.根据权利要求9所述的半导体结构的制备方法，其特征在于，步骤3)中，所述绝缘材料层的沉积压力为0.1托～100托，沉积温度为350℃～800℃，形成的所述绝缘材料层的厚度为2纳米～15纳米。
13.一种半导体结构，其特征在于，包括：
一衬底；
栅极结构，形成于所述衬底的中央位置及侧缘位置；
栅极侧壁绝缘层，使用如权利要求1所述喷嘴组件向所述衬底的表面喷射反应气体并反应生成绝缘材料层所形成，所述栅极侧壁绝缘层覆盖所述栅极结构的侧壁，位于所述衬底侧缘位置的所述栅极结构外侧的所述栅极侧壁绝缘层的厚度占位于所述衬底中央位置的所述栅极结构外侧的所述栅极侧壁绝缘层的厚度的90％～110％；及
接触导电层，形成于所述栅极侧壁绝缘层的外侧。
CN201710596312.7A 2017-07-20 2017-07-20 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法 Active CN109285887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710596312.7A CN109285887B (zh) 2017-07-20 2017-07-20 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710596312.7A CN109285887B (zh) 2017-07-20 2017-07-20 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法

Publications (2)

Publication Number Publication Date
CN109285887A CN109285887A (zh) 2019-01-29
CN109285887B true CN109285887B (zh) 2021-07-30

Family

ID=65184499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710596312.7A Active CN109285887B (zh) 2017-07-20 2017-07-20 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法

Country Status (1)

Country Link
CN (1) CN109285887B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110106504B (zh) * 2019-04-04 2021-03-23 Tcl华星光电技术有限公司 一种蚀刻设备
CN114075661B (zh) * 2020-08-14 2022-11-18 长鑫存储技术有限公司 半导体沉积方法及半导体沉积系统
EP4140589A4 (en) * 2021-03-12 2023-05-10 BOE Technology Group Co., Ltd. MICROFLUIDIC SUBSTRATE AND MICROFLUIDIC CHIP AND METHOD OF MANUFACTURE THEREOF

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252133A (en) * 1990-12-19 1993-10-12 Kabushiki Kaisha Toshiba Vertically oriented CVD apparatus including gas inlet tube having gas injection holes
CN1170784A (zh) * 1996-05-10 1998-01-21 Memc电子材料有限公司 瞄准筒反应器喷嘴的方法和装置
CN101153387A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 高密度等离子体沉积反应室和用于反应室的气体注入环
CN101314844A (zh) * 2008-06-20 2008-12-03 江苏大学 一种水平切向进口、中心垂直出口的mocvd反应室
CN103578964A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 半导体结构和鳍式场效应管的形成方法、刻蚀装置
CN103871853A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 改善薄膜均匀性的装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001695A (ko) * 2001-06-26 2003-01-08 삼성전자 주식회사 고밀도 플라즈마 화학기상증착 챔버의 세정장치 및 그 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252133A (en) * 1990-12-19 1993-10-12 Kabushiki Kaisha Toshiba Vertically oriented CVD apparatus including gas inlet tube having gas injection holes
CN1170784A (zh) * 1996-05-10 1998-01-21 Memc电子材料有限公司 瞄准筒反应器喷嘴的方法和装置
CN101153387A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 高密度等离子体沉积反应室和用于反应室的气体注入环
CN101314844A (zh) * 2008-06-20 2008-12-03 江苏大学 一种水平切向进口、中心垂直出口的mocvd反应室
CN103578964A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 半导体结构和鳍式场效应管的形成方法、刻蚀装置
CN103871853A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 改善薄膜均匀性的装置及方法

Also Published As

Publication number Publication date
CN109285887A (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
US7622383B2 (en) Methods of forming conductive polysilicon thin films via atomic layer deposition and methods of manufacturing semiconductor devices including such polysilicon thin films
US20070020879A1 (en) Method of forming an isolation layer and method of manufacturing a field effect transistor using the same
US9396954B2 (en) Method and apparatus for manufacturing three-dimensional-structure memory device
JP2002198368A (ja) 半導体装置の製造方法
CN109285887B (zh) 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法
KR20170075975A (ko) 커패시터를 포함하는 반도체 장치 및 이의 제조 방법
CN111681949B (zh) 晶圆背面的处理方法
CN103050407A (zh) 嵌入式晶体管
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
CN103227101B (zh) 半导体器件及其制造方法
US10006121B2 (en) Method and apparatus for manufacturing three-dimensional-structure memory device
US20240079321A1 (en) Semiconductor device with metal spacers and method for fabricating the same
US10083857B2 (en) Method for manufacturing semiconductor device with trench isolation structure having plural oxide films
US20080305561A1 (en) Methods of controlling film deposition using atomic layer deposition
US11985816B2 (en) Semiconductor device with air gap
CN107871706B (zh) 浅沟槽隔离结构及其制作方法
CN108121933B (zh) 一种半导体器件及其制备方法、电子装置
US8716102B2 (en) Methods of forming isolation structures for semiconductor devices by performing a dry chemical removal process
US9831307B2 (en) Gap fill self planarization on post EPI
US8207041B2 (en) Semiconductor processing methods
US11706912B2 (en) Method for fabricating semiconductor device with air gap
US11688772B2 (en) Semiconductor device with contact having tapered profile and method for fabricating the same
US11705499B2 (en) Semiconductor device with inverter and method for fabricating the same
CN116471837B (zh) 半导体结构、存储器结构及其制备方法
US20230292497A1 (en) Manufacturing method of semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant