CN110942974B - 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法 - Google Patents

半导体结构的形成方法及在晶圆上形成氧化硅膜的方法 Download PDF

Info

Publication number
CN110942974B
CN110942974B CN201811112823.8A CN201811112823A CN110942974B CN 110942974 B CN110942974 B CN 110942974B CN 201811112823 A CN201811112823 A CN 201811112823A CN 110942974 B CN110942974 B CN 110942974B
Authority
CN
China
Prior art keywords
silicon oxide
oxide layer
layer
flow ratio
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811112823.8A
Other languages
English (en)
Other versions
CN110942974A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811112823.8A priority Critical patent/CN110942974B/zh
Publication of CN110942974A publication Critical patent/CN110942974A/zh
Application granted granted Critical
Publication of CN110942974B publication Critical patent/CN110942974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

本发明提供一半导体结构的形成方法及在晶圆上形成氧化硅膜的方法，该半导体结构的形成方法包括：在基底上形成第一氧化硅层；以及通过调整沉积工艺的射频功率和流量比在所述第一氧化硅层上形成第二氧化硅层；其中，所述射频功率为800～1500W，所述流量比是氧气与硅化物的流量比，所述流量比为(3～5):1。本发明一实施方式，通过调整沉积工艺的射频功率和流量比，使所述半导体结构表面具有较低含量的‑H和‑OH，进而形成疏水性表面，所述疏水性表面可以改善所述半导体结构与光阻之间的粘附性。

Description

半导体结构的形成方法及在晶圆上形成氧化硅膜的方法
技术领域
本发明涉及一种半导体结构，具体为一种表面-H和-OH含量低的半导体结构的形成方法。
背景技术
现有技术沉积SiO2薄膜，由于反应物中存在H(SiH4、TEOS等)导致生长的薄膜表面含有-H和-OH，从而使薄膜表面呈现亲水性。而亲水性表面不宜于光阻的粘结，当蚀刻较深的沟槽时，由于长时间等离子体的轰击，光阻和薄膜的接触面由于黏附性不好可能出现光阻翘起的现象，从而导致蚀刻的线宽均匀性变差。
图1a为现有的电容结构的示意图，按照图示方向，电容结构包括自下而上依次叠置的氧化硅(SiO2)层11、氮化硅(SiN)层12、氮化钛(TiN)层13、氮化硅(TiN)层14及氧化硅(SiO2)层15，在氧化硅层15表面形成有光阻层16以进行蚀刻工艺。由于氧化硅层15表面呈现亲水性，光阻层16形成后出现如图1a中圆圈所标示的翘起现象。
如图1b至1e所示，随着对电容结构各层蚀刻的进行，光阻层16的翘起始终存在，影响氧化硅层15蚀刻的均匀性，并最终使所得沟槽100的均匀性变差，具体如图1e、1f所示，从而影响后续制程及产品良率。
发明内容
本发明的一个主要目的在于提供一种半导体结构的形成方法，包括：在基底上形成第一氧化硅层；以及通过调整沉积工艺的射频功率和流量比在所述第一氧化硅层上沉积形成第二氧化硅层；
其中，所述射频功率为800～1500W，所述流量比是氧气与硅化物的流量比，所述流量比为(3～5):1。
根据本发明一实施方式，所述硅化物为正硅酸乙酯或硅烷。
通过，所述硅化合物的分解和与氧气的反应沉积所述第二氧化硅层，所述氧气与所述硅化物的流量比为(3～5):1。
根据本发明一实施方式，所述第二氧化硅层的厚度占所述第一氧化硅层和所述第二氧化硅层总厚度的百分比为3～10％。
根据本发明一实施方式，所述第一氧化硅层和所述第二氧化硅层的总厚度为40～2000nm。
根据本发明一实施方式，形成所述第一氧化硅层的射频功率为500～800W，流量比为(1～3):1；所述流量比是氧气与硅化物的流量比。根据本发明一实施方式，通过硅化物的分解和与氧气的反应沉积所述第一氧化硅层，所述氧气与所述硅化合物的流量比为(1～3):1。
根据本发明一实施方式，所述第一氧化硅层通过一次或多次沉积形成。
根据本发明一实施方式，在所述基底上设置有至少一层介质层，所述第一氧化硅层形成于所述介质层上。
本发明一实施方式提供了一种半导体结构，包括表面氧化硅膜，所述表面氧化硅膜包括第一氧化硅层和设置于所述第一氧化硅层上的第二氧化硅层，所述第二氧化硅层通过调整沉积工艺的射频功率和流量比在所述第一氧化硅层上沉积形成，所述射频功率为800～1500W，所述流量比是氧气与硅化物的流量比，所述流量比为(3～5):1。
本发明一实施方式提供了一种在晶圆上形成氧化硅膜的方法，包括：
在所述晶圆上形成第一氧化硅层；以及
通过调整沉积工艺的射频功率和流量比在所述第一氧化硅层上沉积形成第二氧化硅层；
其中，所述射频功率为800～1500W，所述流量比是氧气与硅化物的流量比，所述流量比为(3～5):1。
根据本发明一实施方式，在所述晶圆上设置有叠置的底层氧化硅层、第一氮化硅层、氮化钛层和第二氮化硅层，所述第一氧化硅层形成于所述第二氮化硅层上，所述第二氧化硅层沉积于所述第一氧化硅层上。
根据本发明一实施方式，通过硅化合物的分解和与氧气的反应沉积所述第二氧化硅层，所述氧气与所述硅化合物的流量比为(3～5):1。
本发明一实施方式的方法，通过调整沉积工艺的射频功率和原料的流量比，能够在半导体结构的表面形成-H和-OH含量低的二氧化硅膜。
附图说明
通过结合附图考虑以下对本发明的优选实施例的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1a至1e为现有技术的电容结构的蚀刻过程示意图；
图1f为图1e结构的俯视图；
图2为本发明一实施方式的半导体结构的示意图；
图3为本发明一实施方式制得的半导体结构的示意图；
图4a至图4e为本发明一实施方式的半导体结构的蚀刻过程示意图；
图4f为图4e结构的俯视图；
图5、图6为本发明实施例1、2的FTIR谱图；
图7为本发明实施例3的FTIR谱图。
具体实施方式
体现本发明特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本发明。
本发明一实施方式提供了一种半导体结构的形成方法，包括：
在基底上形成第一氧化硅层；以及
通过调整沉积工艺的射频功率和流量比在第一氧化硅层上沉积形成第二氧化硅层；
其中，所述射频功率为800～1500W，所述流量比是氧气与硅化物的流量比，所述流量比为(3～5):1。
于一实施方式中，如图2所示，在基底(图中未示)上设置有至少一层介质层，至少一层介质层包括依次叠置的底层氧化硅(SiO2)层21、第一氮化硅层(SiN)22、氮化钛层(TiN)23、第二氮化硅层24，第一氧化硅(SiO2)层25形成于第二氮化硅层24上。
氮化钛层23为电极层，呈多个连接的U形分布，在氮化钛层23的U形腔内设置有电容结构；第二氮化硅层24覆盖氮化钛层23及电容结构，用作硬掩膜层；第一氮化硅层22为电容的支撑层。
于一实施方式中，如图3所示，通过硅化物的分解与氧气(O2)的反应在第一氧化硅层25上沉积形成第二氧化硅层26。
于一实施方式中，沉积第二氧化硅层26的工艺可以为化学气相沉积、等离子体增强化学气相沉积(PECVD)或原子层沉积。
本发明一实施方式的方法，通过在氧化硅薄膜(第一氧化硅层25)表面再沉积一层氧化硅薄膜(第二氧化硅层26)，并调整沉积工艺的射频功率为800～1500W、流量比为(3～5):1使得所制得的第二氧化硅层26薄膜表面的-H和-OH含量降低，进而形成疏水性表面。
本发明一实施方式的方法，将沉积工艺的射频功率调整为800～1500W、流量比为(3～5):1，使得硅化物能够充分分解，从而使第二氧化硅层26表面的-H和-OH含量降低，在介质层上形成疏水性表面，以改善介质层与光阻之间的粘附性，从而解决了光阻在蚀刻时可能会发生翘起的问题，提高了蚀刻线宽的均匀性，避免了器件良率下降。
于一实施方式中，形成第二氧化硅层26的工艺的射频功率可以为800～1500W，例如1100W、1200W、1300W、1400W等。
于一实施方式中，形成第二氧化硅层26的工艺中，氧气与硅化合物的流量比可以为(3～5):1，例如3.5:1、4:1、4.5:1等。通过调整反应物氧气的量，可使经过射频解离的硅化合物能够充分参与反应，降低所制得的第二氧化硅层26表面的-H和-OH的含量，并能够进一步保持膜的性能不发生变化。
于一实施方式中，形成第二氧化硅层26的工艺中，硅化物(例如TEOS)的流量可以为1000～4000sccm、例如2000sccm、2500sccm、3000sccm、3500sccm等。
于一实施方式中，用于PECVD工艺的硅化物可以为正硅酸乙酯(TEOS)或硅烷(SiH4)。
于一实施方式中，第二氧化硅层26的厚度小于第一氧化硅层25的厚度。
于一实施方式中，第二氧化硅层26的厚度占第一氧化硅层25和第二氧化硅层26总厚度的百分比为3％～10％，例如5％、7％等。第二氧化硅层26的厚度在第一氧化硅层25、第二氧化硅层26这两层氧化硅膜的总厚度中所占的比例较小，不会对氧化硅膜的整体性能产生影响。同时，通过调整第二氧化硅层26的厚度所占的比例也能够改善光阻和氧化硅膜之间的粘附性。
于一实施方式中，第一氧化硅层25和第二氧化硅层26的厚度之和为40～2000nm，例如100nm、500nm、800nm、1500nm、1800nm等。
于一实施方式中，第二氧化硅层26的厚度可以为1～200nm，例如2nm、10nm、40nm、60nm、100nm、150nm、180nm等。
于一实施方式中，第一氧化硅层25可通过一次或多次沉积形成。
于一实施方式中，第一氧化硅层25可通过化学气相沉积、等离子体增强化学气相沉积或原子层沉积等沉积方式形成。
于一实施方式中，第一氧化硅层25通过PECVD工艺一次沉积形成。
于一实施方式中，沉积第一氧化硅层25的射频功率可以为500～800W。
于一实施方式中，通过硅化合物的分解与氧气的反应沉积第一氧化硅层25，氧气与硅化合物的流量比可以为(1～3):1，例如1.5:1、2:1、2.5:1等。
于一实施方式中，形成第一氧化硅层25的工艺中，硅化合物(例如TEOS)的流量可以为1000～4000sccm、例如2000sccm、2500sccm、3000sccm、3500sccm等。
于一实施方式中，如图3所示，所制得的半导体结构可包括多层介质层，多层介质层包括底层氧化硅层21、位于底层氧化硅层21上的第一氮化硅层22、位于第一氮化硅层22上的氮化钛层23、位于氮化钛层23上的第二氮化硅层24、位于第二氮化硅层24上的第一氧化硅层25以及位于第一氧化硅层25上的第二氧化硅层26。
于一实施方式中，所制得的半导体结构为电容结构。
于一实施方式中，半导体结构包括阵列区和外围电路区域，第一氧化硅层25和第二氧化硅层26可形成于阵列区，也可形成于外围电路区域，且均能解决蚀刻过程中存在的光阻翘曲的问题。
于一实施方式中，对图3所示半导体结构进行蚀刻，如图4a所示，先在第二氧化硅层26上形成光阻层27，光阻层27与第二氧化硅层26的粘附性好，没有出现翘起现象。如图4b至4e所示，依次对半导体结构的各层进行蚀刻，各层被蚀刻的均匀性良好，从而使图4e、4f中最终所得沟槽200的均匀性保持良好。
本发明一实施方式提供了一种半导体结构，包括表面氧化硅膜，该表面氧化硅膜包括第一氧化硅层和设置于第一氧化硅层上的第二氧化硅层，第二氧化硅层通过PECVD工艺在第一氧化硅层上沉积形成，PECVD工艺的射频功率为800～1500W、氧气与硅化物的流量比为(3～5):1。
于一实施方式中，第一氧化硅层可通过一次或多次沉积形成。
本发明一实施方式提供了一种在晶圆上形成氧化硅膜的方法，包括：
在晶圆上形成第一氧化硅层；以及
通过PECVD工艺在所述第一氧化硅层上沉积第二氧化硅层；
其中，PECVD工艺的射频功率为800～1500W、氧气与硅化物的流量比为(3～5):1。
于一实施方式中，在晶圆上设置有叠置的底层氧化硅层、第一氮化硅层、氮化钛层、第二氮化硅层，第一氧化硅层形成于第二氮化硅层上，第二氧化硅层沉积于第一氧化硅层上。
下面，结合具体实施例对本发明一实施方式的半导体结构的形成方法做进一步说明。其中，FTIR通常用来测定物质特定官能团的吸收峰，从吸收峰的位置定性分析数据，实施例采用FTIR机台厂家为Thermofisher,型号是IS50+MAP300，波数测定范围为400～4000cm-1。
实施例1
在基底上依次形成叠置的底层氧化硅层、第一氮化硅层、氮化钛层、第二氮化硅层；
在第二氮化硅层上通过PECVD工艺形成第一氧化硅层，其中射频功率为800W；所使用的反应物为TEOS和O2，O2与TEOS的流量比为3:1，TEOS的流量为4000sccm。
在第一氧化硅层上通过PECVD工艺形成第二氧化硅层，其中所使用的反应物为TEOS和O2，O2与TEOS的流量比为2.5:1，TEOS的流量为4000sccm，调整射频功率得到具有不同第二氧化硅层的半导体结构：
射频功率为1500W时，制得半导体结构S1；
射频功率为1000W时，制得半导体结构S2；
射频功率为800W时，制得半导体结构S3；
射频功率为500W时，制得半导体结构D1；
制得的半导体结构S1、S2、S3、D1的第一氧化硅层与第二氧化硅层的厚度之和为2000nm，第二氧化硅层的厚度为200nm。
通过FTIR分别对半导体结构S1、S2、S3及D1进行相关测试，具体谱图参见图5。
实施例2
在基底上依次形成叠置的底层氧化硅层、第一氮化硅层、氮化钛层、第二氮化硅层；
在第二氮化硅层上通过PECVD工艺形成第一氧化硅层，其中射频功率为800W；所使用的反应物为TEOS和O2，O2与TEOS的流量比为3:1，TEOS的流量为4000sccm；
在第一氧化硅层上通过PECVD工艺形成第二氧化硅层，其中射频功率为1500W，所使用的反应物为TEOS和O2，TEOS的流量为4000sccm，调整O2与TEOS的流量比得到具有不同第二氧化硅层的半导体结构：
O2与TEOS的流量比为5:1时，制得半导体结构S4；
O2与TEOS的流量比为3:1时，制得半导体结构S5；
O2与TEOS的流量比为1:1时，制得半导体结构D2；
O2与TEOS的流量比为0.5:1时，制得半导体结构D3；
制得的半导体结构S4、S5、D2、D3的第一氧化硅层与第二氧化硅层的厚度之和为2000nm，第二氧化硅层的厚度为60nm。
通过FTIR分别对半导体结构S4、S5、D2及D3进行相关测试，具体谱图参见图6。
实施例3
在基底上依次形成叠置的底层氧化硅层、第一氮化硅层、氮化钛层、第二氮化硅层；调整射频功率、O2与TEOS的流量比得到具有不同表面氧化硅层的半导体结构：
在第二氮化硅层上通过PECVD工艺形成200nm的氧化硅层，其中射频功率为1500W；所使用的反应物为TEOS和O2，O2与TEOS的流量比为5:1，制得半导体结构S6。
在第二氮化硅层上通过PECVD工艺形成200nm的氧化硅层，其中射频功率为700W；所使用的反应物为TEOS和O2，O2与TEOS的流量比为2:1，制得半导体结构D4。
通过FTIR分别对半导体结构S6、D4进行相关测试，具体谱图参见图7。
图5至图6为实施例1、2的红外谱图，其中，S1、S2、S3、D1为不同射频功率下制得的器件，从图5可以看出，射频功率为1500W的S1的Si-H和Si-OH的峰几乎消失，表示半导体结构表面的-H和-OH含量极低；而射频功率为500W的D1的Si-H和Si-OH的峰较大，表明半导体结构表面的-H和-OH含量较高。从图5中Si-H和Si-OH的峰强度的变化可以看出，通过调整射频功率，可以降低所形成的第二氧化硅层表面的-H和-OH的含量。
从图6可以看出，第二氧化硅层的形成过程中，O2与TEOS的流量比为5:1、3:1的半导体结构S4、S5的第二氧化硅层，较流量比为1:1、0.5:1的半导体结构D2、D3的第二氧化硅层，具有更低的-H和-OH含量，进一步表明通过调整O2与TEOS的流量比，可以降低所形成的第二氧化硅层表面的-H和-OH的含量。
图7为半导体结构S6、D4的相关红外谱图，从图7可以看出，射频功率在800～1500W(1500W)、O2与TEOS的流量比在(3～5):1范围内(5:1)制得的单层表面氧化硅层，较其他条件下(700W、2:1)制得的单层表面氧化硅层含有更少的-H和-OH。
另外，实施例3中，直接在介质层上形成一层氧化硅薄膜，虽然通过将沉积工艺的射频功率调整为800～1500W、O2与TEOS的流量比调整为(3～5):1，可使氧化硅膜表面含有较少的-H和-OH，进而半导体结构的表面倾向于疏水性，解决了后续蚀刻中的光阻翘起问题，但半导体器件的性能(折射率(RI)、应力(Stress)、翘曲度(bow)等)也随之发生了变化。具体而言，半导体器件的折射率变高、应力变小，这些性能的变化会导致薄膜翘曲，并使后续的光刻图形转移出现偏差，蚀刻位置偏移而导致蚀刻尺寸变差。而本发明一实施方式的在第一氧化硅层25上沉积得到的第二氧化硅层26，因第二氧化硅层26占第一氧化硅层和第二氧化硅层总厚度的比例较小，仅占总厚度的3～10％，能够保持膜的性能(折射率(RI)、应力(Stress)、翘曲度(bow)等)基本不发生变化。
除非特别限定，本发明所用术语均为本领域技术人员通常理解的含义。
本发明所描述的实施方式仅出于示例性目的，并非用以限制本发明的保护范围，本领域技术人员可在本发明的范围内作出各种其他替换、改变和改进，因而，本发明不限于上述实施方式，而仅由权利要求限定。

Claims (12)

1.一种半导体结构的形成方法，包括：
在基底上形成第一氧化硅层；以及
通过调整沉积工艺的射频功率和流量比在所述第一氧化硅层上形成第二氧化硅层；
其中，所述射频功率为800～1500W，所述流量比是氧气与硅化物的流量比，所述流量比为3～5:1，通过所述硅化物的分解和与所述氧气的反应沉积所述第二氧化硅层，通过所述射频功率和所述流量比使得所述硅化物充分分解，使所述第二氧化硅层表面的-H和-OH含量降低形成疏水性表面；
所述第二氧化硅层的厚度小于所述第一氧化硅层的厚度，所述第一氧化硅层和所述第二氧化硅层的总厚度为40～2000nm，所述第二氧化硅层的厚度占所述总厚度的3～10%。
2.根据权利要求1所述的方法，其特征在于，所述沉积工艺为化学气相沉积、等离子体增强化学气相沉积或原子层沉积。
3.根据权利要求1所述的方法，其特征在于，所述硅化物为正硅酸乙酯或硅烷。
4.根据权利要求1所述的方法，其特征在于，形成所述第一氧化硅层的射频功率为500～800W，流量比为1～3:1；所述流量比是氧气与硅化物的流量比。
5.根据权利要求4所述的方法，其特征在于，形成所述第一氧化硅层的沉积工艺为化学气相沉积、等离子体增强化学气相沉积或原子层沉积。
6.根据权利要求4所述的方法，其特征在于，所述硅化物为正硅酸乙酯或硅烷，通过硅化物的分解和氧气的反应沉积所述第一氧化硅层。
7.根据权利要求3或6所述的方法，其特征在于，所述硅化物的流量为1000～4000sccm。
8.根据权利要求1所述的方法，其特征在于，所述第一氧化硅层通过一次或多次沉积形成。
9.根据权利要求1所述的方法，其特征在于，在所述基底上设置有至少一层介质层，所述第一氧化硅层形成于所述介质层上。
10.一种半导体结构，包括表面氧化硅膜，所述表面氧化硅膜包括第一氧化硅层和设置于所述第一氧化硅层上的第二氧化硅层，所述第二氧化硅层的厚度小于所述第一氧化硅层的厚度，所述第一氧化硅层和所述第二氧化硅层的总厚度为40～2000nm，所述第二氧化硅层的厚度占所述总厚度的3～10%，所述第二氧化硅层通过调整沉积工艺的射频功率和流量比在所述第一氧化硅层上沉积形成，所述射频功率为800～1500W，所述流量比是氧气与硅化物的流量比，所述流量比为3～5:1，通过所述硅化物的分解和与所述氧气的反应沉积所述第二氧化硅层，通过所述射频功率和所述流量比使得所述硅化物充分分解，使所述第二氧化硅层表面的-H和-OH含量降低形成疏水性表面。
11.一种在晶圆上形成氧化硅膜的方法，包括：
在所述晶圆上形成第一氧化硅层；以及
通过调整沉积工艺的射频功率和流量比在所述第一氧化硅层上沉积形成第二氧化硅层，所述第二氧化硅层的厚度小于所述第一氧化硅层的厚度，所述第一氧化硅层和所述第二氧化硅层的总厚度为40～2000nm，所述第二氧化硅层的厚度占所述总厚度的3～10%；
其中，所述射频功率为800～1500W，所述流量比是氧气与硅化物的流量比，所述流量比为3～5:1，通过所述硅化物的分解和与所述氧气的反应沉积所述第二氧化硅层，通过所述射频功率和所述流量比使得所述硅化物充分分解，使所述第二氧化硅层表面的-H和-OH含量降低形成疏水性表面。
12.根据权利要求11所述的方法，其特征在于，在所述晶圆上设置有叠置的底层氧化硅层、第一氮化硅层、氮化钛层和第二氮化硅层，所述第一氧化硅层形成于所述第二氮化硅层上，所述第二氧化硅层沉积于所述第一氧化硅层上。
CN201811112823.8A 2018-09-25 2018-09-25 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法 Active CN110942974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811112823.8A CN110942974B (zh) 2018-09-25 2018-09-25 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811112823.8A CN110942974B (zh) 2018-09-25 2018-09-25 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法

Publications (2)

Publication Number Publication Date
CN110942974A CN110942974A (zh) 2020-03-31
CN110942974B true CN110942974B (zh) 2023-06-09

Family

ID=69905457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811112823.8A Active CN110942974B (zh) 2018-09-25 2018-09-25 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法

Country Status (1)

Country Link
CN (1) CN110942974B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517291B (zh) * 2021-04-19 2023-08-29 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120135562A1 (en) * 2010-11-29 2012-05-31 National Taiwan University Of Science And Technology Methods of forming hydrophobic silicon dioxide layer and forming organic thin film transistor
CN107460448A (zh) * 2017-08-04 2017-12-12 中国科学院宁波材料技术与工程研究所 一种基体表面的修饰涂层及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW416100B (en) * 1997-07-02 2000-12-21 Applied Materials Inc Control of oxygen to silane ratio in a seasoning process to improve particle performance in an HDP-CVD system
KR100945500B1 (ko) * 2006-12-29 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN102903613B (zh) * 2011-07-25 2016-05-18 中国科学院微电子研究所 消除接触孔工艺中桥接的方法
US10199388B2 (en) * 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide
GB201522552D0 (en) * 2015-12-21 2016-02-03 Spts Technologies Ltd Method of improving adhesion
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120135562A1 (en) * 2010-11-29 2012-05-31 National Taiwan University Of Science And Technology Methods of forming hydrophobic silicon dioxide layer and forming organic thin film transistor
CN107460448A (zh) * 2017-08-04 2017-12-12 中国科学院宁波材料技术与工程研究所 一种基体表面的修饰涂层及其制备方法

Also Published As

Publication number Publication date
CN110942974A (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
KR102434504B1 (ko) 토폴로지상 제한된 플라즈마-강화 순환 증착의 방법
US10468251B2 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US20200111669A1 (en) Method for depositing oxide film by peald using nitrogen
US9171716B2 (en) Method of forming metal oxide hardmask
TWI547587B (zh) 平滑之含矽膜
TW202334478A (zh) 氧化矽之拓撲選擇性膜形成之方法
US6197705B1 (en) Method of silicon oxide and silicon glass films deposition
US7981777B1 (en) Methods of depositing stable and hermetic ashable hardmask films
EP1094508B1 (en) Method for forming a low K dielectric composite layer in integrated circuits structures
TWI482219B (zh) 使用含氮前驅物的介電阻絕物的沉積方法
KR20100108398A (ko) 낮은 습윤 에칭률 실리콘 질화물 필름
EP3184665B1 (en) Method of improving adhesion
JP2013515376A (ja) 連続プラズマを用いるｐｅｃｖｄ（プラズマ化学気相堆積）マルチステップ処理
KR20110025086A (ko) 플라즈마 화학증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
CN109326553B (zh) 沟槽隔离结构的形成方法、化学气相沉积工艺
CN110942974B (zh) 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法
US4597985A (en) Low temperature deposition of silicon oxides for device fabrication
CN113126190A (zh) 一种层间稳定粘附的分布式布拉格反射镜及其制备方法
KR20170056093A (ko) 탄소, 산소, 및 금속을 포함하는 금속탄화산화물 박막 및 그의 제조방법
US11658035B2 (en) Substrate processing method
Kim et al. First wafer effect of multiple SiO2/SiN stack layers prepared by using plasma-enhanced chemical vapor deposition
TWI817891B (zh) 具有多孔性介電層的半導體裝置
US20240026532A1 (en) Substrate processing method
US20240128090A1 (en) Method for fabricating layer structure having target topological profile
KR100644046B1 (ko) 반도체 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant