JPH07254590A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07254590A
JPH07254590A JP4295994A JP4295994A JPH07254590A JP H07254590 A JPH07254590 A JP H07254590A JP 4295994 A JP4295994 A JP 4295994A JP 4295994 A JP4295994 A JP 4295994A JP H07254590 A JPH07254590 A JP H07254590A
Authority
JP
Japan
Prior art keywords
film
frequency
teos
substrate
psg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4295994A
Other languages
English (en)
Inventor
Masanao Nagamine
征直 長嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4295994A priority Critical patent/JPH07254590A/ja
Publication of JPH07254590A publication Critical patent/JPH07254590A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 本発明は、気相成長方法の改善に係わり、多
層配線のコンタクトホール埋め込みや多層配線形成にお
いて、カバレッジの良い断線やボイドの発生しない成膜
方法を提供する。 【構成】 TEOS+O2 系またはTEOS+N2 O系
反応ガス1を用いてプラズマCVD法によりSiO2膜また
はPSG膜5を基板4上に成膜する際、第1ステップと
して、反応ガス1にTEOSのみ用い、第1の周波数を
印加し、続いて第2ステップとして、反応ガスにTEO
S+O2 またはTEOS+N2 Oを用い、第1の周波数
と第2の周波数とを重畳してSiO2膜またはPSG膜5を
基板4上に形成する。また、前記第1のステップと前記
第2のステップを繰り返して、SiO2膜またはPSG膜5
を基板上に形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プラズマCVDにより
形成する基板平坦化のためのテトラエチルオキシシラン
(TEOS)により形成した燐珪酸ガラス膜、つまりT
EOS−PSG膜の形成方法に関する。
【0002】近年、層間絶縁膜として用いられるTEO
S−PSG膜では、基板平坦化のためのリフロー形状が
優れ、絶縁性及びカバレッジが従来の層間絶縁膜より優
るTEOS−PSG膜のプロセス開発が必要とされてい
る。
【0003】
【従来の技術】図3は従来例の説明図である。図におい
て、4は基板、5はSiO2膜またはPSG膜、6は配線膜
である。
【0004】従来のプラズマTEOS−PSG膜の成膜
においては、テトラエチルオキシシラン+酸素(TEO
S+O2 )系またはテトラエチルオキシシラン+亜酸化
窒素(TEOS+N2 O)系のガスを反応ガスとして用
い、単周波、又は二周波の高周波を1ステップに印加し
たプラズマCVD法による成膜方法を用いていた。
【0005】そのため、図3に示すようにSiO2膜または
PSG膜5の、配線膜6上の表面の厚さに対する配線膜
6の側面や配線膜6間の基板4上の厚さの割合いが、a
/cで40%、b/cで50%と半分程度に薄くなり、
配線膜6に対するSiO2膜またはPSG膜5のカバレッジ
が期待した程の形状にはならなかった。
【0006】
【発明が解決しようとする課題】従って、単周波、又は
二周波の1ステップの成膜方法では、微細加工を行うた
めの満足したカバレッジが得られず、微細パターンでの
コンタクトホールの形成ならびに多層配線形成におい
て、断線等多くの問題を抱えていた。
【0007】本発明は、TEOS−PSG膜の成膜方法
を改善し、多層配線のコンタクトホール埋め込みや多層
配線形成において、カバレッジの良い断線やボイドの発
生しない成膜方法を得ることを目的としている。
【0008】
【課題を解決するための手段】図1は本発明の原理説明
図である。図において、1は反応ガス、2は第1の周波
数、3は第2の周波数、4は基板、5はSiO2膜またはP
SG膜、6は配線膜、7は基板電極、8は対向電極、9
はヒータ、10はローパスフィルタ、11はマッチングボッ
クス、12はチャンバである。
【0009】上記問題点の解決策として、図1(a)に
示すようなプラズマCVD装置を用い、RF電源に第1
の周波数と第2の周波数を用い、アルコキシル基を有す
る有機化合物の代表例としてTEOSを用い、TEOS
+O2 系反応ガスで、SiO2膜またはPSG膜の成長を第
1ステップはTEOSの分解による核発生に用い、第2
ステップで、図1(b)に示すようなカバレッジの良い
絶縁膜を形成するように、2ステップ成長として成膜を
行う。
【0010】即ち、本発明の目的は、アルコキシル基を
有する有機化合物、例えばTEOS+O2 系またはアル
コキシル基を有する有機化合物、例えばTEOS+N2
O系反応ガスを用いてプラズマCVD法によりSiO2膜ま
たはPSG膜を基板上に成膜する際に、第1ステップと
して、反応ガスにTEOSのみ用い、第1の周波数を印
加し、続いて第2ステップとして、反応ガスにTEOS
+O2 またはTEOS−N2 Oを用い、第1の周波数と
第2の周波数とを相乗して印加してSiO2膜またはPSG
膜を基板上に形成することにより、また、前記第1のス
テップと前記第2のステップを繰り返して、SiO2膜また
はPSG膜を基板上に形成することにより達成される。
【0011】第1ステップにおいて、TEOSガスを1
3.56MHzの高周波励起により5〜10秒間活性化さ
せ、アルコキシシラン等の縮合体を形成し、続いて、第
2ステップにおいて、TEOS+酸素或いは笑気ガスを
13.56MHzと、0〜400KHzの二周波をかけ
て成膜する。但し、0〜400の周波数は全体の5%以
上の割合が必要である。
【0012】又、アルコキシシラン(アルキル基)の縮
合体の発生を促進させるために、第1ステップと第2ス
テップの間に数秒の時間を取る。二周波を用いたのは、
成膜密度を上げ、より層間絶縁膜を平坦化するためであ
る。
【0013】すなわち、本発明の目的は、TEOS+O
2 系またはTEOS+N2 O系反応ガスを用いてプラズ
マCVD法によりSiO2膜またはPSG膜を基板上に成膜
する際、第1ステップとして、反応ガスにTEOSのみ
用い、第1の周波数を印加し、続いて第2ステップとし
て、反応ガスにTEOS+O2 またはTEOS−N2
を用い、該第1の周波数と第2の周波数とを重畳して印
加して該SiO2膜または該PSG膜を基板上に形成するこ
とにより、また、前記第1の周波数は前記第2の周波数
より高い周波数を有することにより、更に、第1のステ
ップと第2のステップを繰り返して、SiO2膜またはPS
G膜を基板上に形成することにより達成される。
【0014】
【作用】本発明では、プラズマTEOS−PSG膜の成
膜方法を2ステップに変更し、かつ、第2ステップの成
膜を二周波による励起で行うため、成膜のカバレッジの
改善が行われる。
【0015】すなわち、本発明では、TEOSに第1ス
テップでRFを印加することにより、アルコキシシラン
縮重合体(中間体)が形成され、第2ステップでの成長
の核造りを行っている。そのため、スルーホールの段差
や微細パターンの隙間でも均一に成長し、カバレッジが
良くなる。
【0016】
【実施例】図2は本発明の一実施例の説明図である。図
において、4は基板、5はSiO2膜またはPSG膜、6は
配線膜である。
【0017】先ず第1の実施例について説明する。第1
ステップとして、図1(a)に示すようなプラズマCV
D装置を用いる。チャンバ12内のガス噴出口を兼ねた対
向電極と基板ステージを兼ねた基板電極7の間隔は250 m
il である。そして、本発明の装置はRF電源を2種類
装備する。
【0018】チャンバ12内に反応ガス1としてTEOS
ガスを480sccm の割合で対向電極内のガス噴出口よりチ
ャンバ内に導入し、真空度5.0Torrで13.56MHzの高
周波励起により5〜10秒間活性化させ、アルコキシシラ
ン等の縮合体を形成する。
【0019】次に、第2ステップにおいて、TEOS 4
80sccmに酸素(O2)を700sccm の割合で添加し、第1の周
波数を 13.56MHz 、第2の周波数を0〜 400KHzの二
周波をかけて2分間成膜して、ヒータ9により 400度に
加熱されたシリコン(Si)ウエハ上にSiO2膜を被覆し更
にAl等からなる配線膜6を施した基板4上に、5,000Å
の厚さでSiO2膜5を形成する。第1ステップ、第2ステ
ップともRFの出力は80Wで行った。
【0020】又、第1ステップと第2ステップの間に数
秒の時間を取る。二周波を用いたのは、成膜密度を上
げ、より層間絶縁膜を平坦化するためである。その結
果、Al等の配線膜6上のSiO2膜のカバレッジは図2に示
すように良好なものとなり、b/a、c/aとも100
%となり、表面、側壁、底面とも厚さが均一にカバレッ
ジされた絶縁膜を形成することができた。
【0021】次に、本発明の第2の実施例について説明
する。第2の実施例においては、前述のプラズマCVD
装置を用い、例えば、反応ガス1としてTEOSを480s
ccm の割合で10秒間流しながら第1周波数として、13.5
6MHzを掛け、続いて反応ガスにN2O を700sccm と不純物
ソースとしてTMP(P(OCH3)3 )を35sccmを流し
て10秒間成膜し、1,000 Åの厚さにPSG膜を形成す
る。続いて、また、第1ステップを10秒、第2ステップ
を10秒と、第1と第2のステップを5回繰り返して 5,0
00Åの厚さにPSG膜5を成膜する。
【0022】この場合も、第1の実施例と同様に図2に
示すようにPSG膜5の良好なカバレッジを得た。実施
例ではアルコキシル基を有する有機化合物としてテトラ
エチルオキシシラン(TEOS)を用いたが、他のアル
コキシル基を有する有機化合物のうち、高周波プラズマ
により分解して、アルコキシシランの縮合体を形成する
材料を用いることができる。
【0023】
【発明の効果】以上説明したように、本発明によれば、
半導体基板上の多層配線のための層間絶縁膜等の形成に
おいて、配線膜上の平坦化膜の形成がカバレッジ良く行
われ、多層配線の品質や信頼性の向上に寄与するところ
が大きい。
【図面の簡単な説明】
【図1】 本発明の原理説明図
【図2】 本発明の一実施例の説明図
【図3】 従来例の説明図
【符号の説明】
1 反応ガス 2 第1の周波数 3 第2の周波数 4 基板 5 SiO2膜またはPSG膜 6 配線膜 7 基板電極 8 対向電極 9 ヒータ 10 ローパスフィルタ 11 マッチングボックス 12 チャンバ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 アルコキシル基を有する有機化合物+酸
    素(O2 )系またはアルコキシル基を有する有機化合物
    +亜酸化窒素(N2 O)系反応ガス(1) を用いてプラズ
    マCVD法により酸化膜または燐珪酸ガラス(PSG)
    膜(5) を基板(4) 上に成膜する際、 第1ステップとして、前記反応ガス(1) にアルコキシル
    基を有する有機化合物を用い、第1の周波数(2) を印加
    し、続いて第2ステップとして、該反応ガス(1) にアル
    コキシル基を有する有機化合物+O2 またはアルコキシ
    ル基を有する有機化合物+N2 Oを用い、該第1の周波
    数(2) に第2の周波数(3) を重畳して印加して、該酸化
    膜またはPSG膜(5) を該基板(4) 上に形成することを
    特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第1の周波数(2) は前記第2の周波
    数(3) と異なる周波数を有することを特徴とする請求項
    1記載の半導体装置の製造方法。
  3. 【請求項3】 前記第1ステップと前記第2ステップを
    繰り返して、前記酸化膜またはPSG膜(5) を前記基板
    (4) 上に形成することを特徴とする請求項1または2記
    載の半導体装置の製造方法。
JP4295994A 1994-03-15 1994-03-15 半導体装置の製造方法 Withdrawn JPH07254590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4295994A JPH07254590A (ja) 1994-03-15 1994-03-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4295994A JPH07254590A (ja) 1994-03-15 1994-03-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07254590A true JPH07254590A (ja) 1995-10-03

Family

ID=12650575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4295994A Withdrawn JPH07254590A (ja) 1994-03-15 1994-03-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07254590A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001029282A3 (en) * 1999-10-20 2001-11-22 Cvd Systems Inc Fluid processing system
JP2008205279A (ja) * 2007-02-21 2008-09-04 Ulvac Japan Ltd シリコン系薄膜の成膜方法及びその成膜装置
JP2008210826A (ja) * 2007-02-23 2008-09-11 Mitsubishi Heavy Ind Ltd 真空処理方法及び真空処理装置
JP2021100093A (ja) * 2019-12-20 2021-07-01 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001029282A3 (en) * 1999-10-20 2001-11-22 Cvd Systems Inc Fluid processing system
JP2008205279A (ja) * 2007-02-21 2008-09-04 Ulvac Japan Ltd シリコン系薄膜の成膜方法及びその成膜装置
JP2008210826A (ja) * 2007-02-23 2008-09-11 Mitsubishi Heavy Ind Ltd 真空処理方法及び真空処理装置
US8263193B2 (en) 2007-02-23 2012-09-11 Mitsubishi Heavy Industries, Ltd. Vacuum treatment method
JP2021100093A (ja) * 2019-12-20 2021-07-01 東京エレクトロン株式会社 エッチング方法、基板処理装置、及び基板処理システム

Similar Documents

Publication Publication Date Title
US7101815B2 (en) Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
EP0478174B1 (en) Silicon dioxide deposition method
JP3492634B2 (ja) 半導体ウェーハ上のギャップの充填方法
JPH098032A (ja) 絶縁膜形成方法
JP2011135084A (ja) SiO2膜を堆積する方法
JPH07254592A (ja) 半導体装置の製造方法
JPH0766186A (ja) 誘電体の異方性堆積法
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
JPH07254590A (ja) 半導体装置の製造方法
JPH0570957A (ja) プラズマ気相成長装置
JPH08203893A (ja) 半導体装置の製造方法
JPH07201738A (ja) 薄膜形成前処理方法および薄膜形成方法
JPH05291415A (ja) 半導体装置の製造方法
JP3368513B2 (ja) 半導体装置の製造方法
JP3318818B2 (ja) 絶縁膜形成方法
JP2908200B2 (ja) 半導体装置の製造方法
KR100547243B1 (ko) 반도체 소자의 층간절연막 형성 방법
JPH08148481A (ja) 絶縁薄膜の形成方法
JPH0224372B2 (ja)
JPH07176613A (ja) 半導体装置の製造方法
JPH0750296A (ja) 絶縁膜製造方法
JPH0669200A (ja) 半導体装置の製造方法
JPH06209048A (ja) 薄膜絶縁膜の形成方法
JPH0336727A (ja) 半導体装置の製造方法
JPH07176610A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605