JPH0224372B2 - - Google Patents

Info

Publication number
JPH0224372B2
JPH0224372B2 JP58249356A JP24935683A JPH0224372B2 JP H0224372 B2 JPH0224372 B2 JP H0224372B2 JP 58249356 A JP58249356 A JP 58249356A JP 24935683 A JP24935683 A JP 24935683A JP H0224372 B2 JPH0224372 B2 JP H0224372B2
Authority
JP
Japan
Prior art keywords
film
frequency
plasma
forming
vapor phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58249356A
Other languages
English (en)
Other versions
JPS60140726A (ja
Inventor
Kanetake Takasaki
Kenji Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24935683A priority Critical patent/JPS60140726A/ja
Publication of JPS60140726A publication Critical patent/JPS60140726A/ja
Publication of JPH0224372B2 publication Critical patent/JPH0224372B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、MOS−IC等半導体装置の生産工程
に適用されるプラズマ気相成長装置に関する。
(b) 技術の背景 プラズマ励起したガス中にてガス組成物質を基
板上に堆積成膜する気相成長装置に於いては、基
板上に成膜する物質例えばシリコン窒素酸化物
(SiON)は、励起する放電周波数に依存して堆
積膜の膜質が大幅に変化することが知られてい
る。本発明は、所謂、プラズマCVD(Chemical
Vapor Deposition)法と呼ばれる気相成長方法
に係り特に、該成長装置のプラズマ励起周波数源
に就き提示するものである。
(c) 従来技術と問題点 第1図は従来のプラズマ気相成長装置の一例を
示す簡略断面図である。
図中、1は下方が真空排気系に連結されたベル
ジヤ、2はプラズマ励起をなす高周波励振源、3
はベルジヤ1へ反応ガスを供給するガス管、4は
成膜対象の例えばシリコン結晶基板、5は基板4
を載置固定する平板電極(接地側)、6は基板加
熱用ヒータ、及び7は接地電極5に対し平行平面
を形成する他方側の電極である。
前記気相成長装置はベルジヤ型気相反応生成室
を有する平行平板電極7及び5の場合を例示をす
るが、この場合、装置付設の励振源は10数MHz、
電力50WのHF(High Frequency)電源を使用し
ている。併し、前記プラズマ励起用高周波励振周
波数は、それが一定の場合であつても、主として
生成室の形状や電極間距離等の構成要因により電
離イオンの集束状態が変化する。更に、堆積成膜
をなす例えば、半導体膜ないしはパシベーシヨン
膜等の各種成膜材質の相違により一定の電離イオ
ン集束状態となるための最適励振周波数は異な
る。
斯様な点に鑑み具体的問題点の一つは、成膜加
工前後に於ける前記気相反応生成室のドライエツ
チングによるクリーニングをなすが、この場合、
水素ガス或いはアルゴンガス等エツチングガスの
濃度を適宜高めてベルジヤの清浄効果を高めるも
のであるが、然し該ドライエツチングは、当然、
前記半導体装置形成の基板成膜時とは異なる周波
数によるイオン化ガス集束の励振条件を付す必要
がある。
ところで、従来の気相成長装置は成膜時である
とクリーニング時であるとを問はず、何れも単高
周波励振源しか持たず不都合である。更に、一般
的には、成膜加工の汎用化を図るプラズマ周波数
励振条件は、当然最適とする条件があるにかかわ
らずその最適化に対する考慮がなされておらず、
この為、半導体装置の生産時の効率(堆積の成膜
速度)が低下するばかりでなく、良質の薄膜成長
も困難となり問題がある。
(d) 発明の目的 本発明は前記の問題点を解決することである。
本発明は、前記プラズマ気相成長装置に対し、
膜成長時とクリーニング時とに於ける加工条件の
違いに応じて、異なる高周波励振条件を付与せし
めることにより該装置の生産稼働性を高め、電気
的にも化学的にも安定なパシベーシヨン薄膜等を
形成することである。
(e) 発明の構成 前記目的は本発明によりベルジヤ内の一対の電
極間でプラズマ励起した物質を基板上に堆積せし
めて成膜を行う場合、該ベルジヤ内に導入したエ
ツチングガスのプラズマ作用によるクリーニング
時には周波数に比例して速度が増加する周波数−
エツチング速度特性曲線にもとずき希望するエツ
チング速度に対応する高い周波数を使用し、成膜
の際は略V字型を示す周波数−成膜速度特性曲線
の立下り側でかつ成膜内に圧縮ストレスの生ずる
範囲に周波数が選ばれることを特徴とするプラズ
マ気相成長装置によつて達成される。
(f) 発明の実施例 以下、本発明に係る成膜基板の凡例を示す第2
図断面図、プラズマ励振周波数をパラメータとし
てドライエツチングの加工特性を示す第3図、及
びパシベーシヨン成膜をなす窒化シリコン膜
SiON生成加工特性、成膜後の膜品質を評価する
ストレス特性を示す第4乃至第5図を参照して、
本発明を詳細に説明する。
第2図を引用してMOSダイオード形成のシリ
コン基板4にパシベーシヨン膜12として前記
SiONを堆積した第2図断面図を参照して前記装
置による気相成長方法の概要を述べる。
第1図ベルジヤ1内を真空排気し、該排気空間
に成膜対象とする化学反応物質としての混合ガス
(SiH4、NH3、N2O)を気圧1Torr程度に充填す
る。次いで加熱用ヒータ6により基板4温度を略
400℃とし、電極7及び接地側電極5間に高周波
を印加してベルジヤ空間8内ガスをプラズマ励起
して該励起のイオン化ガス物質を基板4上に堆積
成膜する。但し、該成膜されたシリコン窒素酸化
物12(SiON)の下地層の11は予成膜された
燐珪酸ガラス(PSG)成膜層、10はアルミニ
ウム(Al)電極形成部、及び9は酸化シリコン
層である。
而して、この種気相成長装置は前記例示せる成
膜加工の前後にはドライエツチングによる生成室
のクリニングをなし生成膜品質の高純化を図る。
第3図は前記ベルジヤ壁面等に付着する汚染体
を除去するエツチング特性である。
第3図図示の横軸は周波数領域50kHz〜15MHz
にわたり可変したプラズマ周波数、縦軸はエツチ
ング速度(単位Å/min)である。この場合、適
宜濃度のアルゴンガス等を充満して行う。
同特性から、生成室クリーニングは周波数に比
例してその速度が増加することが知れる。例えば
5MHzでは、400Å/minが得られ、100kHz時の略
2.5倍の速度である。
他方、第4図と第5図は、反応ガス空間8(第
1図参照)に励起されたプラズマイオンガスを集
束して基板4に窒化シリコン(Si3N4)を堆積し
た特に成膜品質を評価する特性である。
両図共に、プラズマ周波数を横軸として表示し
てある。第4図は、成膜速度(Å/min)特性で
あり、第5図は成膜後の膜内ストレス特性であ
る。但し、各特性はプラズマ気相成長時の基板温
度、充填の混合ガス組成とその気圧等の他の成膜
条件は、総て一定とした場合である。
第4図の成膜速度から特に、1MHzから5MHzま
での周波数領域は、他の周波数域に比べ成膜速度
が顕著に低下することから膜堆積時のプラズマ周
波数は1MHz以下かもしくは5MHz以上の領域が好
ましい。
第5図は前記成膜後、膜内に残存するストレス
状態を示し、縦軸の0から上方+側は引張り、下
方−側は圧縮ストレスが存在するを示す。但し、
軸のストレス単位は109Dyne/cm2である。
第5図を第4図と比較参照して、成膜速度が低
下する1〜3MHzの周波数領域は、略引張圧縮何
れでもない膜質が形成されることが知られる。
尚、図示されないが、成膜体に対する膜密度の評
価によれば、プラズマ周波数の低い圧縮ストレス
領域側で緻密な膜が取得され、プラズマ周波数の
高い引張領域側では成膜体クラツクとなり易いこ
とが確認されている。
係る堆積成膜の加工特性からして、安定かつ良
質のパシベーシヨン膜成膜条件としてプラズマ周
波数は1MHzもしくはそれ以下の周波数が適切で
ある。又、成膜前又は成膜後のベルジヤクリーニ
ング時は、エツチング速度の高い5MHz以上の周
波数が必要である。
この様な二つの加工条件の相違に応じてプラズ
マ励振周波数を変えることにより、即ち、成膜直
前の予クリーニング時は5MHz以上の高いプラズ
マ周波数となし、また気相反応によるパシベーシ
ヨン膜堆積時は1MHz以下のプラズマ周波数で施
行すれば、生産時の観点から効率のよい、且つ緻
密且つ良質の薄膜が形成されることになる。
前記実施例に引用した例えばMOS−IC等の半
導体装置形成基板及び該基板上堆積するパシベー
シヨン膜の膜質等は一例である。
(g) 発明の効果 以上、詳細に説明した本発明の周波数源を具え
るプラズマ気相成長装置を、半導体装置製造プロ
セスに適用すれば、化学的あるいは電気的特性が
安定した膜質の良いICが効率よく製造できる。
【図面の簡単な説明】
第1図はプラズマ気相成長装置の簡略断面図、
第2図は本発明に係る成膜基板例の断面図、第3
図はプラズマ周波数に対するドライエツチング速
度特性、第4図は堆積の基板成膜速度特性(単位
Å/min)、及び第5図は成膜後の膜内ストレス
評価特性である。 図中、1はベルジヤ、2は高周波励振源、3は
反応ガス管、4は成膜対象基板、及び8は気相反
応ガス空間である。

Claims (1)

    【特許請求の範囲】
  1. 1 ベルジヤ内の一対の電極間でプラズマ励起し
    た物質を基板上に堆積せしめて成膜を行う場合、
    該ベルジヤ内に導入したエツチングガスのプラズ
    マ作用によるクリーニング時には周波数に比例し
    て速度が増加する周波数−エツチング速度特性曲
    線にもとずき希望するエツチング速度に対応する
    高い周波数を使用し、成膜の際は略V字型を示す
    周波数−成膜速度特性曲線の立下り側でかつ成膜
    内に圧縮ストレスの生ずる範囲に周波数が選ばれ
    ることを特徴とするプラズマ気相成長装置。
JP24935683A 1983-12-27 1983-12-27 プラズマ気相成長装置 Granted JPS60140726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24935683A JPS60140726A (ja) 1983-12-27 1983-12-27 プラズマ気相成長装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24935683A JPS60140726A (ja) 1983-12-27 1983-12-27 プラズマ気相成長装置

Publications (2)

Publication Number Publication Date
JPS60140726A JPS60140726A (ja) 1985-07-25
JPH0224372B2 true JPH0224372B2 (ja) 1990-05-29

Family

ID=17191805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24935683A Granted JPS60140726A (ja) 1983-12-27 1983-12-27 プラズマ気相成長装置

Country Status (1)

Country Link
JP (1) JPS60140726A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691065B2 (ja) * 1985-12-18 1994-11-14 三洋電機株式会社 プラズマcvd法
JP2695155B2 (ja) * 1986-06-30 1997-12-24 三井東圧化学株式会社 膜形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5358490A (en) * 1976-11-05 1978-05-26 Mitsubishi Electric Corp Forming method for film
JPS5419662A (en) * 1977-07-15 1979-02-14 Hitachi Ltd Forming method of plasma cvd film
JPS55124235A (en) * 1979-03-19 1980-09-25 Fujitsu Ltd Plasma generation method
JPS58186937A (ja) * 1982-04-26 1983-11-01 Hitachi Ltd ドライエツチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5358490A (en) * 1976-11-05 1978-05-26 Mitsubishi Electric Corp Forming method for film
JPS5419662A (en) * 1977-07-15 1979-02-14 Hitachi Ltd Forming method of plasma cvd film
JPS55124235A (en) * 1979-03-19 1980-09-25 Fujitsu Ltd Plasma generation method
JPS58186937A (ja) * 1982-04-26 1983-11-01 Hitachi Ltd ドライエツチング方法

Also Published As

Publication number Publication date
JPS60140726A (ja) 1985-07-25

Similar Documents

Publication Publication Date Title
KR100497778B1 (ko) 유도결합 플라즈마 화학증착법
US5185179A (en) Plasma processing method and products thereof
JPS5930130B2 (ja) 気相成長方法
JPH0831808A (ja) 半導体材料内にトレンチをエッチングする方法及び装置
JP2002033289A (ja) 半導体プロセスチャンバの洗浄方法
JPH09270421A (ja) 表面処理装置および表面処理方法
JPH098032A (ja) 絶縁膜形成方法
US6767829B2 (en) Plasma deposition method and system
JPH101774A (ja) プラズマcvdによる薄膜形成方法およびプラズマcvd装置
JP3649650B2 (ja) 基板エッチング方法、半導体装置製造方法
JP2837087B2 (ja) 薄膜形成方法
JP3112880B2 (ja) Cvd装置のクリーニング方法
JPH05315268A (ja) プラズマcvd装置
JPH0570957A (ja) プラズマ気相成長装置
JPH0224372B2 (ja)
JPH07201738A (ja) 薄膜形成前処理方法および薄膜形成方法
JP3420960B2 (ja) 電子デバイス製造装置および電子デバイス製造方法
JPH0799744B2 (ja) 薄膜形成方法
JPH06236850A (ja) プラズマ処理装置
JPH08115911A (ja) 半導体装置の製造方法
JP2916119B2 (ja) 薄膜形成方法
JP2978704B2 (ja) 薄膜形成方法
JPH07254590A (ja) 半導体装置の製造方法
JP3287124B2 (ja) SiN系絶縁膜の成膜方法
JP2742381B2 (ja) 絶縁膜の形成方法