JP2978704B2 - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JP2978704B2 JP2978704B2 JP5323127A JP32312793A JP2978704B2 JP 2978704 B2 JP2978704 B2 JP 2978704B2 JP 5323127 A JP5323127 A JP 5323127A JP 32312793 A JP32312793 A JP 32312793A JP 2978704 B2 JP2978704 B2 JP 2978704B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- electrode
- thin film
- teos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に薄膜を形
成するための薄膜形成方法および薄膜形成装置に関する
ものである。
成するための薄膜形成方法および薄膜形成装置に関する
ものである。
【０００２】
【従来の技術】半導体素子の微細加工に伴い、半導体基
板上のアルミニウム配線を覆う層間絶縁膜は埋め込み性
に優れたものが要求されている。従来、この埋め込み性
に優れた層間絶縁膜として、テトラエトキシシラン（Ｔ
ＥＯＳ）と水（Ｈ2Ｏ）と窒素（Ｎ2）とを用いて形成し
たシリコン酸化膜が知られている。このシリコン酸化膜
の形成は、例えば、図１０に示す平行平板型プラズマＣ
ＶＤ装置を用いて行われていた。
板上のアルミニウム配線を覆う層間絶縁膜は埋め込み性
に優れたものが要求されている。従来、この埋め込み性
に優れた層間絶縁膜として、テトラエトキシシラン（Ｔ
ＥＯＳ）と水（Ｈ2Ｏ）と窒素（Ｎ2）とを用いて形成し
たシリコン酸化膜が知られている。このシリコン酸化膜
の形成は、例えば、図１０に示す平行平板型プラズマＣ
ＶＤ装置を用いて行われていた。
【０００３】このプラズマＣＶＤ装置は、反応室６内に
一対の上部電極７および下部電極１０とを設けている。
上部電極７は、マッチングボックス４を介して１３．５
６ＭＨｚの高周波電源５に接続されている。この高周波
電源５はアース１２に接続されている。下部電極１０お
よび反応室６も、アース１２に接続されている。この下
部電極１０には半導体基板８が載置される。したがっ
て、このプラズマＣＶＤ装置は、陽極結合形である。す
なわち、イオンの動きが追従できないような高周波（例
えば、１３．５６ＭＨｚ）では、高周波を印加する電極
側が負電圧にバイアスされている。このため、高周波を
印加する電極を陰極と呼び、他方の電極を陽極と呼んで
いる。陽極に半導体基板を載置するものは陽極結合形、
陰極に半導体基板を載置するものは陰極結合形と呼ばれ
ている。
一対の上部電極７および下部電極１０とを設けている。
上部電極７は、マッチングボックス４を介して１３．５
６ＭＨｚの高周波電源５に接続されている。この高周波
電源５はアース１２に接続されている。下部電極１０お
よび反応室６も、アース１２に接続されている。この下
部電極１０には半導体基板８が載置される。したがっ
て、このプラズマＣＶＤ装置は、陽極結合形である。す
なわち、イオンの動きが追従できないような高周波（例
えば、１３．５６ＭＨｚ）では、高周波を印加する電極
側が負電圧にバイアスされている。このため、高周波を
印加する電極を陰極と呼び、他方の電極を陽極と呼んで
いる。陽極に半導体基板を載置するものは陽極結合形、
陰極に半導体基板を載置するものは陰極結合形と呼ばれ
ている。
【０００４】また、上部電極７には、反応ガス供給系の
供給口が形成されている。この反応ガス供給系より、Ｔ
ＥＯＳ１とＨ2Ｏ２とＮ2３とが反応室６に供給される。
また、下部電極１０は加熱源９を内蔵している。なお、
１１は排気系である。
供給口が形成されている。この反応ガス供給系より、Ｔ
ＥＯＳ１とＨ2Ｏ２とＮ2３とが反応室６に供給される。
また、下部電極１０は加熱源９を内蔵している。なお、
１１は排気系である。
【０００５】そして、上記シリコン酸化膜の形成は、反
応室６内を所定の圧力に保持し、半導体基板８を所定の
温度に加熱し、上部電極７から高周波電源５により電圧
を印加するとともに、反応ガス１，２，３をプラズマ化
することにより行われる。
応室６内を所定の圧力に保持し、半導体基板８を所定の
温度に加熱し、上部電極７から高周波電源５により電圧
を印加するとともに、反応ガス１，２，３をプラズマ化
することにより行われる。
【０００６】この結果、ＴＥＯＳ１とＨ2Ｏ２とＮ2３と
によるプラズマによりシリコン酸化膜（以下、Ｈ2Ｏ／
ＴＥＯＳ−ＳｉＯ膜と省略する。）が形成される。この
Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜は、埋め込み性に優れてい
る。しかし、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜中は、多くの
水分を含んでいるため、その改質が必要であった。
によるプラズマによりシリコン酸化膜（以下、Ｈ2Ｏ／
ＴＥＯＳ−ＳｉＯ膜と省略する。）が形成される。この
Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜は、埋め込み性に優れてい
る。しかし、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜中は、多くの
水分を含んでいるため、その改質が必要であった。
【０００７】そして、この改質は、以下のように行われ
ていた。まず、ＴＥＯＳ１とＨ2Ｏ２とＮ2３とを供給し
て、アルミニウム配線上に１００オングストローム（以
下、Ａで示す。）程度のＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜を
成膜する。次に、ＴＥＯＳ１の供給を停止し、Ｈ2Ｏ２
とＮ2３とのプラズマを用いて、このＨ2Ｏ／ＴＥＯＳ−
ＳｉＯ膜を改質する。すなわち、プラズマのイオン衝撃
により、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜中のＳｉ−ＯＨの
結合を切断し、Ｓｉの酸化を行う。この成膜と改質とを
交互に繰り返すことにより、所望の膜厚を有するＨ2Ｏ
／ＴＥＯＳ−ＳｉＯ膜を成長させていた。このとき、１
度に成長するＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜が１００Ａよ
り厚い場合、その表面部しか改質が行われない。このた
め、１度に成長するＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜の厚さ
は５０〜１００Ａ程度が望ましい。このような薄膜形成
方法により、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜中の水分はあ
る程度除去されていた。
ていた。まず、ＴＥＯＳ１とＨ2Ｏ２とＮ2３とを供給し
て、アルミニウム配線上に１００オングストローム（以
下、Ａで示す。）程度のＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜を
成膜する。次に、ＴＥＯＳ１の供給を停止し、Ｈ2Ｏ２
とＮ2３とのプラズマを用いて、このＨ2Ｏ／ＴＥＯＳ−
ＳｉＯ膜を改質する。すなわち、プラズマのイオン衝撃
により、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜中のＳｉ−ＯＨの
結合を切断し、Ｓｉの酸化を行う。この成膜と改質とを
交互に繰り返すことにより、所望の膜厚を有するＨ2Ｏ
／ＴＥＯＳ−ＳｉＯ膜を成長させていた。このとき、１
度に成長するＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜が１００Ａよ
り厚い場合、その表面部しか改質が行われない。このた
め、１度に成長するＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜の厚さ
は５０〜１００Ａ程度が望ましい。このような薄膜形成
方法により、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜中の水分はあ
る程度除去されていた。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
薄膜形成方法にあっては、絶縁膜の改質の効果が十分で
なかった。この結果、絶縁膜中の水分の除去量が少ない
ため、半導体素子のトランジスタ特性が劣化し、配線抵
抗が高くなる等の悪影響を及ぼす。
薄膜形成方法にあっては、絶縁膜の改質の効果が十分で
なかった。この結果、絶縁膜中の水分の除去量が少ない
ため、半導体素子のトランジスタ特性が劣化し、配線抵
抗が高くなる等の悪影響を及ぼす。
【０００９】また、従来の薄膜形成方法では、絶縁膜の
改質の効果を高めるために１度に成膜する膜厚を、例え
ば５０Ａから１０Ａに薄くすると、所望の膜厚の膜を形
成するためには、成膜と改質とのサイクル数が非常に多
くなる。このため、生産能力が大幅に低下してしまう。
改質の効果を高めるために１度に成膜する膜厚を、例え
ば５０Ａから１０Ａに薄くすると、所望の膜厚の膜を形
成するためには、成膜と改質とのサイクル数が非常に多
くなる。このため、生産能力が大幅に低下してしまう。
【００１０】そこで、本発明は、絶縁膜の膜質を向上さ
せるとともに、生産能力を向上させた薄膜形成方法およ
び薄膜形成装置を提供することを、その目的としてい
る。
せるとともに、生産能力を向上させた薄膜形成方法およ
び薄膜形成装置を提供することを、その目的としてい
る。
【００１１】
【課題を解決するための手段】請求項１に記載の発明
は、半導体基板を載置した第１の電極に対向した第２の
電極に高周波を印加するプラズマ気相成長法で前記半導
体基板上に絶縁膜を成膜する第１の工程と、前記絶縁膜
を前記第１の電極に高周波を印加し発生させたプラズマ
で改質する第２の工程とを有し、前記第１の工程と前記
第２の工程とを同一容器内で連続して行うことを特徴と
する薄膜形成方法である。
は、半導体基板を載置した第１の電極に対向した第２の
電極に高周波を印加するプラズマ気相成長法で前記半導
体基板上に絶縁膜を成膜する第１の工程と、前記絶縁膜
を前記第１の電極に高周波を印加し発生させたプラズマ
で改質する第２の工程とを有し、前記第１の工程と前記
第２の工程とを同一容器内で連続して行うことを特徴と
する薄膜形成方法である。
【００１２】また、請求項２に記載の発明は、上記絶縁
膜は、シリコン酸化（ＳｉＯ）膜、または、シリコン
（Ｓｉ）および酸素（Ｏ２ ）を含む材料ガスにより形
成されたシリコン系酸化（ＳｉＯ Ｘ ）膜である薄膜形
成方法である。
膜は、シリコン酸化（ＳｉＯ）膜、または、シリコン
（Ｓｉ）および酸素（Ｏ２ ）を含む材料ガスにより形
成されたシリコン系酸化（ＳｉＯ Ｘ ）膜である薄膜形
成方法である。
【００１３】また、請求項３に記載の発明は、上記絶縁
膜の改質は、フッ化ガス（ＸＦ）、窒素（Ｎ2）、酸素
（Ｏ2）、水（Ｈ2Ｏ）、アルゴン（Ａｒ）、および、ア
ンモニア（ＮＨ3）からなる群から選ばれたものを用い
たプラズマ中で行われる薄膜形成方法である。
膜の改質は、フッ化ガス（ＸＦ）、窒素（Ｎ2）、酸素
（Ｏ2）、水（Ｈ2Ｏ）、アルゴン（Ａｒ）、および、ア
ンモニア（ＮＨ3）からなる群から選ばれたものを用い
たプラズマ中で行われる薄膜形成方法である。
【００１４】
【００１５】
【００１６】
【作用】本発明方法は、半導体基板上に陽極結合プラズ
マ気相成長法を用いて絶縁膜を成膜し、この絶縁膜を陰
極結合プラズマ気相成長法を用いて改質する。この結
果、改質時、半導体基板へのイオン衝撃のエネルギが強
まる。
マ気相成長法を用いて絶縁膜を成膜し、この絶縁膜を陰
極結合プラズマ気相成長法を用いて改質する。この結
果、改質時、半導体基板へのイオン衝撃のエネルギが強
まる。
【００１７】本発明に係る薄膜形成装置では、単一の薄
膜形成装置を切り替えて陽極結合形または陰極結合形の
プラズマ気相成長法に用いることができる。また、本装
置にあっては、電極間隔を可変とすることができ、成膜
時、改質時のそれぞれの電極間隔を最適なものとする。
例えば、成膜時の間隔を従来よりも小さくすることがで
き、従来よりも成膜速度を速くすることができる。ま
た、改質時は、従来よりも電極間隔を大きくすることが
でき、半導体基板へのイオン衝撃のエネルギを増大させ
ることができる。この結果、改質速度を速くすることが
できる。これらの結果、所望の膜厚の絶縁膜の形成時間
を短縮することができ、その生産能力を向上することが
できる。
膜形成装置を切り替えて陽極結合形または陰極結合形の
プラズマ気相成長法に用いることができる。また、本装
置にあっては、電極間隔を可変とすることができ、成膜
時、改質時のそれぞれの電極間隔を最適なものとする。
例えば、成膜時の間隔を従来よりも小さくすることがで
き、従来よりも成膜速度を速くすることができる。ま
た、改質時は、従来よりも電極間隔を大きくすることが
でき、半導体基板へのイオン衝撃のエネルギを増大させ
ることができる。この結果、改質速度を速くすることが
できる。これらの結果、所望の膜厚の絶縁膜の形成時間
を短縮することができ、その生産能力を向上することが
できる。
【００１８】
【実施例】以下、本発明の実施例について、図面を参照
して説明する。図１は、本発明の第１実施例の薄膜形成
装置を示すプラズマＣＶＤ装置の概略図である。図２
は、本発明の第１実施例の高周波パワーの印加方法およ
び反応ガス導入方法を示したタイミングチャートであ
る。
して説明する。図１は、本発明の第１実施例の薄膜形成
装置を示すプラズマＣＶＤ装置の概略図である。図２
は、本発明の第１実施例の高周波パワーの印加方法およ
び反応ガス導入方法を示したタイミングチャートであ
る。
【００１９】図１に示した平行平板型プラズマＣＶＤ装
置は、反応室６と、この反応室６内に設けられた一対の
上部電極７および下部電極１０とを備えている。上部電
極７は、マッチングボックス４を介して１３．５６ＭＨ
ｚの高周波電源５に接続されている。この高周波電源５
はアース１２に接続されている。一方、下部電極１０上
には、半導体基板８が載置されている。この下部電極１
０はスイッチ１４に接続されている。このスイッチ１４
は、一方に切り替えられるとアース１２に接続される。
また、スイッチ１４は、他方に切り替えられると１３．
５６ＭＨｚの高周波電源１３用マッチングボックス４に
接続される。この高周波電源１３および反応室６も、ア
ース１２に接続されている。したがって、このプラズマ
ＣＶＤ装置は、陽極結合形または陰極結合形の切り替え
が行えるものである。
置は、反応室６と、この反応室６内に設けられた一対の
上部電極７および下部電極１０とを備えている。上部電
極７は、マッチングボックス４を介して１３．５６ＭＨ
ｚの高周波電源５に接続されている。この高周波電源５
はアース１２に接続されている。一方、下部電極１０上
には、半導体基板８が載置されている。この下部電極１
０はスイッチ１４に接続されている。このスイッチ１４
は、一方に切り替えられるとアース１２に接続される。
また、スイッチ１４は、他方に切り替えられると１３．
５６ＭＨｚの高周波電源１３用マッチングボックス４に
接続される。この高周波電源１３および反応室６も、ア
ース１２に接続されている。したがって、このプラズマ
ＣＶＤ装置は、陽極結合形または陰極結合形の切り替え
が行えるものである。
【００２０】また、上部電極７には反応ガス供給系の供
給口が形成されている。反応ガス供給系より、反応室６
にはこの供給口から、テトラエトキシシラン（ＴＥＯ
Ｓ）１と水（Ｈ2Ｏ）２と窒素（Ｎ2）３とが供給され
る。また、下部電極１０は加熱源９を内蔵している。な
お、１１は排気系である。
給口が形成されている。反応ガス供給系より、反応室６
にはこの供給口から、テトラエトキシシラン（ＴＥＯ
Ｓ）１と水（Ｈ2Ｏ）２と窒素（Ｎ2）３とが供給され
る。また、下部電極１０は加熱源９を内蔵している。な
お、１１は排気系である。
【００２１】次に、このプラズマＣＶＤ装置を用いた薄
膜形成方法を説明する。薄膜を形成する半導体基板８の
上面には、予め、アルミニウム配線１６が形成されてい
る。まず、スイッチ１４を切り替えて下部電極１０をア
ース１２に接続する。この結果、プラズマＣＶＤ装置は
陽極結合形となる。また、反応ガスとしてＴＥＯＳ１、
Ｈ2Ｏ２、Ｎ2３を反応室６内に供給し、反応室６内を所
定の圧力とする。さらに、上部電極７と下部電極１０と
の間隔を１０ｍｍとし、加熱源９により半導体基板８を
１２０℃に加熱する。
膜形成方法を説明する。薄膜を形成する半導体基板８の
上面には、予め、アルミニウム配線１６が形成されてい
る。まず、スイッチ１４を切り替えて下部電極１０をア
ース１２に接続する。この結果、プラズマＣＶＤ装置は
陽極結合形となる。また、反応ガスとしてＴＥＯＳ１、
Ｈ2Ｏ２、Ｎ2３を反応室６内に供給し、反応室６内を所
定の圧力とする。さらに、上部電極７と下部電極１０と
の間隔を１０ｍｍとし、加熱源９により半導体基板８を
１２０℃に加熱する。
【００２２】次に、高周波電源５から上部電極７に高周
波パワー４００Ｗを１０秒間印加して成膜を行う。この
結果、半導体基板８上のアルミニウム配線１６をＨ2Ｏ
／ＴＥＯＳ−ＳｉＯ膜１５が覆う（図３参照）。このと
きのＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５の厚さは５００Ａ
である。
波パワー４００Ｗを１０秒間印加して成膜を行う。この
結果、半導体基板８上のアルミニウム配線１６をＨ2Ｏ
／ＴＥＯＳ−ＳｉＯ膜１５が覆う（図３参照）。このと
きのＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５の厚さは５００Ａ
である。
【００２３】次いで、ＴＥＯＳ１の供給を停止する。こ
の後、スイッチ１４を切り替えて下部電極１０を高周波
電源１３に接続する。この結果、プラズマＣＶＤ装置
は、陰極結合形となる。
の後、スイッチ１４を切り替えて下部電極１０を高周波
電源１３に接続する。この結果、プラズマＣＶＤ装置
は、陰極結合形となる。
【００２４】次に、下部電極１０に高周波電源１３から
高周波パワー５００Ｗを１０秒間印加して上記Ｈ2Ｏ／
ＴＥＯＳ−ＳｉＯ膜１５の改質を行う。この結果、Ｈ2
Ｏ／ＴＥＯＳ−ＳｉＯ膜１５はＨ2Ｏ２とＮ2３のプラズ
マにより改質される（図４参照）。この場合、材料ガス
の導入、高周波パワーの印加は、図２に示したタイミン
グにより行い、電極間隔を１０ｍｍ、半導体基板８の温
度は１２０℃とする。
高周波パワー５００Ｗを１０秒間印加して上記Ｈ2Ｏ／
ＴＥＯＳ−ＳｉＯ膜１５の改質を行う。この結果、Ｈ2
Ｏ／ＴＥＯＳ−ＳｉＯ膜１５はＨ2Ｏ２とＮ2３のプラズ
マにより改質される（図４参照）。この場合、材料ガス
の導入、高周波パワーの印加は、図２に示したタイミン
グにより行い、電極間隔を１０ｍｍ、半導体基板８の温
度は１２０℃とする。
【００２５】この改質は陰極結合形で行われている。こ
のため、下部電極１０に負バイアスがかかり、半導体基
板８の上面へのイオン衝撃のエネルギが強まる。この結
果、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５中のＳｉ−ＯＨ
（シラノール２０）の結合をプラズマのイオン＋ラジカ
ル１９が切断するとともに、活性な酸素２１によるＳｉ
の酸化が行われる（図５および図６参照）。このため、
Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５は緻密な膜となる。
のため、下部電極１０に負バイアスがかかり、半導体基
板８の上面へのイオン衝撃のエネルギが強まる。この結
果、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５中のＳｉ−ＯＨ
（シラノール２０）の結合をプラズマのイオン＋ラジカ
ル１９が切断するとともに、活性な酸素２１によるＳｉ
の酸化が行われる（図５および図６参照）。このため、
Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５は緻密な膜となる。
【００２６】この成膜と改質を１サイクルとして、連続
して１０サイクル行うことにより、良質で埋め込み性に
優れ厚さ５０００ＡのＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５
を得ることができる（図７参照）。
して１０サイクル行うことにより、良質で埋め込み性に
優れ厚さ５０００ＡのＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５
を得ることができる（図７参照）。
【００２７】このように成膜したＨ2Ｏ／ＴＥＯＳ−Ｓ
ｉＯ膜１５の含水量を以下のように、昇温脱離装置で測
定した。まず、図７のＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５
を成膜した半導体基板８を昇温脱離装置に設置し、半導
体基板８を常温から６００℃まで加熱する。この結果、
Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５膜中からＨ2Ｏが離脱す
る。このＨ2Ｏを質量数１８に基づいて質量分析する。
この結果を図８に示す。図８の横軸は温度を示し、縦軸
は質量数１８の強度を示す。図８の（ａ）は、本実施例
のＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５の場合を示し、
（ｂ）は、従来のＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜の場合を
示している。図８より判断すると、本実施例のＨ2Ｏ／
ＴＥＯＳ−ＳｉＯ膜１５膜中の含水量は、従来に比べ１
／５以下に低減されている。
ｉＯ膜１５の含水量を以下のように、昇温脱離装置で測
定した。まず、図７のＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５
を成膜した半導体基板８を昇温脱離装置に設置し、半導
体基板８を常温から６００℃まで加熱する。この結果、
Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５膜中からＨ2Ｏが離脱す
る。このＨ2Ｏを質量数１８に基づいて質量分析する。
この結果を図８に示す。図８の横軸は温度を示し、縦軸
は質量数１８の強度を示す。図８の（ａ）は、本実施例
のＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜１５の場合を示し、
（ｂ）は、従来のＨ2Ｏ／ＴＥＯＳ−ＳｉＯ膜の場合を
示している。図８より判断すると、本実施例のＨ2Ｏ／
ＴＥＯＳ−ＳｉＯ膜１５膜中の含水量は、従来に比べ１
／５以下に低減されている。
【００２８】次に、図９を用いて、第２実施例を説明す
る。図９のプラズマＣＶＤ装置は図１のプラズマＣＶＤ
装置に上下機構２２を追加したものである。この上下機
構２２は、下部電極１０を昇降することができる。この
ため、成膜時の電極間距離および改質時の電極間距離を
第１実施例の状態から変更することができる。
る。図９のプラズマＣＶＤ装置は図１のプラズマＣＶＤ
装置に上下機構２２を追加したものである。この上下機
構２２は、下部電極１０を昇降することができる。この
ため、成膜時の電極間距離および改質時の電極間距離を
第１実施例の状態から変更することができる。
【００２９】次いで、このプラズマＣＶＤ装置を用いた
薄膜形成方法を説明する。この薄膜形成方法も、第１実
施例と同様にして、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜を形成
するものである。この実施例の場合は、成膜時の電極間
隔を、第１実施例の場合の１０ｍｍから５ｍｍへと小さ
くする。この結果、成膜速度が第１実施例のときより向
上する。このため、７秒間で５００ＡのＨ2Ｏ／ＴＥＯ
Ｓ−ＳｉＯ膜を成膜することができる。
薄膜形成方法を説明する。この薄膜形成方法も、第１実
施例と同様にして、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜を形成
するものである。この実施例の場合は、成膜時の電極間
隔を、第１実施例の場合の１０ｍｍから５ｍｍへと小さ
くする。この結果、成膜速度が第１実施例のときより向
上する。このため、７秒間で５００ＡのＨ2Ｏ／ＴＥＯ
Ｓ−ＳｉＯ膜を成膜することができる。
【００３０】次に、この実施例の場合は、改質時の電極
間隔を、第１実施例の場合の１０ｍｍから１５ｍｍへと
大きくする。この結果、半導体基板にかかる負のバイア
スが第１実施例のときより大きくなる。このため、半導
体基板の表面へのイオン衝撃も増大する。この結果、５
秒間の改質時間で、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜の厚さ
方向に均一の改質を行うことができる。なお、この後の
サイクルも上下機構２２により電極間隔を交互に切り替
えている。
間隔を、第１実施例の場合の１０ｍｍから１５ｍｍへと
大きくする。この結果、半導体基板にかかる負のバイア
スが第１実施例のときより大きくなる。このため、半導
体基板の表面へのイオン衝撃も増大する。この結果、５
秒間の改質時間で、Ｈ2Ｏ／ＴＥＯＳ−ＳｉＯ膜の厚さ
方向に均一の改質を行うことができる。なお、この後の
サイクルも上下機構２２により電極間隔を交互に切り替
えている。
【００３１】この結果、５０００ＡのＨ2Ｏ／ＴＥＯＳ
−ＳｉＯ膜を形成するために、第１実施例のときより、
半導体基板１枚あたり８０秒の時間を短縮することがで
きる。このように、この実施例では埋め込み性および膜
質を維持してさらに生産能力を高めることができる。
−ＳｉＯ膜を形成するために、第１実施例のときより、
半導体基板１枚あたり８０秒の時間を短縮することがで
きる。このように、この実施例では埋め込み性および膜
質を維持してさらに生産能力を高めることができる。
【００３２】
【発明の効果】本発明によれば、成膜した絶縁膜の改質
を陰極結合のプラズマ気相成長法で行う結果、半導体基
板へのイオン衝撃のエネルギが強まる。このため、絶縁
膜中の含水量を大幅に低減させることができる。したが
って、この絶縁膜を含んだ半導体素子を形成すると、半
導体素子のトランジスタ特性が向上し、配線抵抗が低く
なる等の好影響を及ぼす。
を陰極結合のプラズマ気相成長法で行う結果、半導体基
板へのイオン衝撃のエネルギが強まる。このため、絶縁
膜中の含水量を大幅に低減させることができる。したが
って、この絶縁膜を含んだ半導体素子を形成すると、半
導体素子のトランジスタ特性が向上し、配線抵抗が低く
なる等の好影響を及ぼす。
【００３３】また、本発明では電極間隔の可変機構を備
えているので、成膜時の電極間隔を小さくすることがで
きる。この結果、成膜速度を速くすることができる。ま
た、改質時の電極間隔を大きくすることができる結果、
半導体基板へのイオン衝撃のエネルギを増大させること
ができる。このため、改質速度を速くすることができ、
所望の膜厚の絶縁膜を形成するための時間を短縮するこ
とができる。したがって、生産能力を向上することがで
きる。
えているので、成膜時の電極間隔を小さくすることがで
きる。この結果、成膜速度を速くすることができる。ま
た、改質時の電極間隔を大きくすることができる結果、
半導体基板へのイオン衝撃のエネルギを増大させること
ができる。このため、改質速度を速くすることができ、
所望の膜厚の絶縁膜を形成するための時間を短縮するこ
とができる。したがって、生産能力を向上することがで
きる。
【図１】本発明の第１実施例に係る薄膜形成装置を示す
概略図である。
概略図である。
【図２】本発明の第１実施例に係る薄膜形成方法のタイ
ミングチャートである。
ミングチャートである。
【図３】本発明の第１実施例に係る薄膜の成膜状態を示
す半導体基板の断面図である。
す半導体基板の断面図である。
【図４】本発明の第１実施例に係る薄膜の改質状態を示
すための半導体基板の断面図である。
すための半導体基板の断面図である。
【図５】本発明の第１実施例に係る薄膜の改質状態を示
すための半導体基板の断面図である。
すための半導体基板の断面図である。
【図６】本発明の第１実施例に係る薄膜の改質状態を示
すための半導体基板の断面図である。
すための半導体基板の断面図である。
【図７】本発明の第１実施例に係る薄膜形成方法を示す
ための半導体基板の断面図である。
ための半導体基板の断面図である。
【図８】本発明の第１実施例および従来例による層間絶
縁膜の含水量を示したグラフである。
縁膜の含水量を示したグラフである。
【図９】本発明の第２実施例を示す薄膜形成装置の概略
図である。
図である。
【図１０】従来の薄膜形成装置を示す概略図である。
１…ＴＥＯＳ、２…Ｈ2Ｏ、３…Ｎ2、５…高周波電源、
６…反応室、７…上部電極、８…半導体基板、９…加熱
源、１０…下部電極、１２…アース、１３…高周波電
源、１４…スイッチ、１５…酸化膜、１８…Ｈ2ＯとＮ2
とのプラズマ、１９…イオン＋ラジカル、２０…シラノ
ール、２１…酸素、２２…上下機構
６…反応室、７…上部電極、８…半導体基板、９…加熱
源、１０…下部電極、１２…アース、１３…高周波電
源、１４…スイッチ、１５…酸化膜、１８…Ｈ2ＯとＮ2
とのプラズマ、１９…イオン＋ラジカル、２０…シラノ
ール、２１…酸素、２２…上下機構
Claims (3)
- 【請求項１】 半導体基板を載置した第１の電極に対向
した第２の電極に高周波を印加するプラズマ気相成長法
で前記半導体基板上に絶縁膜を成膜する第１の工程と、
前記絶縁膜を前記第１の電極に高周波を印加し発生させ
たプラズマで改質する第２の工程とを有し、前記第１の
工程と前記第２の工程とを同一容器内で連続して行うこ
とを特徴とする薄膜形成方法。 - 【請求項２】 上記絶縁膜は、シリコン酸化（ＳｉＯ）
膜、または、シリコン（Ｓｉ）および酸素（Ｏ２ ）を
含む材料ガスにより形成されたシリコン系酸化（ＳｉＯ
Ｘ ）膜である請求項１記載の薄膜形成方法。 - 【請求項３】 上記絶縁膜の改質は、フッ化ガス（Ｘ
Ｆ）、窒素（Ｎ２ ）、酸素（Ｏ２ ）、水（Ｈ
２ Ｏ）、アルゴン（Ａｒ）、および、アンモニア（Ｎ
Ｈ３ ）からなる群から選ばれたものを用いたプラズマ
中で行われる請求項１または請求項２に記載の薄膜形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5323127A JP2978704B2 (ja) | 1993-11-29 | 1993-11-29 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5323127A JP2978704B2 (ja) | 1993-11-29 | 1993-11-29 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153702A JPH07153702A (ja) | 1995-06-16 |
| JP2978704B2 true JP2978704B2 (ja) | 1999-11-15 |
Family
ID=18151394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5323127A Expired - Fee Related JP2978704B2 (ja) | 1993-11-29 | 1993-11-29 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978704B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5779807A (en) * | 1996-10-29 | 1998-07-14 | Applied Materials, Inc. | Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers |
| JP5082242B2 (ja) * | 2003-07-16 | 2012-11-28 | コニカミノルタホールディングス株式会社 | 薄膜形成方法 |
| JP6017396B2 (ja) * | 2012-12-18 | 2016-11-02 | 東京エレクトロン株式会社 | 薄膜形成方法および薄膜形成装置 |
| JP2023132258A (ja) * | 2022-03-10 | 2023-09-22 | 東京エレクトロン株式会社 | 埋込方法及び基板処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169132A (ja) * | 1984-02-13 | 1985-09-02 | Canon Inc | 堆積膜の製造方法 |
| JPH04196537A (ja) * | 1990-11-28 | 1992-07-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3116403B2 (ja) * | 1991-04-17 | 2000-12-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JP2771347B2 (ja) * | 1991-06-06 | 1998-07-02 | 日本電気株式会社 | プラズマ化学気相成長法とその装置及び多層配線の製造方法 |
| JPH05190537A (ja) * | 1992-01-16 | 1993-07-30 | Kojundo Chem Lab Co Ltd | 半導体装置のケイ素酸化膜の改質方法 |
| JP3122228B2 (ja) * | 1992-05-13 | 2001-01-09 | 忠弘 大見 | プロセス装置 |
-
1993
- 1993-11-29 JP JP5323127A patent/JP2978704B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 石高正俊編・ＬＳＩプロセス工学．オーム社（昭５８−１２−１０）Ｐ１２２−１２３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153702A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11637011B2 (en) | Method of topology-selective film formation of silicon oxide | |
| JP4279176B2 (ja) | シリコン窒化膜の形成方法 | |
| KR20210040264A (ko) | 주기적 플라즈마 강화 증착 공정에 의해 토포그래피 선택적인 실리콘 산화물 막을 형성하는 방법 | |
| US6784122B2 (en) | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers | |
| EP0584252B1 (en) | A PROCESS FOR DEPOSITING A SIOx FILM HAVING REDUCED INTRINSIC STRESS AND/OR REDUCED HYDROGEN CONTENT | |
| JP3529989B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
| US4576829A (en) | Low temperature growth of silicon dioxide on silicon | |
| JP2006261217A (ja) | 薄膜形成方法 | |
| KR20020085487A (ko) | 헥사 클로로 디실란 및 암모니아를 사용한 원자층의적층을 이용하여 실리콘을 함유하는 박막을 형성하는 방법 | |
| JPH04350167A (ja) | 高誘電体薄膜の製造方法 | |
| JP2763100B2 (ja) | 薄膜形成方法 | |
| JPH04361531A (ja) | 半導体装置の製造方法 | |
| JP2978704B2 (ja) | 薄膜形成方法 | |
| JP3649650B2 (ja) | 基板エッチング方法、半導体装置製造方法 | |
| JPH04233731A (ja) | 集積回路用の可溶性酸化物 | |
| JP4755421B2 (ja) | ウェハ用二層ｌｔｏ背面シール | |
| KR20040018182A (ko) | 산소 또는 질소로 종단된 실리콘 나노 결정 구조체의형성방법과 이것에 의해 형성된 산소 또는 질소로 종단된실리콘 나노 결정 구조체 | |
| JPH0570957A (ja) | プラズマ気相成長装置 | |
| JP2571957B2 (ja) | バッファ層を介した炭素または炭素を主成分とする被膜及びその作製方法 | |
| US6734119B2 (en) | Electro-optical apparatus and method for fabricating a film, semiconductor device and memory device at near atmospheric pressure | |
| JPH09283373A (ja) | シリコン酸化膜エレクトレット | |
| JPH0574763A (ja) | ゲート絶縁膜の形成方法 | |
| JP2742381B2 (ja) | 絶縁膜の形成方法 | |
| US20230201871A1 (en) | Method for activating an exposed layer | |
| KR100451507B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971216 |
|
| LAPS | Cancellation because of no payment of annual fees |