JPH08148481A - 絶縁薄膜の形成方法 - Google Patents
絶縁薄膜の形成方法Info
- Publication number
- JPH08148481A JPH08148481A JP29117794A JP29117794A JPH08148481A JP H08148481 A JPH08148481 A JP H08148481A JP 29117794 A JP29117794 A JP 29117794A JP 29117794 A JP29117794 A JP 29117794A JP H08148481 A JPH08148481 A JP H08148481A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating thin
- reaction chamber
- siloxane
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体基板の段差を有する表面上に良質の絶
縁薄膜を被覆性よく、かつ、短時間で形成できるように
する。 【構成】 反応室内に被処理体およびシラン系ガスを導
入する工程と、反応室内のシラン系ガスに高周波電力を
与えてシロキサン２１を分解生成させる工程と、シロキ
サン２１に高周波電力を与えて重合反応によるシロキサ
ンポリマ２２を生じさせ、被処理体１３の表面上にシリ
コン酸化膜２３を堆積形成する工程とを備える。
縁薄膜を被覆性よく、かつ、短時間で形成できるように
する。 【構成】 反応室内に被処理体およびシラン系ガスを導
入する工程と、反応室内のシラン系ガスに高周波電力を
与えてシロキサン２１を分解生成させる工程と、シロキ
サン２１に高周波電力を与えて重合反応によるシロキサ
ンポリマ２２を生じさせ、被処理体１３の表面上にシリ
コン酸化膜２３を堆積形成する工程とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、主として半導体集積回
路の製造において、半導体基板の段差を有する表面上に
良質の絶縁薄膜を短時間で堆積形成できるように構成し
た絶縁薄膜の形成方法に関するものである。
路の製造において、半導体基板の段差を有する表面上に
良質の絶縁薄膜を短時間で堆積形成できるように構成し
た絶縁薄膜の形成方法に関するものである。
【０００２】
【従来の技術】半導体集積回路の製造において、アルミ
ニウム配線を終えた半導体基板の表面上に、シリコン酸
化膜をプラズマ気相成長法（以下、Ｐ−ＣＶＤ法と略称
する）によって形成することが一般に行われている。こ
の場合、反応ガスとしてはテトラエトキシシラン（以
下、ＴＥＯＳと略称する）および酸素が一般に用いられ
るが、シラン、窒素およびアンモニアを用いることもあ
る。
ニウム配線を終えた半導体基板の表面上に、シリコン酸
化膜をプラズマ気相成長法（以下、Ｐ−ＣＶＤ法と略称
する）によって形成することが一般に行われている。こ
の場合、反応ガスとしてはテトラエトキシシラン（以
下、ＴＥＯＳと略称する）および酸素が一般に用いられ
るが、シラン、窒素およびアンモニアを用いることもあ
る。
【０００３】ところで近年、半導体素子の高集積化に伴
ってアルミニウム配線のアスペクト比（配線の段差部分
の高さと底部長との比）が大きくなり、段差被覆性のよ
い絶縁薄膜の形成が必要となってきた。しかし、Ｐ−Ｃ
ＶＤ法を適用して高アスペクト比の段差部分に被覆性の
よい絶縁薄膜を形成するのは困難である。その理由は図
３に示すように、段差１に対して絶縁薄膜２を堆積形成
すると、ボイドと呼ばれる空隙３が生じやすいからであ
る。そこで、Ｐ−ＣＶＤ法とその他の方法とを併用する
複合プロセスによって、ボイドのない平坦な絶縁薄膜を
形成している。
ってアルミニウム配線のアスペクト比（配線の段差部分
の高さと底部長との比）が大きくなり、段差被覆性のよ
い絶縁薄膜の形成が必要となってきた。しかし、Ｐ−Ｃ
ＶＤ法を適用して高アスペクト比の段差部分に被覆性の
よい絶縁薄膜を形成するのは困難である。その理由は図
３に示すように、段差１に対して絶縁薄膜２を堆積形成
すると、ボイドと呼ばれる空隙３が生じやすいからであ
る。そこで、Ｐ−ＣＶＤ法とその他の方法とを併用する
複合プロセスによって、ボイドのない平坦な絶縁薄膜を
形成している。
【０００４】複合プロセスの代表的なものに、サンドイ
ッチ法やエッチバック法などがある。
ッチ法やエッチバック法などがある。
【０００５】サンドイッチ法では図４の（ａ）に示す段
差１に対し、Ｐ−ＣＶＤ法を適用して図４の（ｂ）に示
す絶縁薄膜４を堆積形成する。次いで、ＳＯＧ（Ｓｐｉ
ｎＯｎ Ｇｌａｓｓ）塗布専用コータを用いてシリコン
酸化物の塗膜を形成し、ベーク処理を施して図４の
（ｃ）に示す絶縁薄膜５を形成する。つぎに、Ｐ−ＣＶ
Ｄ法を適用して図４の（ｄ）に示す絶縁薄膜６を堆積形
成する。ＳＯＧによる絶縁薄膜５は段差被覆性にすぐれ
ている反面、絶縁度が比較的低いので、この絶縁薄膜５
を絶縁度の高い絶縁薄膜４、６によって挟み込むサンド
イッチ構造を採っている。絶縁薄膜５に代えてレジスト
等の樹脂膜を用いることもある。
差１に対し、Ｐ−ＣＶＤ法を適用して図４の（ｂ）に示
す絶縁薄膜４を堆積形成する。次いで、ＳＯＧ（Ｓｐｉ
ｎＯｎ Ｇｌａｓｓ）塗布専用コータを用いてシリコン
酸化物の塗膜を形成し、ベーク処理を施して図４の
（ｃ）に示す絶縁薄膜５を形成する。つぎに、Ｐ−ＣＶ
Ｄ法を適用して図４の（ｄ）に示す絶縁薄膜６を堆積形
成する。ＳＯＧによる絶縁薄膜５は段差被覆性にすぐれ
ている反面、絶縁度が比較的低いので、この絶縁薄膜５
を絶縁度の高い絶縁薄膜４、６によって挟み込むサンド
イッチ構造を採っている。絶縁薄膜５に代えてレジスト
等の樹脂膜を用いることもある。
【０００６】エッチバック法では図５の（ａ）に示す段
差１に対し、Ｐ−ＣＶＤ法を適用して図５の（ｂ）に示
す絶縁薄膜７を堆積形成する。次いで、真空容器内に１
対の電極を設けたドライエッチング装置を用いて、酸素
またはアルゴンの雰囲気中でガスプラズマをつくり、ス
パッタエッチングによって図５の（ｃ）に示すように絶
縁薄膜７の角を落とす。こののち、Ｐ−ＣＶＤ法を適用
して図５の（ｄ）に示す絶縁薄膜８を堆積形成する。こ
こまでの工程でボイドのない絶縁薄膜を形成することが
できるのであるが、平坦性が要求される場合には、絶縁
薄膜８上に図５の（ｅ）に示すようにレジスト等の樹脂
膜９を形成する。そして、樹脂膜９と絶縁薄膜７、８と
をエッチング選択比１：１の条件でドライエッチング
し、図５の（ｆ）に示すように樹脂膜９を完全に除去す
る。
差１に対し、Ｐ−ＣＶＤ法を適用して図５の（ｂ）に示
す絶縁薄膜７を堆積形成する。次いで、真空容器内に１
対の電極を設けたドライエッチング装置を用いて、酸素
またはアルゴンの雰囲気中でガスプラズマをつくり、ス
パッタエッチングによって図５の（ｃ）に示すように絶
縁薄膜７の角を落とす。こののち、Ｐ−ＣＶＤ法を適用
して図５の（ｄ）に示す絶縁薄膜８を堆積形成する。こ
こまでの工程でボイドのない絶縁薄膜を形成することが
できるのであるが、平坦性が要求される場合には、絶縁
薄膜８上に図５の（ｅ）に示すようにレジスト等の樹脂
膜９を形成する。そして、樹脂膜９と絶縁薄膜７、８と
をエッチング選択比１：１の条件でドライエッチング
し、図５の（ｆ）に示すように樹脂膜９を完全に除去す
る。
【０００７】ＥＣＲ形式のバイアスＣＶＤ法では、図６
の（ａ）に示す段差１に対して絶縁薄膜１０を堆積形成
する間に、スパッタエッチングが進行する（図６の
（ｂ）〜（ｄ））ので、ボイドのない平坦な絶縁薄膜１
０を形成することができる。
の（ａ）に示す段差１に対して絶縁薄膜１０を堆積形成
する間に、スパッタエッチングが進行する（図６の
（ｂ）〜（ｄ））ので、ボイドのない平坦な絶縁薄膜１
０を形成することができる。
【０００８】
【発明が解決しようとする課題】しかし、サンドイッチ
法ではその構造上、ＳＯＧによる絶縁膜や樹脂膜を絶縁
薄膜で挟み込むので、耐電圧が低くかったり、アルミニ
ウム配線を劣化させたりしやすい。また、得られる絶縁
薄膜の平坦度が比較的低いので、アスペクト比が１以上
であって、アルミニウム配線の段差部分での底部長が
０．８μｍ以下であるような微細構造の半導体素子の製
造には適しない。
法ではその構造上、ＳＯＧによる絶縁膜や樹脂膜を絶縁
薄膜で挟み込むので、耐電圧が低くかったり、アルミニ
ウム配線を劣化させたりしやすい。また、得られる絶縁
薄膜の平坦度が比較的低いので、アスペクト比が１以上
であって、アルミニウム配線の段差部分での底部長が
０．８μｍ以下であるような微細構造の半導体素子の製
造には適しない。
【０００９】エッチバック法では、ＳＯＧによる絶縁膜
や樹脂膜が絶縁膜中に最終的に残らないので、膜質上の
問題はない。しかし、角落とし処理に少なからぬ時間を
要するという欠点がある。
や樹脂膜が絶縁膜中に最終的に残らないので、膜質上の
問題はない。しかし、角落とし処理に少なからぬ時間を
要するという欠点がある。
【００１０】ＥＣＲ形式のバイアスＣＶＤ法は、絶縁薄
膜を単一の工程で形成できる利点がある反面、プラズマ
を発生させるのに強磁場を必要とし、強磁場中で絶縁薄
膜を形成することになるので、半導体素子内の薄い絶縁
膜、例えばゲート絶縁膜が帯電によって絶縁破壊を起こ
しやすいという致命的欠点がある。
膜を単一の工程で形成できる利点がある反面、プラズマ
を発生させるのに強磁場を必要とし、強磁場中で絶縁薄
膜を形成することになるので、半導体素子内の薄い絶縁
膜、例えばゲート絶縁膜が帯電によって絶縁破壊を起こ
しやすいという致命的欠点がある。
【００１１】さらに、Ｐ−ＣＶＤ法において絶縁膜形成
用原料にＴＥＯＳを用いると、得られた絶縁薄膜のとく
に耐湿性がよくない。
用原料にＴＥＯＳを用いると、得られた絶縁薄膜のとく
に耐湿性がよくない。
【００１２】したがって本発明の目的は、半導体基板の
段差を有する表面上に良質の絶縁薄膜を短時間で形成で
きる絶縁薄膜の形成方法を提供することにある。
段差を有する表面上に良質の絶縁薄膜を短時間で形成で
きる絶縁薄膜の形成方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明によると上述した
目的を達成するために、反応室内に被処理体およびシラ
ン系ガスを導入する工程と、反応室内のシラン系ガスに
高周波電力を与えてシロキサンを分解生成させる工程
と、シロキサンに高周波電力を与えて重合反応によるシ
ロキサンポリマを生じさせ、被処理体の表面上にシリコ
ン酸化膜を堆積形成する工程とを備えることを特徴とす
る絶縁薄膜の形成方法が提供される。
目的を達成するために、反応室内に被処理体およびシラ
ン系ガスを導入する工程と、反応室内のシラン系ガスに
高周波電力を与えてシロキサンを分解生成させる工程
と、シロキサンに高周波電力を与えて重合反応によるシ
ロキサンポリマを生じさせ、被処理体の表面上にシリコ
ン酸化膜を堆積形成する工程とを備えることを特徴とす
る絶縁薄膜の形成方法が提供される。
【００１４】シラン系ガスに、アルキル基で置換したハ
ロゲン化シラン（Ｒi −Ｓｉ−Ｈj−Ｘk 、ただし、
ｉ、ｊ、ｋは整数、Ｒはアルキル基、Ｓｉは珪素、Ｈは
水素、Ｘは塩素またはフッ素）を用いることができる。
ロゲン化シラン（Ｒi −Ｓｉ−Ｈj−Ｘk 、ただし、
ｉ、ｊ、ｋは整数、Ｒはアルキル基、Ｓｉは珪素、Ｈは
水素、Ｘは塩素またはフッ素）を用いることができる。
【００１５】
【作用】本発明においては、シラン系ガスに高周波電力
を与えてシロキサンを分解生成させるとともに、重合反
応によってシロキサンポリマを生じさせるので、被処理
体の段差上に良質のシリコン酸化膜を被覆性よく、しか
も、短時間で堆積形成することができる。
を与えてシロキサンを分解生成させるとともに、重合反
応によってシロキサンポリマを生じさせるので、被処理
体の段差上に良質のシリコン酸化膜を被覆性よく、しか
も、短時間で堆積形成することができる。
【００１６】
【実施例】つぎに、本発明の一実施例を図面を参照しな
がら説明する。
がら説明する。
【００１７】図１に模式的に示す反応を生じさせるため
に、図２に示すような反応室１１を用いる。反応室１１
はその内部空間を所定の真空度に保持できる気密性を有
しており、反応室１１内に配置された導電性の支持台１
２上に、半導体基板からなる被処理体１３が載置されて
いる。支持台１２には被処理体１３を加熱するためのヒ
ータ１４が設けられており、支持台１２に接続されたス
イッチ１５は、支持台１２を高周波電源１６および接地
ラインに二者択一的に接続するためのものである。
に、図２に示すような反応室１１を用いる。反応室１１
はその内部空間を所定の真空度に保持できる気密性を有
しており、反応室１１内に配置された導電性の支持台１
２上に、半導体基板からなる被処理体１３が載置されて
いる。支持台１２には被処理体１３を加熱するためのヒ
ータ１４が設けられており、支持台１２に接続されたス
イッチ１５は、支持台１２を高周波電源１６および接地
ラインに二者択一的に接続するためのものである。
【００１８】反応室１１には反応ガスを導入するための
ガス導入口１７および排気口１８が設けられている。排
気口１８に連通して設けられた真空ポンプ（図示せず）
が、反応室１１内を所定の真空度に自動制御する。そし
て、反応室１１の外側に設けられたコイル１９に高周波
電源２０が接続されることによって、反応室１１内の反
応ガスに高周波電力が供給される。
ガス導入口１７および排気口１８が設けられている。排
気口１８に連通して設けられた真空ポンプ（図示せず）
が、反応室１１内を所定の真空度に自動制御する。そし
て、反応室１１の外側に設けられたコイル１９に高周波
電源２０が接続されることによって、反応室１１内の反
応ガスに高周波電力が供給される。
【００１９】ガス導入口１７を通じて反応室１１内に導
入する反応ガスは、例えば、ジクロルシラン（ＳｉＨ2
Ｃｌ2 ）および酸素からなる。ジクロルシランの流量を
１００ＳＣＣＭ（ただし、ＳＣＣＭは大気圧換算ＣＣ／
分）に、そして、酸素の流量を３００ＳＣＣＭにそれぞ
れ設定することができる。
入する反応ガスは、例えば、ジクロルシラン（ＳｉＨ2
Ｃｌ2 ）および酸素からなる。ジクロルシランの流量を
１００ＳＣＣＭ（ただし、ＳＣＣＭは大気圧換算ＣＣ／
分）に、そして、酸素の流量を３００ＳＣＣＭにそれぞ
れ設定することができる。
【００２０】反応ガスを導入した反応室１１内の圧力を
約１００Ｔｏｒｒに調整したのち、コイル１９に高周波
電源２０を接続し、反応室１１内の反応ガスに高周波電
力を与えると、図１の（ａ）に示すように反応ガスが分
解して、シロキサン２１が生成される。そして、高周波
電力を引き続き与えると、シロキサン２１が重合反応し
て図１の（ｂ）に示すようにシロキサンポリマ２２が生
成され、図１の（ｃ）に示すように、被処理体１３の表
面上にシロキサンポリマの薄膜（シリコン酸化膜）２３
が堆積形成される。
約１００Ｔｏｒｒに調整したのち、コイル１９に高周波
電源２０を接続し、反応室１１内の反応ガスに高周波電
力を与えると、図１の（ａ）に示すように反応ガスが分
解して、シロキサン２１が生成される。そして、高周波
電力を引き続き与えると、シロキサン２１が重合反応し
て図１の（ｂ）に示すようにシロキサンポリマ２２が生
成され、図１の（ｃ）に示すように、被処理体１３の表
面上にシロキサンポリマの薄膜（シリコン酸化膜）２３
が堆積形成される。
【００２１】このように構成すると、シリコン酸化膜２
３は、シロキサンポリマの段階を経て形成されるので、
従来のＰ−ＣＶＤ法によって得られるシリコン酸化膜と
異なり、良好な段差被覆性が得られ、しかも、電気絶縁
度や耐湿性の面でもすぐれた特性を示すことが判明し
た。
３は、シロキサンポリマの段階を経て形成されるので、
従来のＰ−ＣＶＤ法によって得られるシリコン酸化膜と
異なり、良好な段差被覆性が得られ、しかも、電気絶縁
度や耐湿性の面でもすぐれた特性を示すことが判明し
た。
【００２２】また、スイッチ１５を切り替えて支持台１
２に高周波電源１６を接続したり、支持台１２をヒータ
１４で約４００℃に加熱したり、あるいはこれらを併用
すれば、成膜速度をさらに１．５〜３倍程度高め得るこ
とが判明した。
２に高周波電源１６を接続したり、支持台１２をヒータ
１４で約４００℃に加熱したり、あるいはこれらを併用
すれば、成膜速度をさらに１．５〜３倍程度高め得るこ
とが判明した。
【００２３】上述した実施例では反応ガスにジクロルシ
ランを用いたが、これに代えてＳｉＨ4 、ＳｉＨＣ
ｌ3 、ＳｉＨ3 Ｃｌ、Ｓｉ2 Ｈ6 、ＳｉＣｌ4 、ＳｉＦ
4 、（ＣＨ3 ）ＨＣｌ2 Ｓｉ、（ＣＨ3 ）2 ＨＣｌＳ
ｉ、（ＣＨ3 ）3 ＣｌＳｉ、（Ｃ2Ｈ5 ）ＨＣｌ2 Ｓ
ｉ、（Ｃ2 Ｈ5 ）2 ＨＣｌＳｉ、（Ｃ2 Ｈ5 ）3 ＣｌＳ
ｉ、Ｃ8 Ｈ18Ｆ3 ＮＯＳｉ2 、ＣＦ3 ＣＯＮ（ＣＨ3 ）
Ｓｉ（ＣＨ3 ）3 、ＣＦ3 （ＣＦ2 ）7 ＣＨ2 ＣＨ2 Ｓ
ｉ（ＯＣ2 Ｈ5 ）3 、ＣＦ3 ＣＨ2 ＣＨ2 Ｓｉ（ＯＣＨ
3 ）3 、ＣＦ3 （ＣＦ2 ）5 ＣＨ2 ＣＨ2 Ｓｉ（ＯＣＨ
3 ）3 またはＣＦ3 Ｓｉ（ＣＨ3 ）3 などを使用して
も、上述と同様に成膜させることができる。
ランを用いたが、これに代えてＳｉＨ4 、ＳｉＨＣ
ｌ3 、ＳｉＨ3 Ｃｌ、Ｓｉ2 Ｈ6 、ＳｉＣｌ4 、ＳｉＦ
4 、（ＣＨ3 ）ＨＣｌ2 Ｓｉ、（ＣＨ3 ）2 ＨＣｌＳ
ｉ、（ＣＨ3 ）3 ＣｌＳｉ、（Ｃ2Ｈ5 ）ＨＣｌ2 Ｓ
ｉ、（Ｃ2 Ｈ5 ）2 ＨＣｌＳｉ、（Ｃ2 Ｈ5 ）3 ＣｌＳ
ｉ、Ｃ8 Ｈ18Ｆ3 ＮＯＳｉ2 、ＣＦ3 ＣＯＮ（ＣＨ3 ）
Ｓｉ（ＣＨ3 ）3 、ＣＦ3 （ＣＦ2 ）7 ＣＨ2 ＣＨ2 Ｓ
ｉ（ＯＣ2 Ｈ5 ）3 、ＣＦ3 ＣＨ2 ＣＨ2 Ｓｉ（ＯＣＨ
3 ）3 、ＣＦ3 （ＣＦ2 ）5 ＣＨ2 ＣＨ2 Ｓｉ（ＯＣＨ
3 ）3 またはＣＦ3 Ｓｉ（ＣＨ3 ）3 などを使用して
も、上述と同様に成膜させることができる。
【００２４】
【発明の効果】以上のように本発明によると、被処理体
の表面上に良質の絶縁薄膜を短時間で形成でき、しか
も、良好な段差被覆性が得られるので、とくに段差部の
アスペクト比の大きい半導体集積回路の製造に適用して
すぐれた絶縁薄膜を得ることができる。
の表面上に良質の絶縁薄膜を短時間で形成でき、しか
も、良好な段差被覆性が得られるので、とくに段差部の
アスペクト比の大きい半導体集積回路の製造に適用して
すぐれた絶縁薄膜を得ることができる。
【図１】本発明の一実施例における反応の様子を模式的
に示す工程図。
に示す工程図。
【図２】本発明の一実施例に用いられる反応室の模型
図。
図。
【図３】絶縁薄膜中のボイドを説明するための断面図。
【図４】サンドイッチ法による絶縁薄膜の形成方法の工
程図。
程図。
【図５】エッチバック法による絶縁薄膜の形成方法の工
程図。
程図。
【図６】ＥＣＲ形式のバイアスＣＶＤ法による絶縁薄膜
の形成方法の工程図。
の形成方法の工程図。
【符号の説明】 １ 段差 １１ 反応室 １３ 被処理体 １４ ヒータ １６、２０ 高周波電源 ２１ シロキサン ２２ 鎖状シロキサンポリマ ２３ シリコン酸化膜
Claims (4)
- 【請求項１】 反応室内に被処理体およびシラン系ガス
を導入する工程と、 反応室内のシラン系ガスに高周波電力を与えてシロキサ
ンを分解生成させる工程と、 シロキサンに高周波電力を与えて重合反応によるシロキ
サンポリマを生じさせ、被処理体の表面上にシリコン酸
化膜を堆積形成する工程とを備えることを特徴とする絶
縁薄膜の形成方法。 - 【請求項２】 シラン系ガスが、アルキル基で置換した
ハロゲン化シラン（Ｒi −Ｓｉ−Ｈj −Ｘk 、ただし、
ｉ、ｊ、ｋは整数、Ｒはアルキル基、Ｓｉは珪素、Ｈは
水素、Ｘは塩素またはフッ素）である請求項１記載の絶
縁薄膜の形成方法。 - 【請求項３】 反応室内の被処理体にその支持台を通じ
て高周波電力を与える請求項１または２記載の絶縁薄膜
の形成方法。 - 【請求項４】 反応室内の被処理体を加熱する請求項１
または２または３記載の絶縁薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29117794A JPH08148481A (ja) | 1994-11-25 | 1994-11-25 | 絶縁薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29117794A JPH08148481A (ja) | 1994-11-25 | 1994-11-25 | 絶縁薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148481A true JPH08148481A (ja) | 1996-06-07 |
Family
ID=17765458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29117794A Pending JPH08148481A (ja) | 1994-11-25 | 1994-11-25 | 絶縁薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148481A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236521A (ja) * | 1994-11-28 | 1996-09-13 | Air Prod And Chem Inc | 弗素含有酸化珪素フィルムとその形成法ならびにＦ２Ｓｉ（ＣＨ３）ＣＨ２ＣＨ２Ｓｉ（ＣＨ３）Ｆ２とＦ３ＳｉＣＨ２ＣＨ２ＣＨ２ＣＨ（ＳｉＦ３）Ｃ２Ｈ５のそれぞれからなる物質の組成物 |
| JP2012216873A (ja) * | 2008-06-03 | 2012-11-08 | Air Products & Chemicals Inc | ケイ素含有フィルムの低温堆積 |
| US8906455B2 (en) | 2008-06-02 | 2014-12-09 | Air Products And Chemicals, Inc. | Low temperature deposition of silicon-containing films |
-
1994
- 1994-11-25 JP JP29117794A patent/JPH08148481A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236521A (ja) * | 1994-11-28 | 1996-09-13 | Air Prod And Chem Inc | 弗素含有酸化珪素フィルムとその形成法ならびにＦ２Ｓｉ（ＣＨ３）ＣＨ２ＣＨ２Ｓｉ（ＣＨ３）Ｆ２とＦ３ＳｉＣＨ２ＣＨ２ＣＨ２ＣＨ（ＳｉＦ３）Ｃ２Ｈ５のそれぞれからなる物質の組成物 |
| US8906455B2 (en) | 2008-06-02 | 2014-12-09 | Air Products And Chemicals, Inc. | Low temperature deposition of silicon-containing films |
| JP2012216873A (ja) * | 2008-06-03 | 2012-11-08 | Air Products & Chemicals Inc | ケイ素含有フィルムの低温堆積 |
| JP2014096599A (ja) * | 2008-06-03 | 2014-05-22 | Air Products And Chemicals Inc | ケイ素含有フィルムの低温堆積 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372216B1 (ko) | O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물 | |
| EP0478174B1 (en) | Silicon dioxide deposition method | |
| US6593615B1 (en) | Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD | |
| JP4731670B2 (ja) | バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層 | |
| KR20160118961A (ko) | 3d nand 메모리 디바이스들에서의 개선된 수직 에칭 성능을 위한 막들의 플라즈마 강화 화학 기상 증착 | |
| US10790140B2 (en) | High deposition rate and high quality nitride | |
| JPH07335559A (ja) | 半導体装置の製造方法 | |
| KR100238573B1 (ko) | 박막형성방법 및 장치 | |
| JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
| JPH10163192A (ja) | 半導体装置およびその製造方法 | |
| US5281557A (en) | Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas | |
| JPH06333919A (ja) | 半導体装置及びその製造方法 | |
| JPH08148481A (ja) | 絶縁薄膜の形成方法 | |
| US6734119B2 (en) | Electro-optical apparatus and method for fabricating a film, semiconductor device and memory device at near atmospheric pressure | |
| JP3508321B2 (ja) | 絶縁膜の形成方法 | |
| JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JP2978704B2 (ja) | 薄膜形成方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JPH0574763A (ja) | ゲート絶縁膜の形成方法 | |
| JPH0851107A (ja) | ウエハ上に平坦化構造を形成するための方法およびウエハ上にシランを基礎としたｂｐｓｇ平坦化構造を形成するための方法 | |
| JP3254207B2 (ja) | 絶縁膜の作製方法 | |
| JPH07254590A (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JP2916119B2 (ja) | 薄膜形成方法 | |
| JPH06302593A (ja) | 半導体装置の製造方法 |