TW389963B - Method of depositing uniform dielectric layers - Google Patents

Method of depositing uniform dielectric layers Download PDF

Info

Publication number
TW389963B
TW389963B TW86105753A TW86105753A TW389963B TW 389963 B TW389963 B TW 389963B TW 86105753 A TW86105753 A TW 86105753A TW 86105753 A TW86105753 A TW 86105753A TW 389963 B TW389963 B TW 389963B
Authority
TW
Taiwan
Prior art keywords
depositing
dielectric layer
substrate
patent application
item
Prior art date
Application number
TW86105753A
Other languages
English (en)
Inventor
Geng-Huei Liau
Ming-Lung Huang
Yu-Tang Tu
Guang-Jau Chen
Wen-Duo Su
Original Assignee
This Inv Is About The Method O
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by This Inv Is About The Method O filed Critical This Inv Is About The Method O
Priority to TW86105753A priority Critical patent/TW389963B/zh
Priority to JP20782797A priority patent/JP3230185B2/ja
Application granted granted Critical
Publication of TW389963B publication Critical patent/TW389963B/zh

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

經濟部中央橾準局貝工消费合作社印製 A7 B7 · · 五、發明説明(/) 本案係為一種沉積均勻介電層之方法,尤指應用於半 導體製程中沉積均勻介電層之方法。 在半導體製程中,介電層之成長方法可以沉積方法或 以如熱氧化法等非沆積方法進行。關於介電層之沉積,已 發展出許多種沉積方法,如早期的蒸鍍到現今常用之物理 氣相沉積(PVD)或化學氣相沉積法(CVD),其中尤以化學 氣相沉積法最為普遍。以目前常用之介電層沉積製程而 言,主要將CVD沉積法區分為常壓CVD(APCVD)、次 常壓CVD (SACVD)、低壓CVD (LPCVD)與電漿加強 CVD(PECVD),而所使用之含矽反應氣體來源主要為矽 烷(SiH4)或四乙基鄰矽酸鹽(Tetra-Ethyl-Ortho-Silicate » TEOS ) 〇 以利用TEOS作Si〇2介電層之LPCVD沉積為例,其 因階梯覆蓋性(step coverage)佳而廣泛用於半導趙製程 中,然而,卻因所需之反應溫度頗高(650〜750°〇而漸為 可於400°C下進行乏PECVD沉硪取代。另一方面,在利 用TEOS進行之APCVD沉積程序中,通常可通入臭氧以 使反應可於低至550°C之溫度下進行。 然而,在傳統使用TEOS之PECVD沉積程序後,因 過程中受離子撞擊所產生之表面電荷殘留,而導致後續使 用TEOS並通入臭氧之APCVD或SACVD的介電層沉積程 序中,產生沉積速率不均勻,而造成沉積於晶片上之介電 層厚度將隨距晶片圓心之距離有所差異,而導致後續製程 2 本紙張尺度逍用中國國家揉準(CNS ) A4规格(2丨0乂297公|^7 (請先閲讀背面之注$項再填寫本頁) ,,τ A7 B7 五、發明説明(厶) 之困難。而如何改善此習用方法之缺失,即為本案之主要 目的0 本案係為一種沉積均勻介電層之方法,其係應用於半 導體製程中沉積均句介電層之方法,其包含下列步驟: (a )提供一基板;(b )以一電漿加強化學氣相沉積法 (PECVD)沉積一第一介電薄膜材料於該基板上;(c ) 通入氧電漿(Oxygen plasma)以去除該基板表面電荷分 布不均之現象;以及(d )以一化學氣相沉積法(CVD) 沉積一第二介電薄膜材料,以得致於該基板上均勻厚度之 一介電層。 根據上述構想’形成均勻介電層之方法中該基板係為 其上具有多晶矽閘極結構之矽基板。 根據上述構想,形成均勻介電層之方法中該電漿加強 化學氣相沉積法係以四乙基鄰矽酸鹽(Tetra_Ethyl_ Ortho-Silicate,TEOS )為反應氣體來源,用以沉積該 第一介電薄膜材料於該基板上。· 根據上述構想,形成均勻介電層之方法中該第一介電 薄膜材料係為二氧化矽。 經濟部中央橾準局属工消费合作社印製 ----------ί.-- (請先聞讀背面之注$項再填寫本贫) 根據上述構想,該步驟(c)所通入氧電漿之壓力範園 為3〜14 torr,而較佳為8.2 torr。 根據上述構想,該步螺(d)所使用之化學氣相沉積法 係選自加入臭氧之常壓化學氣相沉積法與加入臭氧之次常 壓化學氣相沉積法中之一。其中該步驟(d)之化學氣相沉 積法係以四乙基鄰.珍酸里.(Tetra-Ethyl-Ortho- 本紙張尺逍用中固國家梯準(CNS ) A4规格(210X297公釐) 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(孑)
Silicate,TEOS )為反應氣體來源,用以沉積該第二介 電薄膜材料於該基板上。 根據上述構想,該第二介電薄膜材料係為二氧化矽。 本案得藉由下列闽式及詳細説明,俾得一更深入之了 解: 第一圖:係經本發明方法處理後所得介電層與擬模傳 統沉積方法所得介電層以表面電祛分析儀所測得之氪化啻 荷分佈比較圖(橫座標為距晶片蘭心之距錐),其中基板 與電漿出口距離為280mils,曲線A為壓力8·2Τογ;·下所 形成,曲線B則為壓力ITorr下所形成。 第二圖:係經本發明方法處理後所得介電層與擬模傳 統沉積方法所得介電層以表面電荷分析儀所測得之氧化電 荷分佈比較圖,其中基板與電漿出口距離為780mils,曲 線C為壓力8.2Torr下所形成,曲線D則為壓力ITorr下 所形成。 在金氧半導體元件等单導體製程中,常以 PECVD/TEOS沉積程序再加上通入臭氧之 APCVD/TEOS或SACVD/TEOS沉積程序以進行如二氧 化矽介電層之沉積。然而,熟習此技藝之人士已知, 03/TE0S程序之厚度均勻性與其下PE/TEOS層習習相 關。而如前所述,PE/TEOS程序後所殘留之電荷會使沉 積於晶片上之介電層厚度隨距晶片圓心之距離有所差異, 如圖1與圖2中之模擬曲線B與D所示,其中圖1為基板與電 漿出口距離為280mils之環境條件所形成之殘留電荷分 4 本紙張尺度逋用中國國家揉率(CNS > A4规格(210X297公釐) (請先H讀背面之注$項再填寫本頁) 訂 A7 B7 經濟部中央榡準局貝工消費合作社印製 五、發明説明(4) 佈,曲線A為壓力8.2Torr下所形成,曲線B則為壓力 ITorr下所形成。而圏2為基板與電聚出〇距離為 780mils之環境條件所形成之殘留電荷分佈,弗線c為麼 力8.2Torr下所形成,曲線D則為壓》1T〇rr下所形成。 因此,本案提供一種沉積均勻介電層之方法, 半導體製程中可包含下列步驟: <應用、 (a )提供一基板; (b )以一電漿加強化學氣相沉積法(PEcvd 積 一第一介電薄膜材料於該基板上; (C )通入氧電漿(〇Xygen piasma)以去除該基板 表面電荷分布不均之現象;以及 ' (d )以一化學氣相沉積法(CVD)沉積〜第二介電 薄膜材料,以得致於該基板上均勻厚度之一介電層 在一可與前述習知技藝相較之實施例中,令所提供之 基板為一矽基板,所欲沉積之介電層為二氧化;,所使用 之反應氣禮來源為四乙基鄰矽酸鹽(丁6&&-£化丫1-〇1^11〇-Silicate,TEOS ),則只要在PE/TEOS程序後通入壓力 基1約3〜14 torr,較佳8.2 torr之氧電漿以清除殘留電荷 分佈不均的現象,便可使後續〇3/TEOS程序之厚度均勻 性獲致改善。當然,上述之沉積中所選用之電漿亦可以 N2〇電漿或N2電漿等為之。 請再參閲圖1與囷2,由其中分別與致模傳統沉積方法 Μ得介電層之電荷分佈曲線8輿0祚此舫> 本紙張尺度適用中國國家橾準{ CNS ) A4规格(210X297公釐) (请先閱讀背面之注$項再填寫本頁) 訂 .W· 389963 五、發明説明(夂) 知,本案已大幅改善殘留之電荷分席不均之狀況,而達成 改善習用技術缺失之目的。 本案得由熟習此技藝之人士任施匠思而為諸般修飾, 然皆不脫如附申請專利範圍所欲保護者。 圖式簡單說明: 第一囷:其係為經本發明方法處理後所得介電層與模擬傳 統方法所得介電層之氧化電荷分佈比較圖。 第二圖:其係為另一環境條件下經本發明方法處理後所得 介電層與模擬傳統方法所得介電層之氧化電荷分佈比較 圖。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 6 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. A8SC8D8 389963 — 六、申請專利範圍 種沉積均勻介電層之方法,其係應用於半導體製程中 >儿積岣勻介電層之方法,其包含下列步驟: (a )提供一基板; (b )以一電漿加強化學氣相沉積法(PECvD)沉積 一第一介電薄膜材料於該基板上; (Ο通入氧電聚(Oxygen plasma)以去除該基板 表面電荷分布不均之現象;以及 (d )以一化學氣相沉積法(CVD)沉積一第二介電 薄膜材料,以得致於該基板上均勻厚度之一介電層。 2·如申請專利範圍第1項所述之沉積均勻介電層之方法, /、中該基板係為其上具有多晶碎閘極結構之石夕基板。 3·如申請專利範圍第1項所述之沉積均勻介電層之方法, 其中該步驟(b)之電漿加強化學氣相沉積法係以四乙基鄰 5夕酸鹽(Tetra-Ethyl-Ortho-Silicate,TEOS )為反應氣體 來源’用以沉積該第一介電薄膜材料於該基板上。 4.如申請專利範圍第3項所述之沉積均勻介電層之方法, 其中該第一介電薄膜材料係 5·如申請專利範圍第i項所勻介電層之方法, 其中該步驟(c)所通入氧電漿之壓力範圍為3〜14 t〇rr。 6.如申請專利範圍第5項所述之沉積均勻介電層之方法, 其中該步驟(c)所通入氧電漿之壓力較佳為8.2 torr。 7 ·如申清專利範圍第1項所述之沉積均勻介電層之方法, 其中該步驟(d)所使用之化學氣相沉積法係選自加入臭氧 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) I 11 I---------裝--------訂------11 ·線 (諳先《讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消f合作社印製
    A8 B8 C8 D8 389963 六、申請專利範圍 之常壓化學I[相沉積法與加人臭氧之次常壓化學氣相沉積 法申之一。 8. 如申請專利範圍第7項所述之沉積均勻介電層之方法, 其中該步驟(d)之化學氣相沉積法係以四乙基鄰石夕酸鹽 (Tetra-Ethyl-Ortho-Silicate,TEOS )為反應氣體來源, 用以沉積該第二介電薄膜材料於該基板上。 9. 如申清專利範圍第8項所述之沉積均勻介電層之方法, 其中該第二介電薄膜材料係為二氧化矽。 — — — — — — — — — — — — — — — — — — — II ^ i — — — — — — (請先閱讀背面之注意事項爯填寫本頁> 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公羞)
TW86105753A 1997-04-30 1997-04-30 Method of depositing uniform dielectric layers TW389963B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW86105753A TW389963B (en) 1997-04-30 1997-04-30 Method of depositing uniform dielectric layers
JP20782797A JP3230185B2 (ja) 1997-04-30 1997-08-01 均一誘電層の沈積法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW86105753A TW389963B (en) 1997-04-30 1997-04-30 Method of depositing uniform dielectric layers

Publications (1)

Publication Number Publication Date
TW389963B true TW389963B (en) 2000-05-11

Family

ID=21626575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW86105753A TW389963B (en) 1997-04-30 1997-04-30 Method of depositing uniform dielectric layers

Country Status (2)

Country Link
JP (1) JP3230185B2 (zh)
TW (1) TW389963B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077104A (ja) * 1999-09-07 2001-03-23 Miyazaki Oki Electric Co Ltd 半導体装置の層間絶縁膜の形成方法
KR101897214B1 (ko) * 2011-11-16 2018-10-23 주식회사 원익아이피에스 박막 제조 방법
GB201522552D0 (en) * 2015-12-21 2016-02-03 Spts Technologies Ltd Method of improving adhesion

Also Published As

Publication number Publication date
JP3230185B2 (ja) 2001-11-19
JPH10303191A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
Ovanesyan et al. Atomic layer deposition of silicon-based dielectrics for semiconductor manufacturing: Current status and future outlook
CN102191479B (zh) 制备含硅膜的方法
US7601651B2 (en) Method to improve the step coverage and pattern loading for dielectric films
US6313035B1 (en) Chemical vapor deposition using organometallic precursors
CN103374708B (zh) 氧化硅薄膜的高温原子层沉积
US7211525B1 (en) Hydrogen treatment enhanced gap fill
TW478098B (en) Barrier layer deposition using HDP-CVD
JPH02236282A (ja) 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法
CN107429391A (zh) 组合物和使用所述组合物沉积含硅膜的方法
KR20150079470A (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
CN102804350A (zh) 用于覆盖高纵横比特征结构的氮化硅钝化层
WO2013169559A1 (en) Siox process chemistry development using microwave plasma chemical vapor deposition
WO2013036667A2 (en) Flowable silicon-carbon-nitrogen layers for semiconductor processing
CN101889331A (zh) 形成含硅膜的方法
CN103026471B (zh) 环状薄膜的沉积方法
TW410435B (en) The metal interconnection manufacture by using the chemical mechanical polishing process
US20190172704A1 (en) ROBUST HIGH PERFORMANCE LOW HYDROGEN SILICON CARBON NITRIDE (SiCNH) DIELECTRICS FOR NANO ELECTRONIC DEVICES
JP2001332550A (ja) 半導体装置及びその製造方法
JP6236709B2 (ja) シリコン窒化膜の製造方法及びシリコン窒化膜
TW388079B (en) Film growth pretreatment method and manufacture of semiconductor device
TW389963B (en) Method of depositing uniform dielectric layers
JP2002009069A (ja) 成膜方法
US20010012701A1 (en) Method of forming a silicon nitride thin film
JP2023545383A (ja) セラミックコーティングのin situ堆積方法
Peña et al. In situ infrared absorption study of plasma-enhanced atomic layer deposition of silicon nitride

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees