CN102420233A - 提升sonos 器件数据保持力的方法以及sonos 器件结构 - Google Patents
提升sonos 器件数据保持力的方法以及sonos 器件结构 Download PDFInfo
- Publication number
- CN102420233A CN102420233A CN2011103421225A CN201110342122A CN102420233A CN 102420233 A CN102420233 A CN 102420233A CN 2011103421225 A CN2011103421225 A CN 2011103421225A CN 201110342122 A CN201110342122 A CN 201110342122A CN 102420233 A CN102420233 A CN 102420233A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- silicon nitride
- sonos
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种提升SONOS器件数据保持力的方法以及SONOS器件结构。所述SONOS器件包括依次邻接的栅极硅、顶层氧化硅层、氮化硅层、隧穿氧化硅层、以及衬底硅层；所述提升SONOS器件数据保持力的方法包括：使得所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比大于所述氮化硅层中间部分的Si/N比。由此，可以通过简单改进来提升SONOS器件数据保持力，而无需复杂工艺；并且，根据本发明第一方面所述的提升SONOS器件数据保持力的方法不会增大氮化硅层的介电常数，从而能够制造较厚的隧穿氧化硅层而不会引起太高的操作电压。
Description
技术领域
本发明涉及半导体器件设计领域，更具体地说，本发明涉及一种提升SONOS(硅/二氧化硅/氮化硅/二氧化硅/硅)器件数据保持力的方法以及一种SONOS器件结构。
背景技术
随着半导体存储器件的小型化、微型化发展，传统的多晶硅浮栅存储因为叠层厚度过大、对隧穿氧化层绝缘性要求过高而难以适应未来存储器的发展要求。因此，基于绝缘性能优异的氮化硅的SONOS(Polysilicon-Oxide-Nitride-Oxide-Silicon，硅/二氧化硅/氮化硅/二氧化硅/硅)非易失性存储器件，以其相对于传统多晶硅浮栅存储器更强的电荷存储能力，易于实现小型化和工艺简单等特性而受到重视。
但是，由于SONOS器件里面存储在陷阱里面的电子对氧化硅的势垒比较低(一般小于2V)，所数据保持力(DR)比较差，这一直是个困扰业界的问题。
图1是示意性地示出了根据现有技术的SONOS器件的结构的示图。如图1所示，SONOS器件包括依次邻接的控制栅极硅CG、顶层氧化硅层Top ox、氮化硅层SIN、隧穿氧化硅层Tunneling ox、以及衬底硅层sub。并且，图1示出了各层间的势垒。具体地，存储在陷阱里面的电子对氧化硅的势垒一般小于2V，因此比较低，从而使得所数据保持力比较差。
基于上述问题，现有技术作出了一些改进，例如，一种方案是采用将原为纯氧化物的隧穿氧化硅层Tunneling ox变为ONO(氧化物/氮化硅/氧化物)的结构，增加势垒厚度来提高数据保持力。但是该方案的缺点是极大地增加了成本和工艺复杂性。
现有技术的另一改进方案包括在氮化硅层SIN中布置引起深俘获陷阱水平的富氧层。图2是示意性地示出了根据现有技术的改进的SONOS器件的结构的示图。如图2所示，在氮化硅层SIN中靠近顶层氧化硅层Top ox和隧穿氧化硅层Tunneling ox的区域布置了引起深俘获陷阱水平的富氧层。
但是图2所示的技术方案的缺点包括：1)藏于深能级的电子很难被再拿出，需要HOLE注入做擦除。2)增加了氮化硅层SIN的介电常数，需较厚的氮化硅层SIN，所以只适用于很薄的隧穿氧化硅层Tunneling ox(＜20A)，否则所需操作电压太高。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供不会增大氮化硅层SIN的介电常数，从而能够制造较厚的隧穿氧化硅层而不会引起太高的操作电压的提升SONOS器件数据保持力的方法以及SONOS器件结构。
根据本发明的第一方面，提供了一种一种提升SONOS器件数据保持力的方法，所述SONOS器件包括依次邻接的栅极硅、顶层氧化硅层、氮化硅层、隧穿氧化硅层、以及衬底硅层，其特征在于所述提升SONOS器件数据保持力的方法包括：使得所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比大于所述氮化硅层中间部分的Si/N比。
优选地，在上述提升SONOS器件数据保持力的方法中，所述氮化硅层的厚度层至少为40A。
优选地，在上述提升SONOS器件数据保持力的方法中，通过低压化学气相沉积来形成所述氮化硅层，并且，在低压化学气相沉积中，所述氮化硅层每分钟的生长厚度为2A-6A。
优选地，在上述提升SONOS器件数据保持力的方法中，所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比不小于0.4。
通过采用根据本发明第一方面所述的提升SONOS器件数据保持力的方法，可以通过简单改进来提升SONOS器件数据保持力，而无需复杂工艺；并且，根据本发明第一方面所述的提升SONOS器件数据保持力的方法不会增大氮化硅层的介电常数，从而能够制造较厚的隧穿氧化硅层而不会引起太高的操作电压。
根据本发明的第二方面，提供了一种SONOS器件结构，所述SONOS器件包括依次邻接的栅极硅、顶层氧化硅层、氮化硅层、隧穿氧化硅层、以及衬底硅层，其特征在于，所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比大于所述氮化硅层中间部分的Si/N比。
优选地，在上述SONOS器件结构的方法中，所述氮化硅层的厚度层至少为40A。
优选地，在上述SONOS器件结构的方法中，所述氮化硅层是通过低压化学气相沉积形成的，并且，在低压化学气相沉积中，所述氮化硅层每分钟的生长厚度为2A-6A。
优选地，在上述SONOS器件结构的方法中，所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比不小于0.4。
同样，在根据本发明的第二方面的SONOS器件结构中，可以通过简单改进来提升SONOS器件数据保持力，而无需复杂工艺；并且，根据本发明第一方面所述的提升SONOS器件数据保持力的方法不会增大氮化硅层的介电常数，从而能够制造较厚的隧穿氧化硅层而不会引起太高的操作电压。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是示意性地示出了根据现有技术的SONOS器件的结构的示图。
图2是示意性地示出了根据现有技术的改进的SONOS器件的结构的示图。
图3是示意性地示出了根据本发明实施例的SONOS器件的结构的示图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3是示意性地示出了根据本发明实施例的SONOS器件的结构的示图。
具体地说，针对现有技术的上述问题，在图3所示的根据本发明实施例的SONOS器件的结构中，在靠近氧化层(顶层氧化硅层Top ox和隧穿氧化硅层Tunneling ox)的氮化硅层SIN区域采用高Si/N比的成分(高Si/N比的氮化硅层区域)，所得到的更富含硅的氮化硅层区域的能带间隙(Eg)比较低(例如为3.7V左右)，这样存于其中的电子对于氧化层的势垒增大了(具体地说，在某些情况下可能增加了1V以上)，从而大大增强了数据保持力。
相应地，氮化硅层SIN中间部分的氮化硅层区域(低Si/N比的氮化硅层区域)仍采用正常的Si/N比，由此可以充分的存储电荷。
其中，上述Si/N比指的是Si元素含量与N元素含量之比。
更具体地说，在高Si/N比的氮化硅层区域，例如优选地，N元素的含量占总体含量的0.1左右，由此例如优选地可使得高Si/N比的氮化硅层区域(靠近顶层氧化硅层Top ox和隧穿氧化硅层Tunneling ox的氮化硅层区域)的Si/N比例如不小于0.4。而高Si/N比的氮化硅层区域之间的低Si/N比的氮化硅层区域小于0.4，例如小于0.1。需要说明的是，上述Si/N比的具体数值仅仅用于例举优选实施方式，而不是限制本发明的范围。
在一个具体的优选示例中，氮化硅层SIN的整个厚度层至少为40A或以上；并且，在制造过程中，例如通过LVCVD(低压化学气相沉积)来形成所述氮化硅层，低压化学气相沉积中氮化硅层SIN每分钟的生长厚度为2A-6A；因此，完全可以通过调节Si/N比的方法来实现如图3所示的能带结构。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种提升SONOS器件数据保持力的方法，所述SONOS器件包括依次邻接的栅极硅、顶层氧化硅层、氮化硅层、隧穿氧化硅层、以及衬底硅层，其特征在于所述提升SONOS器件数据保持力的方法包括：使得所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比大于所述氮化硅层中间部分的Si/N比。
2.根据权利要求1所述的提升SONOS器件数据保持力的方法，其特征在于，所述氮化硅层的厚度层至少为40A。
3.根据权利要求1或2所述的提升SONOS器件数据保持力的方法，其特征在于，通过低压化学气相沉积来形成所述氮化硅层，并且，在低压化学气相沉积中，所述氮化硅层每分钟的生长厚度为2A-6A。
4.根据权利要求1或2所述的提升SONOS器件数据保持力的方法，其特征在于，所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比不小于0.4。
5.一种SONOS器件结构，所述SONOS器件包括依次邻接的栅极硅、顶层氧化硅层、氮化硅层、隧穿氧化硅层、以及衬底硅层，其特征在于，所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比大于所述氮化硅层中间部分的Si/N比。
6.根据权利要求5所述的SONOS器件结构，其特征在于，所述氮化硅层的厚度层至少为40A。
7.根据权利要求5或6所述的SONOS器件结构，其特征在于，所述氮化硅层是通过低压化学气相沉积形成的，并且，在低压化学气相沉积中，所述氮化硅层每分钟的生长厚度为2A-6A。
8.根据权利要求5或6所述的SONOS器件结构，其特征在于，所述氮化硅层中靠近所述顶层氧化硅层及所述隧穿氧化硅层的氮化硅区域的Si/N比不小于0.4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103421225A CN102420233A (zh) | 2011-11-02 | 2011-11-02 | 提升sonos 器件数据保持力的方法以及sonos 器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103421225A CN102420233A (zh) | 2011-11-02 | 2011-11-02 | 提升sonos 器件数据保持力的方法以及sonos 器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102420233A true CN102420233A (zh) | 2012-04-18 |
Family
ID=45944551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103421225A Pending CN102420233A (zh) | 2011-11-02 | 2011-11-02 | 提升sonos 器件数据保持力的方法以及sonos 器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102420233A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080030273A (ko) * | 2006-09-29 | 2008-04-04 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US20090175089A1 (en) * | 2008-01-08 | 2009-07-09 | Boaz Eitan | Retention in NVM with top or bottom injection |
| CN101859702A (zh) * | 2009-04-10 | 2010-10-13 | 赛普拉斯半导体公司 | 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈 |
| CN101872767A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法 |
-
2011
- 2011-11-02 CN CN2011103421225A patent/CN102420233A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080030273A (ko) * | 2006-09-29 | 2008-04-04 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US20090175089A1 (en) * | 2008-01-08 | 2009-07-09 | Boaz Eitan | Retention in NVM with top or bottom injection |
| CN101859702A (zh) * | 2009-04-10 | 2010-10-13 | 赛普拉斯半导体公司 | 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈 |
| CN101872767A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477266C (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
| CN102683398B (zh) | Sonos栅极结构及其制备方法、以及半导体器件 | |
| KR100894764B1 (ko) | 반도체 소자의 제조 방법 | |
| CN103346157A (zh) | 分栅式闪存结构及其制造方法 | |
| CN102420233A (zh) | 提升sonos 器件数据保持力的方法以及sonos 器件结构 | |
| CN102709168B (zh) | Sonos结构制造方法以及sonos结构 | |
| CN101777518A (zh) | 改善栅氧化层整合性参数的方法 | |
| CN104425503B (zh) | 非易失性半导体存储器件及其制造方法和制造装置 | |
| JP2010161154A (ja) | 半導体記憶装置及びその製造方法 | |
| CN1306617C (zh) | 闪存存储单元及其制备方法 | |
| CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
| CN204243039U (zh) | 一种具有单层多晶的eeprom | |
| CN102723368B (zh) | 一种具有低编译电压捕获电荷的be-sonos结构器件及形成方法 | |
| CN102130131B (zh) | 快闪记忆体及其制造方法与操作方法 | |
| CN102760773B (zh) | Nvm器件及其制造方法 | |
| CN102945850A (zh) | 镜像闪存器件及其操作方法 | |
| CN102683350A (zh) | 一种电荷俘获存储器 | |
| CN102610655A (zh) | 一种具有改进be-sonos结构的器件以及形成该器件的方法 | |
| CN100409428C (zh) | 非易失性存储器及其制造方法以及操作方法 | |
| CN106298680A (zh) | Sonos结构嵌入式闪存的制造方法 | |
| JP2005197684A (ja) | 半導体装置 | |
| CN106158872B (zh) | 非易失性存储器 | |
| CN102610654A (zh) | 一种具有高擦除速度的锥形能带氮化硅层sonos结构器件 | |
| CN102800677A (zh) | Sonos器件单元 | |
| CN100437981C (zh) | 非易失性存储器及其制造方法以及操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140430 |
|
| C10 | Entry into substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140430 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120418 |
|
| RJ01 | Rejection of invention patent application after publication |