CN106684088A - 用于嵌入式闪存的无氮化物间隔件或氧化物间隔件 - Google Patents

用于嵌入式闪存的无氮化物间隔件或氧化物间隔件 Download PDF

Info

Publication number
CN106684088A
CN106684088A CN201610720623.5A CN201610720623A CN106684088A CN 106684088 A CN106684088 A CN 106684088A CN 201610720623 A CN201610720623 A CN 201610720623A CN 106684088 A CN106684088 A CN 106684088A
Authority
CN
China
Prior art keywords
grid
storage grid
side wall
channel region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610720623.5A
Other languages
English (en)
Other versions
CN106684088B (zh
Inventor
吴伟成
连瑞宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106684088A publication Critical patent/CN106684088A/zh
Application granted granted Critical
Publication of CN106684088B publication Critical patent/CN106684088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一些实施例中，半导体衬底包括通过沟道区域彼此分隔开的第一源极/漏极区域和第二源极/漏极区域。该沟道区域包括邻近第一源极/漏极区域的第一部分和邻近第二源极/漏极区域的第二部分。选择栅极间隔在沟道区域的第一部分上方并且通过选择栅极电介质与沟道区域的第一部分分隔开。存储栅极间隔在沟道区域的第二部分上方并且通过电荷捕获介电结构与沟道区域的第二部分分隔开。电荷捕获介电结构在存储栅极旁边向上延伸以将选择栅极和存储栅极的相邻的侧壁彼此分隔开。氧化物间隔件或无氮化物间隔件布置在最靠近第二源极/漏极区域的电荷捕获介电结构的侧壁凹槽中。本发明的实施例还涉及用于嵌入式闪存的无氮化物间隔件或氧化物间隔件。

Description

用于嵌入式闪存的无氮化物间隔件或氧化物间隔件
技术领域
本发明的实施例涉及集成电路器件，更具体地，涉及用于嵌入式闪存的无氮化物间隔件或氧化物间隔件。
背景技术
闪存是可以快速地电擦除和重新编程的电子非易失性计算机储存介质。它用于各种电子器件和设备中。常见类型的闪存单元包括堆叠栅极存储单元和分裂栅极存储单元。与堆叠栅极存储单元相比，分裂栅极存储单元具有更高的注入效率、对短沟道效应的更小的易感性以及更好的过擦除免疫。
发明内容
本发明的实施例提供了一种包括分裂闪存单元的集成电路，包括：半导体衬底，包括通过沟道区域彼此分隔开的第一源极/漏极区域和第二源极/漏极区域，其中，所述沟道区域包括邻近所述第一源极/漏极区域的第一部分和邻近所述第二源极/漏极区域的第二部分；选择栅极，间隔在所述沟道区域的所述第一部分上方并且通过选择栅极电介质与所述沟道区域的所述第一部分分隔开；存储栅极，间隔在所述沟道区域的所述第二部分上方并且通过电荷捕获介电结构与所述沟道区域的所述第二部分分隔开；以及氧化物间隔件或无氮化物间隔件，布置在最靠近所述第二源极/漏极区域并且直接位于所述沟道区域的所述第二部分上方的所述电荷捕获介电结构的侧壁凹槽中。
本发明的另一实施例提供了一种包括一对分裂栅极闪存单元的集成电路，包括：半导体衬底，包括共同的源极/漏极区域以及通过第一沟道区域和第二沟道区域分别与所述共同的源极/漏极区域分隔开的第一单独的源极/漏极区域和第二单独的源极/漏极区域；第一选择栅极和第二选择栅极，分别间隔在所述第一沟道区域和所述第二沟道区域上方，并且通过第一选择栅极电介质和第二选择栅极电介质分别与所述第一沟道区域和所述第二沟道区域分隔开；第一存储栅极和第二存储栅极，分别间隔在所述第一沟道区域和所述第二沟道区域上方，并且通过电荷捕获介电结构与所述半导体衬底分隔开，其中，所述电荷捕获介电结构沿着所述第一选择栅极和所述第二选择栅极的外部侧壁向上延伸以分隔开所述选择栅极的所述外部侧壁和所述存储栅极的内部侧壁；以及氧化物间隔件或无氮化物间隔件，布置在最靠近所述第一单独的源极/漏极区域或所述第二单独的源极/漏极区域的所述电荷捕获介电结构的侧壁凹槽中。
本发明的又一实施例提供了一种形成分裂栅极存储器件的方法，所述方法包括：在半导体衬底上方形成一对选择栅极；在所述半导体衬底上方并且沿着所述选择栅极的外部侧壁形成电荷捕获层；在所述电荷捕获层上方形成存储栅极，所述存储栅极邻近所述一对选择栅极的所述外部侧壁并且通过所述电荷捕获层与所述一对选择栅极的所述外部侧壁分隔开；沿着所述存储栅极的外部侧壁形成存储栅极间隔件；去除未由所述存储栅极和所述存储栅极间隔件覆盖的部分所述电荷捕获层并且在所述存储栅极间隔件的外部侧壁下方的所述电荷捕获层中留下侧壁凹槽；以及形成氧化物间隔件或无氮化物间隔件，所述氧化物间隔件或所述无氮化物间隔件沿着所述存储栅极间隔件的所述外部侧壁延伸并且延伸至所述电荷捕获层中的所述侧壁凹槽内。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的一些实施例的一对分裂栅极闪存单元的截面图。
图2示出了形成分裂栅极存储单元的方法的一些实施例的流程图。
图3至图19示出了处于形成分裂栅极闪存单元的方法的各个制造阶段的截面图的一些实施例。
具体实施方式
以下公开内部容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外部的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外部，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外部，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
现代集成电路(IC)通常包括设置在单个衬底或管芯上的逻辑器件和嵌入式存储器。在这样的IC中包括的一个类型的嵌入式存储器是分裂栅极闪存。分裂栅极存储单元包括源极区域和漏极区域，该源极区域和漏极区域设置在半导体衬底内并且通过沟道区域彼此分隔开。选择栅极(SG)设置在最靠近漏极的沟道区域的第一部分上方，并且通过SG电介质与沟道区域分隔开。存储栅极(MG)设置为邻近SG的侧壁并且设置在最靠近源极的沟道区域的第二部分上方，并且通过电荷捕获介电层与沟道区域分隔开。氮化物间隔件，可以在管芯上的逻辑器件的形成期间形成为边，可以设置为沿着电荷捕获介电层的侧壁并且设置在最靠近源极的沟道区域上方。
在操作期间，可以活化SG以使电流流经沟道区域(例如，引起带负电荷的电子流在源极区域和漏极区域之间流动)。当活化SG时，可以将大的正电压施加至MG，从而吸引电子从沟道区域朝向MG。这些电子的一些停留在电荷捕获层中，从而改变了存储单元的阈值电压(Vt)。产生的Vt对应于储存在单元中的数据状态。例如，如果超过预定量的电荷停留在电荷捕获层上(例如，Vt的大小大于一些预定的Vt)，则该单元称为储存第一数据状态(例如，逻辑“0”)；然而，如果小于预定量的电荷停留在电荷捕获层上(例如，Vt的大小小于预定的Vt)，则该单元称为储存第二数据状态(例如，逻辑“1”)。通过向单元施加合适的偏置条件，电子可以放置在电荷捕获层上(或从电荷捕获层剥离)以为单元设定相应的数据状态。这样，数据可以被写入存储单元或从存储单元读取。
不幸地，设置在电荷捕获电介质旁边并且设置在沟道区域上方的氮化物间隔件可以引起电荷异常储存和异常删除。当单元经受更多读取和写入操作时，这些异常趋向于更为明显。例如，由于沟道区域上方的氮化物间隔件的存在，氮化物间隔件可以趋向于不期望地捕获电荷和从预期值偏移单元的Vt，特别是当单元老化并且在其上实施了更多的读取和写入操作时。
本发明涉及无氮化物间隔件或氧化物间隔件的分裂栅极闪存单元，相对不受电荷捕获影响的一个被插入在最靠近源极的电荷捕获层的侧壁凹槽中。因此，这个插入的间隔件可以直接在沟道区域的外部边缘上方沿着电荷捕获层的侧壁凹槽延伸，并且可以沿着MG侧壁(或沿着MG间隔件侧壁)向上延伸，从而限制了不期望的电荷捕获。在一些实施例中，如果仍存在用于分裂栅极闪存的氮化物间隔件，则插入的间隔件有效地“推动”氮化物侧壁间隔件向外，使得氮化物间隔件不再残留在沟道区域上方。这样，无氮化物间隔件或氧化物间隔件限制了不期望地捕获的电荷并且提供了在长时间内具有良好性能的闪存单元。
图1示出了设置在半导体衬底108上的包括一对分裂栅极存储单元的集成电路100的一些实施例的截面图。一对分裂栅极存储单元包括第一存储单元102a和第二存储单元102b，第一存储单元102a和第二存储单元102b配置为储存单独的数据状态并且一般是关于对称轴103的彼此的镜像。通常，集成电路100包括数百、数千、数百万、数十亿等这样的存储单元，但是为了简单和清楚的说明，仅示出了一对。
第一存储单元102a和第二存储单元102b分别包括第一单独的源极区域104a和第二单独的源极区域104b以及在第一存储单元和第二存储单元之间共有的共同的漏极区域106。应该理解，虽然区域106描述为“共同的漏极区域”，并且区域104a、区域104b描述为“单独的源极区域”，但是在一些操作模式和/或在一些其它实施方式中，这些区域的功能可以翻转，从而使得“共同的漏极106”可以用作共同的源极区域，并且“单独的源极区域104a、单独的源极区域104b”可以用作单独的漏极区域。因此，术语“源极”和“漏极”在这方面可以互换，并且可以统称为“源极/漏极”区域。
第一存储单元102a和第二存储单元102b也分别包括第一选择栅极110a和第二选择栅极110b，并且分别包括第一存储栅极112a和第二存储栅极112b。第一选择栅极110a和第一存储栅极112a布置在第一沟道区域114a上方，第一沟道区域114a分隔开第一单独的源极区域104a和共同的漏极区域106。第二选择栅极110b和第二存储栅极112b布置在第二沟道区域114b上方，第二沟道区域114b分隔开第二单独的源极区域104b和共同的漏极区域106。
诸如二氧化硅或高k介电材料的选择栅极电介质116a、选择栅极电介质116b布置在第一选择栅极110a和第二选择栅极110b下方，并且分隔开第一选择栅极和半导体衬底108以及第二选择栅极和半导体衬底108。电荷捕获介电结构118a、电荷捕获介电结构118b分隔开第一存储栅极112a和半导体衬底108以及第二存储栅极112b和半导体衬底108。因此，第一存储栅极112a、第二存储栅极112b设置在对应于电荷捕获介电结构118a、电荷捕获介电结构118b的上表面的壁架上。电荷捕获介电结构118a、电荷捕获介电结构118b也可以在相邻的第一选择栅极110a和第一存储栅极112a的侧壁之间以及相邻的第二选择栅极110b和第二存储栅极112b的侧壁之间垂直向上延伸，以提供它们之间的隔离。
在一些实施例中，电荷捕获介电结构118a、电荷捕获介电结构118b包括夹在介电层117、介电层121(例如，氧化物层)之间的电荷捕获层119(例如，氮化物层或随机布置的球状硅点层)。在第一存储单元102a和第二存储单元102b的操作期间，结构化介电层117、介电层121以促进电子隧穿至电荷捕获层119和从电荷捕获层119隧穿，从而使得电荷捕获层119可以保留捕获的电子，以对应于储存在分裂栅极闪存单元102a、分裂栅极闪存单元102b中的不同数据状态的离散方式，捕获的电子改变分裂栅极闪存单元102a、分裂栅极闪存单元102b的阈值电压。
存储栅极侧壁间隔件120a、存储栅极侧壁间隔件120b布置在由电荷捕获介电结构118a、电荷捕获介电结构118b的上表面形成的壁架的外部边缘上。在一些实施例中，存储栅极侧壁间隔件120a、存储栅极侧壁间隔件120b包括内部第一存储栅极间隔件122和外部第二存储栅极间隔件124。第一存储栅极间隔件122布置在第一存储栅极112a和第二存储栅极112b的壁架上并且沿着第一存储栅极112a和第二存储栅极112b的外部侧壁延伸。第二存储栅极间隔件124布置在电荷捕获介电结构118a、电子捕获介电结构118b上并且沿着第一存储栅极间隔件122的外部侧壁延伸。
无氮化物或氧化物间隔件126a、无氮化物或氧化物间隔件126b形成在电荷捕获介电结构118a、电荷捕获介电结构118b的侧壁凹槽中，并且沿着最靠近单独的源极区域104a、单独的源极区域104b的沟道区域114a、沟道区域114b的外部边缘上方的第二存储栅极间隔件124的外部侧壁向上延伸。无氮化物或氧化物间隔件126a、无氮化物或氧化物间隔件126b的材料也可以设置为沿着选择栅极110a、选择栅极110b的内部侧壁(见128a、128b)延伸，并且可以延伸至SG电介质116a、SG电介质116b内的侧壁凹槽中。无氮化物或氧化物间隔件126a、无氮化物或氧化物间隔件126b均可以具有锥形的上表面，该上表面具有处于存储栅极侧壁间隔件120a、存储栅极侧壁间隔件120b处的第一高度和更靠近第一单独的源极区域104a和第二单独的源极区域104b的减小的第二高度。
诸如由氮化硅(例如，Si3N4)或氮氧化硅(SiOxNy)制成的氮化物侧壁间隔件130a、氮化物侧壁间隔件130b可以沿着无氮化物或氧化物间隔件126a、无氮化物或氧化物间隔件126b的外部侧壁延伸。诸如二氧化硅或低k介电材料的层间电介质(ILD)132设置在结构上方，并且接触件134穿过ILD层132向下延伸以使其与单独的源极区域104a、单独的源极区域104b和共同的漏极区域106的上部区域上的硅化物层136接触。
通过在沟道区域114a、沟道区域114b的边缘部分上方放置氧化物间隔件层或无氮化物间隔件126a、氧化物间隔件层或无氮化物间隔件126b；间隔件126a、间隔件126b“推动”氮化物侧壁间隔件130a、氮化物侧壁间隔件130b向外，由于氮化物侧壁间隔件130a、氮化物侧壁间隔件130b，限制了不期望的电荷捕获。因此，限制了存储单元102a、存储单元102b的使用期中的Vt退化。
参照图2，提供了用于制造集成电路的方法200的一些实施例的流程图。
在步骤202中，在半导体衬底上方形成一对选择栅极。
在步骤204中，在一对选择栅极上方和半导体衬底上方形成电荷捕获层。之后，在电荷捕获层上方形成存储栅极层。
在步骤206中，在存储栅极层上方共形地形成第一存储栅极间隔件层。
在步骤208中，回蚀刻第一存储栅极间隔件层和存储栅极层以建立存储栅极前体和第一存储栅极间隔件。存储栅极前体形成为沿着一对选择栅极的外部侧壁并且在相邻的选择栅极的侧壁之间。第一存储栅极间隔件设置为沿着存储栅极前体中的壁架，其中，该壁架位于存储栅极前体的外部侧壁上。
在步骤210中，使存储栅极前体凹进以暴露电荷捕获层的侧壁并且形成沿着一对选择栅极的外部侧壁的存储栅极。
在步骤212中，沿着第一存储栅极间隔件并且沿着电荷捕获层的暴露的侧壁形成第二存储栅极间隔件。
在步骤214中，从相邻的选择栅极的相邻的侧壁之间去除保留的存储栅极材料。
在步骤216中，去除未由存储栅极和存储栅极间隔件覆盖的部分电荷捕获层。
在步骤218中，沿着第二存储栅极间隔件的外部侧壁并且沿着电荷捕获层的外部侧壁形成氧化物间隔件或无氮化物间隔件。氧化物或无氮化物间隔件在第二存储栅极间隔件下方延伸。
在步骤220中，沿着选择栅极的内部侧壁和氧化物或无氮化物间隔件的外部侧壁形成氮化物侧壁间隔件。
在步骤222中，实施离子注入操作以形成源极/漏极区域。例如，在源极/漏极区域上方形成诸如硅化镍的硅化物层。
在步骤224中，在结构上方形成ILD层。之后，平坦化该结构，并且形成穿过ILD层以欧姆连接至源极/漏极区域的接触件。
虽然公开的方法200在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的，并且此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。
参照图3至图19，提供了根据一些实施例的形成一对分裂栅极存储单元的方法的截面图。虽然描述的图3至图19涉及方法200，但是应该理解，图3至图19中公开的结构不限于这样的方法。
图3示出了对应于步骤202的截面图300的一些实施例。
如截面图300所示，提供了半导体衬底108。在半导体衬底108上形成选择栅极介电层116’，并且在选择栅极介电层116’上方形成选择栅极层。之后，在选择栅极层上方形成选择栅极(SG)硬掩模302a、选择栅极(SG)硬掩模302b，并且在SG硬掩模位于适当的位置时实施蚀刻以形成一对选择栅极110a、选择栅极110b。在一些实施例中，通过光刻工艺形成SG硬掩模302a、302b，其中，光刻胶液体层旋至选择栅极层并且光刻胶通过光刻选择性地暴露于光。之后，显影曝光的光刻胶并且可以构成SG硬掩模302a、SG硬掩模302b，或可以用于图案化氮化物层或另一层以构成SG硬掩模302a、SG硬掩模302b。
例如，半导体衬底108可以是n-型或p-型并且可以是诸如Si块状晶圆或绝缘体上硅(SOI)晶圆的硅晶圆。如果存在，SOI衬底包括通过埋氧层与处理晶圆分隔开的高质量硅的有源层。选择栅极介电层116’可以是诸如二氧化硅的氧化物或高k介电材料。选择栅极110a、选择栅极110b由诸如掺杂的多晶硅的导电材料制成。SG硬掩模302a、SG硬掩模302b通常包括氮，并且在一些实施例中，可以是氮化硅。
图4示出了对应于步骤204的截面图400的一些实施例。
如截面图400所示，在SG硬掩模302a、SG硬掩模302b的上表面上方，沿着SG硬掩模302a、SG硬掩模302b的侧壁；沿着选择栅极110a、选择栅极110b的侧壁以及沿着SG介电层116’的侧壁形成电荷捕获层118’。之后，在电荷捕获层118’的上表面和侧壁上方形成存储栅极(MG)层112’。
在一些实施例中，电荷捕获层118’可以通过等离子体增强化学汽相沉积(PECVD)形成。在一些实施例中，电荷捕获层118’包括夹在两个二氧化硅层之间的电荷捕获氮化硅层以创建通常称为“ONO”层的三层堆叠件。在其它实施例中，电荷捕获层118’可以包括富硅氮化物膜或硅纳米点层，或包括但是不限于各个化学计量的硅、氧和氮的任何膜。例如，在一些实施例中，MG层112’可以是掺杂的多晶硅或金属。例如，MG层112’可以通过诸如化学汽相沉积(CVD)或物理汽相沉积(PVD)的沉积技术形成。
图5示出了对应于步骤206的截面图500的一些实施例。
如截面图500所示，在存储栅极层112’的上表面和侧壁上方形成第一存储栅极间隔层122’。例如，第一存储栅极间隔层122’可以是由氮化硅制成的共形层。在一些实施例中，第一存储栅极间隔件层122’可以通过等离子体增强化学汽相沉积(PECVD)、化学汽相沉积(CVD)或物理汽相沉积(PVD)形成。
图6示出了对应于步骤208的截面图600的一些实施例。
如截面图600所示，直接沿着存储栅极前体112a’、存储栅极前体112b’的侧壁形成第一MG间隔件122。在一些实施例中，第一存储栅极间隔件122通过实施各向异性蚀刻602回蚀刻第一存储栅极间隔件层122’和存储栅极层112’以形成第一MG间隔件122和存储栅极前体112a’、存储栅极前体122b’来形成。
图7示出了对应于步骤210的截面图700的一些实施例。
如截面图700所示，实施第二蚀刻702以使存储栅极前体112a’、存储栅极前体112b’凹进，从而形成存储栅极112a、存储栅极112b。在第二蚀刻702期间，第一存储栅极间隔件122保护存储栅极112a、存储栅极112b的上隅角。在一些实施例中，第二蚀刻702可以使用干蚀刻剂(例如，RIE蚀刻、等离子体蚀刻等)或湿蚀刻剂(例如，氢氟酸)实施。第二蚀刻702使存储栅极前体凹进至基本等于选择栅极110a、选择栅极110b的高度水平。用于第二蚀刻702的蚀刻剂可以是对电荷捕获层118’具有高度选择性的，以便不损坏电荷捕获层118’。
图8示出了对应于步骤212的截面图800的一些实施例。
如截面图800所示，直接在第一存储栅极间隔件122的外部侧壁上以及直接在电荷捕获层118’上方形成第二MG间隔件124。第二MG间隔件124沿着第一MG间隔件122的外部侧壁延伸。在一些实施例中，通过在整个结构上方沉积氮化物层以及实施各向异性蚀刻以形成第二MG间隔件124来形成第二存储栅极间隔件124。在一些实施例中，第二MG间隔件124包括氮化硅。MG间隔件的材料可以残留在存储栅极112a、存储栅极112b上方和电荷捕获介电层118’的暴露的侧壁上。
图9至图10示出了对应于步骤214的截面图900、截面图1000的一些实施例。
如截面图900所示(图9)，在结构上方图案化掩摸904，并且在掩模904位于适当的位置时，实施第三蚀刻902以去除相邻的选择栅极110a、选择栅极110b之间的剩余的MG材料；产生了图10的结构。在各个实施例中，用于第三蚀刻902的蚀刻剂可以是干蚀刻剂(例如，RIE蚀刻、等离子体蚀刻等)或湿蚀刻剂(例如，氢氟酸)。
图10至图11示出了对应于步骤216的截面图1000、截面图1100的一些实施例。
如截面图1000所示(图10)，已经去除了掩模904，并且之后实施第四蚀刻1002以去除电荷捕获层118’的暴露的部分(即，未由存储栅极112a、存储栅极112b覆盖并且未由第一MG间隔件122和第二MG间隔件124覆盖的部分电荷捕获层118’)。在一些实施例中，第四蚀刻1002可以使用干蚀刻剂(例如，RIE蚀刻、等离子体蚀刻等)或湿蚀刻剂(例如，氢氟酸)实施，从而产生了图11的结构。
从图11可以看出，第四蚀刻1002可以去除部分电荷捕获介电层118’以暴露半导体衬底108的上表面。第四蚀刻1002也可以在电荷捕获介电结构118a、电荷捕获介电结构118b中形成外部侧壁凹槽1102。这些外部侧壁凹槽1102可以具有圆形的截面轮廓或凹形的截面轮廓。在一些实施例中，第四蚀刻1002也可以在SG电介质116a、SG电介质116b中形成内部侧壁凹槽1104。这些侧壁凹槽底切覆盖结构的底切的量可以相差很大。例如，在一些实施例中，外部侧壁凹槽1102可以具有直接终止在第一MG间隔件122下方的最内部表面，但是在其它实施例中，外部侧壁凹槽1102可以具有直接终止在第二MG间隔件124下方的最内部表面。
图12示出了对应于步骤218的截面图1200的一些实施例。
如图12所示，在结构上方形成氧化物间隔层或无氮化物间隔件层126’。氧化物间隔层或无氮化物间隔件层126’可以是全部或部分地填充内部侧壁凹槽1102、外部侧壁凹槽1104的共形层。在一些实施例中，氧化物间隔层由二氧化硅制成并且通过化学汽相沉积(CVD)、等离子体汽相沉积(PVD)、旋涂技术或其它合适的技术形成。无氮化物间隔件层是显示和缺乏氮化物的介电层。
图13示出了对应于步骤218的截面图1300的一些实施例。
如图13所示，实施第五蚀刻1302以形成沿着第二MG间隔件124的外部侧壁的氧化物间隔件或无氮化物间隔件126a、氧化物间隔件或无氮化物间隔件126b。第五蚀刻也可以在选择栅极110a、选择栅极110b的内部侧壁上留下氧化物间隔件或无氮化物间隔件128a、氧化物间隔件或无氮化物间隔件128b。在一些实施例中，第五蚀刻1302是诸如高垂直等离子体蚀刻的各向异性蚀刻。
图14示出了对应于步骤220的截面图1400的一些实施例。
如截面图1400所示，在结构上方形成氮化物间隔件材料130’。在一些实施例中，侧壁间隔件材料130’可以是氮化硅。在一些实施例中，氮化物间隔件材料130’与沿着半导体衬底108的逻辑区域上的栅电极的侧壁形成的侧壁间隔件同时形成。逻辑区域可以与形成分裂栅极存储器件的存储区域分隔开。
图15示出了对应于步骤220的截面图1500的一些实施例。
如截面图1500所示，蚀刻氮化物间隔件材料130’以形成沿着氧化物间隔件层或无氮间隔件层126的外部侧壁延伸的氮化物侧壁间隔件130a、氮化物侧壁间隔件130b。通过在源极/漏极区域之间的沟道区域上方放置氧化物间隔件或无氮化物间隔件126a、氧化物间隔件或无氮化物间隔件126b，间隔件126a、间隔件126b“推动”氮化物侧壁间隔件130a、氮化物侧壁间隔件130b向外；从而限制了最终器件中的不期望的电荷捕获。
图16示出了对应于步骤222的截面图1600的一些实施例。
如截面图1600所示，实施离子注入1602以在半导体衬底108中形成单独的源极区域104a、单独的源极区域104b以及共同的漏极区域106。在单独的源极区域104a、单独的源极区域104b和共同的漏极区域106上方形成硅化物层136以促进欧姆连接至单独的源极区域和共同的漏极区域。可选地，可以通过在结构上方形成重掺杂层形成单独的源极区域104a、单独的源极区域104b和共同的漏极区域106，而不是离子注入，并且，掺杂剂可以从重掺杂层外扩散至衬底以形成单独的源极区域104a、单独的源极区域104b和共同的漏极区域106。在一些实施例中，单独的源极区域104a、单独的源极区域104b和共同的漏极区域106与氮化物间隔件130a、氮化物间隔件130b或无氮化物或氧化物间隔件126、无氮化物或氧化物间隔件128的边缘自对准。
图17示出了对应于步骤224的截面图1700的一些实施例。
如截面图1700所示，形成层间介电(ILD)层132(例如，低k材料)以填充硅化物136上方的间隔并且覆盖工件。如图17至图18所示，也对图17的结构实施平坦化工艺以达到CMP平面1702。
图18示出了对应于步骤224的截面图1800的一些实施例。
如图18所示，实施平坦化工艺以形成选择栅极110a、选择栅极110b；存储栅极112a、存储栅极112b；电荷捕获介电结构118a、电荷捕获介电结构118b；第一存储栅极间隔件122和第二存储栅极间隔件124。这些结构具有沿着水平面1702平坦化的上表面。同样见图17，图17示出了在实施平坦化之前的水平面1702。应该恰当指出，半导体衬底108的上表面上方的水平面1702的间隔可以根据实施方式而相差很大。例如，在一些其它实施例中，完成图案化的水平面1702可以高于示出的，使部分或全部SG硬掩模302a、SG硬掩模302b留在最终制造的结构中的适当的位置。然而，在其它实施例中，水平面1702可以低于示出的，例如，去除更大部分的示出的结构，可能去除间隔件126a、间隔件126b的上部以留下具有平坦的上表面的间隔件126a、间隔件126b。
图19示出了对应于步骤224的截面图1900的一些实施例。
如截面图1900所示，形成穿过ILD层132、延伸至单独的源极区域104a、单独的源极区域104b和共同的漏极区域106的接触件134。在一些实施例中，接触件134包括诸如铜、金或钨的金属。在一些实施例中，通过实施图案化的蚀刻以在ILD层132中创建开口，随后用金属填充开口来形成接触件134。
因此，本发明涉及包括分裂栅极闪存单元的集成电路。在一些实施例中，集成电路包括具有第一源极/漏极区域和第二源极/漏极区域的半导体衬底，该第一源极/漏极区域和第二源极/漏极区域通过沟道区域彼此分隔开。沟道区域包括邻近第一源极/漏极区域的第一部分和邻近第二源极/漏极区域的第二部分。选择栅极间隔在沟道区域的第一部分上方并且通过选择栅极电介质与沟道区域的第一部分分隔开。存储栅极间隔在沟道区域的第二部分上方并且通过电荷捕获介电结构与沟道区域的第二部分分隔开。电荷捕获介电结构在存储栅极旁边向上延伸以使选择栅极和存储栅极的相邻的侧壁彼此分隔开。氧化物间隔件或无氮化物间隔件布置在最靠近第二源极/漏极区域的电荷捕获介电结构的侧壁凹槽中。
在上述集成电路中，其中，所述电荷捕获介电结构在所述存储栅极旁边向上延伸以将所述选择栅极和所述存储栅极的相邻的侧壁彼此分隔开，并且在终止于所述侧壁凹槽处之前，越过所述存储栅极的侧壁横向延伸以建立壁架。
在上述集成电路中，其中，所述电荷捕获介电结构在所述存储栅极旁边向上延伸以将所述选择栅极和所述存储栅极的相邻的侧壁彼此分隔开，并且在终止于所述侧壁凹槽处之前，越过所述存储栅极的侧壁横向延伸以建立壁架，所述集成电路还包括：存储栅极侧壁间隔件，设置在所述壁架上并且在所述存储栅极的所述侧壁旁边向上延伸。
在上述集成电路中，其中，所述电荷捕获介电结构在所述存储栅极旁边向上延伸以将所述选择栅极和所述存储栅极的相邻的侧壁彼此分隔开，并且在终止于所述侧壁凹槽处之前，越过所述存储栅极的侧壁横向延伸以建立壁架，所述集成电路还包括：存储栅极侧壁间隔件，设置在所述壁架上并且在所述存储栅极的所述侧壁旁边向上延伸，其中，所述氧化物间隔件或所述无氮化物间隔件沿着所述存储栅极侧壁间隔件的外部侧壁向上延伸，并且具有锥形的上表面，所述上表面在所述存储栅极侧壁间隔件处具有第一高度和靠近所述第二源极/漏极区域具有减小的第二高度。
在上述集成电路中，其中，所述电荷捕获介电结构在所述存储栅极旁边向上延伸以将所述选择栅极和所述存储栅极的相邻的侧壁彼此分隔开，并且在终止于所述侧壁凹槽处之前，越过所述存储栅极的侧壁横向延伸以建立壁架，所述集成电路还包括：存储栅极侧壁间隔件，设置在所述壁架上并且在所述存储栅极的所述侧壁旁边向上延伸，其中，所述氧化物间隔件或所述无氮化物间隔件沿着所述存储栅极侧壁间隔件的外部侧壁向上延伸，并且具有锥形的上表面，所述上表面在所述存储栅极侧壁间隔件处具有第一高度和靠近所述第二源极/漏极区域具有减小的第二高度，布置所述氧化物间隔件或所述无氮化物间隔件的所述侧壁凹槽在所述存储栅极侧壁间隔件下方延伸。
在上述集成电路中，其中，所述电荷捕获介电结构在所述存储栅极旁边向上延伸以将所述选择栅极和所述存储栅极的相邻的侧壁彼此分隔开，并且在终止于所述侧壁凹槽处之前，越过所述存储栅极的侧壁横向延伸以建立壁架，所述集成电路还包括：存储栅极侧壁间隔件，设置在所述壁架上并且在所述存储栅极的所述侧壁旁边向上延伸，其中，所述存储栅极侧壁间隔件包括布置在所述壁架上的内部第一侧壁间隔件和布置在所述壁架上并且接触所述内部第一侧壁间隔件的外部第二侧壁间隔件。
在上述集成电路中，其中，所述电荷捕获介电结构包括夹在第一介电层和第二介电层之间的氮化物层，或其中，所述电荷捕获介电结构包括夹在所述第一介电层和所述第二介电层之间的球形硅点层。
在上述集成电路中，其中，所述氧化物间隔件或所述无氮化物间隔件由二氧化硅制成，并且所述侧壁凹槽具有凹形的截面轮廓或圆形的截面轮廓。
在上述集成电路中，其中，所述集成电路还包括：氮化物间隔件，设置为沿着接近所述第二源极/漏极区域的所述氧化物间隔件的外部侧壁。
在其它实施例中，本发明涉及包括一对分裂栅极闪存单元的集成电路。该集成电路包括半导体衬底，该半导体衬底具有共同的源极/漏极区域和通过第一沟道区域和第二沟道区域分别与共同的源极/漏极区域分隔开的第一单独的源极/漏极区域和第二单独的源极/漏极区域。第一选择栅极和第二选择栅极分别间隔在第一沟道区域和第二沟道区域上方并且通过第一选择栅极电介质和第二选择栅极电介质分别与第一沟道区域和第二沟道区域分隔开。第一存储栅极和第二存储栅极分别间隔在第一沟道区域和第二沟道区域上方并且通过电荷捕获介电结构与半导体衬底分隔开。电荷捕获介电结构沿着第一选择栅极和第二选择栅极的外部侧壁向上延伸以分隔开选择栅极的外部侧壁和存储栅极的内部侧壁。氧化物间隔件或无氮化物间隔件布置在最靠近第一单独的源极/漏极区域或第二单独的源极/漏极区域的电荷捕获介电结构的侧壁凹槽中。
在上述集成电路中，其中，所述电荷捕获介电结构在终止于所述侧壁凹槽处之前，越过所述第一存储栅极或所述第二存储栅极的外部侧壁横向延伸以建立壁架。
在上述集成电路中，其中，所述电荷捕获介电结构在终止于所述侧壁凹槽处之前，越过所述第一存储栅极或所述第二存储栅极的外部侧壁横向延伸以建立壁架，所述集成电路还包括：存储栅极侧壁间隔件，设置在所述壁架上并且在所述第一存储栅极或所述第二存储栅极的所述外部侧壁旁边向上延伸。
在上述集成电路中，其中，所述电荷捕获介电结构在终止于所述侧壁凹槽处之前，越过所述第一存储栅极或所述第二存储栅极的外部侧壁横向延伸以建立壁架，所述集成电路还包括：存储栅极侧壁间隔件，设置在所述壁架上并且在所述第一存储栅极或所述第二存储栅极的所述外部侧壁旁边向上延伸，其中，所述氧化物间隔件或所述无氮化物间隔件沿着所述存储栅极侧壁间隔件的外部侧壁向上延伸并且持续向下延伸至直接接触所述半导体衬底的上表面。
在上述集成电路中，还包括：氮化物间隔件，设置为沿着所述氧化物间隔件或所述无氮化物间隔件的外部侧壁并且设置为接近所述第一单独的源极/漏极区域或所述第二单独的源极/漏极区域。
在又另一实施例中，本发明涉及形成分裂栅极存储器件的方法。在这个方法中，在半导体衬底上方形成一对选择栅极。在半导体衬底上方并且沿着选择栅极的外部侧壁形成电荷捕获层。在电荷捕获层上方形成存储栅极。该存储栅极邻近一对选择栅极的外部侧壁并且通过电荷捕获层与一对选择栅极的外部侧壁分隔开。沿着存储栅极的外部侧壁形成存储栅极间隔件。去除未由存储栅极和存储栅极间隔件覆盖的部分电荷捕获层以在存储栅极间隔件的外部侧壁下方的电荷捕获层中留下侧壁凹槽。之后，沿着存储栅极间隔件的外部侧壁形成氧化物间隔件或无氮化物间隔件。该氧化物间隔件或无氮化物间隔件延伸至电荷捕获层中的侧壁凹槽。
在上述方法中，还包括：沿着所述氧化物间隔件的外部侧壁或沿着所述无氮化物间隔件的外部侧壁形成氮化物间隔件。
在上述方法中，还包括：沿着所述氧化物间隔件的外部侧壁或沿着所述无氮化物间隔件的外部侧壁形成氮化物间隔件，其中，沿着所述氧化物间隔件的所述外部侧壁或沿着所述无氮化物间隔件的所述外部侧壁形成的所述氮化物间隔件与沿着所述半导体衬底的逻辑区域上的栅电极的侧壁形成的侧壁间隔件同时形成，所述逻辑区域不同于形成所述分裂栅极存储器件的所述半导体衬底的存储区域。
在上述方法中，还包括：沿着所述氧化物间隔件或无氮化物间隔件的外部侧壁形成氮化物间隔件。
在上述方法中，还包括：沿着所述氧化物间隔件或无氮化物间隔件的外部侧壁形成氮化物间隔件，在已经形成所述氮化物间隔件之后，形成与所述氮化物间隔件的边缘自对准的源极/漏极区域。
在上述方法中，其中，所述氧化物间隔件或所述无氮化物间隔件沿着存储栅极侧壁间隔件的外部侧壁向上延伸并且持续向下延伸至所述侧壁凹槽的底部以直接接触所述半导体衬底的上表面。
应该理解，在这个书面描述以及下面的声明中，术语“第一”、“第二”、“第三”等一般仅仅是便于描述以区分图的不同元件或一系列图之间的不同。而它们本身，这些术语并不意味着任何时间顺序或接近这些元件的结构，并且不旨在描述不同示出的实施例和/或未示出的实施例中的相应的元件。例如，关于第一图描述的“第一介电层”可能不一定对应于关于第二图描述的“第一介电层”(例如，甚至可能对应于第二图中的“第二介电层”)，并且不一定对应于未示出实施例中的“第一介电层”。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种包括分裂闪存单元的集成电路，包括：
半导体衬底，包括通过沟道区域彼此分隔开的第一源极/漏极区域和第二源极/漏极区域，其中，所述沟道区域包括邻近所述第一源极/漏极区域的第一部分和邻近所述第二源极/漏极区域的第二部分；
选择栅极，间隔在所述沟道区域的所述第一部分上方并且通过选择栅极电介质与所述沟道区域的所述第一部分分隔开；
存储栅极，间隔在所述沟道区域的所述第二部分上方并且通过电荷捕获介电结构与所述沟道区域的所述第二部分分隔开；以及
氧化物间隔件或无氮化物间隔件，布置在最靠近所述第二源极/漏极区域并且直接位于所述沟道区域的所述第二部分上方的所述电荷捕获介电结构的侧壁凹槽中。
2.根据权利要求1所述的集成电路，其中，所述电荷捕获介电结构在所述存储栅极旁边向上延伸以将所述选择栅极和所述存储栅极的相邻的侧壁彼此分隔开，并且在终止于所述侧壁凹槽处之前，越过所述存储栅极的侧壁横向延伸以建立壁架。
3.根据权利要求2所述的集成电路，还包括：
存储栅极侧壁间隔件，设置在所述壁架上并且在所述存储栅极的所述侧壁旁边向上延伸。
4.根据权利要求3所述的集成电路，其中，所述氧化物间隔件或所述无氮化物间隔件沿着所述存储栅极侧壁间隔件的外部侧壁向上延伸，并且具有锥形的上表面，所述上表面在所述存储栅极侧壁间隔件处具有第一高度和靠近所述第二源极/漏极区域具有减小的第二高度。
5.根据权利要求4所述的集成电路，其中，布置所述氧化物间隔件或所述无氮化物间隔件的所述侧壁凹槽在所述存储栅极侧壁间隔件下方延伸。
6.根据权利要求3所述的集成电路，其中，所述存储栅极侧壁间隔件包括布置在所述壁架上的内部第一侧壁间隔件和布置在所述壁架上并且接触所述内部第一侧壁间隔件的外部第二侧壁间隔件。
7.根据权利要求1所述的集成电路，其中，所述电荷捕获介电结构包括夹在第一介电层和第二介电层之间的氮化物层，或其中，所述电荷捕获介电结构包括夹在所述第一介电层和所述第二介电层之间的球形硅点层。
8.根据权利要求1所述的集成电路，其中，所述氧化物间隔件或所述无氮化物间隔件由二氧化硅制成，并且所述侧壁凹槽具有凹形的截面轮廓或圆形的截面轮廓。
9.一种包括一对分裂栅极闪存单元的集成电路，包括：
半导体衬底，包括共同的源极/漏极区域以及通过第一沟道区域和第二沟道区域分别与所述共同的源极/漏极区域分隔开的第一单独的源极/漏极区域和第二单独的源极/漏极区域；
第一选择栅极和第二选择栅极，分别间隔在所述第一沟道区域和所述第二沟道区域上方，并且通过第一选择栅极电介质和第二选择栅极电介质分别与所述第一沟道区域和所述第二沟道区域分隔开；
第一存储栅极和第二存储栅极，分别间隔在所述第一沟道区域和所述第二沟道区域上方，并且通过电荷捕获介电结构与所述半导体衬底分隔开，其中，所述电荷捕获介电结构沿着所述第一选择栅极和所述第二选择栅极的外部侧壁向上延伸以分隔开所述选择栅极的所述外部侧壁和所述存储栅极的内部侧壁；以及
氧化物间隔件或无氮化物间隔件，布置在最靠近所述第一单独的源极/漏极区域或所述第二单独的源极/漏极区域的所述电荷捕获介电结构的侧壁凹槽中。
10.一种形成分裂栅极存储器件的方法，所述方法包括：
在半导体衬底上方形成一对选择栅极；
在所述半导体衬底上方并且沿着所述选择栅极的外部侧壁形成电荷捕获层；
在所述电荷捕获层上方形成存储栅极，所述存储栅极邻近所述一对选择栅极的所述外部侧壁并且通过所述电荷捕获层与所述一对选择栅极的所述外部侧壁分隔开；
沿着所述存储栅极的外部侧壁形成存储栅极间隔件；
去除未由所述存储栅极和所述存储栅极间隔件覆盖的部分所述电荷捕获层并且在所述存储栅极间隔件的外部侧壁下方的所述电荷捕获层中留下侧壁凹槽；以及
形成氧化物间隔件或无氮化物间隔件，所述氧化物间隔件或所述无氮化物间隔件沿着所述存储栅极间隔件的所述外部侧壁延伸并且延伸至所述电荷捕获层中的所述侧壁凹槽内。
CN201610720623.5A 2015-11-05 2016-08-25 用于嵌入式闪存的无氮化物间隔件或氧化物间隔件 Active CN106684088B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/933,046 2015-11-05
US14/933,046 US9960176B2 (en) 2015-11-05 2015-11-05 Nitride-free spacer or oxide spacer for embedded flash memory

Publications (2)

Publication Number Publication Date
CN106684088A true CN106684088A (zh) 2017-05-17
CN106684088B CN106684088B (zh) 2019-07-19

Family

ID=58584664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610720623.5A Active CN106684088B (zh) 2015-11-05 2016-08-25 用于嵌入式闪存的无氮化物间隔件或氧化物间隔件

Country Status (6)

Country Link
US (5) US9960176B2 (zh)
JP (1) JP6388625B2 (zh)
KR (1) KR101833120B1 (zh)
CN (1) CN106684088B (zh)
DE (1) DE102016100018B4 (zh)
TW (1) TWI595633B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817640A (zh) * 2017-11-22 2019-05-28 台湾积体电路制造股份有限公司 包括存储器件的集成电路（ic）及其制造方法
CN110931497A (zh) * 2018-09-20 2020-03-27 台湾积体电路制造股份有限公司 非易失性存储器、半导体器件以及形成半导体器件的方法
CN112701161A (zh) * 2019-10-23 2021-04-23 台湾积体电路制造股份有限公司 存储器器件及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892689B1 (ko) * 2014-10-14 2018-08-28 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
US11164881B2 (en) * 2018-09-11 2021-11-02 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same
US20200203333A1 (en) * 2018-12-21 2020-06-25 Texas Instruments Incorporated Vertical bipolar transistor for esd protection and method for fabricating
US11315949B2 (en) 2020-09-15 2022-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Charge-trapping sidewall spacer-type non-volatile memory device and method
US11417741B2 (en) 2020-11-20 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip with a gate structure over a recess

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278564A1 (en) * 2006-05-30 2007-12-06 Renesas Technology Corp. Semiconductor device
CN101432852A (zh) * 2006-04-26 2009-05-13 Nxp股份有限公司 非易失性存储器件
US20150008509A1 (en) * 2013-07-05 2015-01-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a double-gate electronic memory cell and associated memory cell

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446371B2 (en) 2004-10-21 2008-11-04 Samsung Electronics Co., Ltd. Non-volatile memory cell structure with charge trapping layers and method of fabricating the same
KR100721406B1 (ko) * 2005-07-27 2007-05-23 엔에이치엔(주) 카테고리별 검색 로직을 이용한 상품 검색 시스템 및 방법
US7646054B2 (en) 2006-09-19 2010-01-12 Sandisk Corporation Array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
EP2064739A1 (en) 2006-12-28 2009-06-03 Sandisk Corporation Methods of fabricating shield plates for reduced field coupling in nonvolatile memory
US8803217B2 (en) 2007-03-13 2014-08-12 Freescale Semiconductor, Inc. Process of forming an electronic device including a control gate electrode, a semiconductor layer, and a select gate electrode
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
KR100936627B1 (ko) * 2008-12-24 2010-01-13 주식회사 동부하이텍 플래시 메모리 소자 및 이의 제조 방법
JP2010245345A (ja) 2009-04-07 2010-10-28 Renesas Electronics Corp 不揮発性半導体メモリ及びその製造方法
US8389365B2 (en) 2011-03-31 2013-03-05 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
JP5734744B2 (ja) 2011-05-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9440170B2 (en) 2012-12-13 2016-09-13 Eaton Corporation Liquid filter apparatus
US9966477B2 (en) 2012-12-14 2018-05-08 Cypress Semiconductor Corporation Charge trapping split gate device and method of fabricating same
JP2013058810A (ja) 2012-12-27 2013-03-28 Renesas Electronics Corp 不揮発性半導体装置およびその製造方法
US20140210012A1 (en) * 2013-01-31 2014-07-31 Spansion Llc Manufacturing of FET Devices Having Lightly Doped Drain and Source Regions
JP6081228B2 (ja) 2013-02-28 2017-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9049952B2 (en) * 2013-06-28 2015-06-09 Joyce C. AMOS Spring-loaded adjustable window rack
US9257554B2 (en) * 2013-08-13 2016-02-09 Globalfoundries Singapore Pte. Ltd. Split gate embedded memory technology and method of manufacturing thereof
US9466496B2 (en) 2013-10-11 2016-10-11 Cypress Semiconductor Corporation Spacer formation with straight sidewall
US9484351B2 (en) 2014-02-18 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate memory device and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101432852A (zh) * 2006-04-26 2009-05-13 Nxp股份有限公司 非易失性存储器件
US20070278564A1 (en) * 2006-05-30 2007-12-06 Renesas Technology Corp. Semiconductor device
US20150008509A1 (en) * 2013-07-05 2015-01-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for manufacturing a double-gate electronic memory cell and associated memory cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817640A (zh) * 2017-11-22 2019-05-28 台湾积体电路制造股份有限公司 包括存储器件的集成电路（ic）及其制造方法
CN109817640B (zh) * 2017-11-22 2021-01-22 台湾积体电路制造股份有限公司 包括存储器件的集成电路(ic)及其制造方法
CN110931497A (zh) * 2018-09-20 2020-03-27 台湾积体电路制造股份有限公司 非易失性存储器、半导体器件以及形成半导体器件的方法
US11217596B2 (en) 2018-09-20 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory with improved gate structure and a method of creating the same
CN112701161A (zh) * 2019-10-23 2021-04-23 台湾积体电路制造股份有限公司 存储器器件及其形成方法
CN112701161B (zh) * 2019-10-23 2024-04-09 台湾积体电路制造股份有限公司 存储器器件及其形成方法

Also Published As

Publication number Publication date
US10475805B2 (en) 2019-11-12
JP6388625B2 (ja) 2018-09-12
TWI595633B (zh) 2017-08-11
US20190252394A1 (en) 2019-08-15
CN106684088B (zh) 2019-07-19
US20180219018A1 (en) 2018-08-02
JP2017092470A (ja) 2017-05-25
US20210074712A1 (en) 2021-03-11
US10847530B2 (en) 2020-11-24
KR20170053098A (ko) 2017-05-15
US10347649B2 (en) 2019-07-09
TW201717363A (zh) 2017-05-16
US9960176B2 (en) 2018-05-01
DE102016100018B4 (de) 2023-08-24
US11264400B2 (en) 2022-03-01
US20200035692A1 (en) 2020-01-30
US20170133388A1 (en) 2017-05-11
KR101833120B1 (ko) 2018-02-27
DE102016100018A1 (de) 2017-05-11

Similar Documents

Publication Publication Date Title
CN106684088B (zh) 用于嵌入式闪存的无氮化物间隔件或氧化物间隔件
US11469269B2 (en) Techniques for MRAM top electrode via connection
US9716097B2 (en) Techniques to avoid or limit implant punch through in split gate flash memory devices
CN106033759B (zh) 自对准的分裂栅极闪存
TWI520275B (zh) 記憶裝置與其形成方法
US9431413B2 (en) STI recess method to embed NVM memory in HKMG replacement gate technology
US20160336415A1 (en) Memory cell structure for improving erase speed
US10026741B2 (en) Logic-compatible memory cell manufacturing method and structure thereof
CN105720058A (zh) 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案
US9536888B2 (en) Method to prevent oxide damage and residue contamination for memory device
CN105206612B (zh) 具有无损坏选择栅极的分离栅闪存结构及其制造方法
CN106057812B (zh) 自对准分裂栅极闪速存储器
US9978761B2 (en) Self-aligned flash memory device
US9935119B2 (en) Dual control gate spacer structure for embedded flash memory
US20150236110A1 (en) Split gate cells for embedded flash memory
US8183634B2 (en) Stack-type semiconductor device
JP2004111629A (ja) 半導体装置の製造方法
CN104425504A (zh) 非易失性半导体存储器件及其制造方法
US10304848B2 (en) Flash memory structure with reduced dimension of gate structure
JP2007067362A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant