CN102610646B - 半导体器件侧墙空洞层结构及其制备方法 - Google Patents

半导体器件侧墙空洞层结构及其制备方法 Download PDF

Info

Publication number
CN102610646B
CN102610646B CN201210066519.0A CN201210066519A CN102610646B CN 102610646 B CN102610646 B CN 102610646B CN 201210066519 A CN201210066519 A CN 201210066519A CN 102610646 B CN102610646 B CN 102610646B
Authority
CN
China
Prior art keywords
side wall
layer
amorphous carbon
semiconductor device
wall cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210066519.0A
Other languages
English (en)
Other versions
CN102610646A (zh
Inventor
黄晓橹
周军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210066519.0A priority Critical patent/CN102610646B/zh
Publication of CN102610646A publication Critical patent/CN102610646A/zh
Application granted granted Critical
Publication of CN102610646B publication Critical patent/CN102610646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供的一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，所述栅极的两侧设有空洞层，所述空洞层和所述栅极和半导体衬底之间设有SiO2层。本发明还提供了半导体器件侧墙空洞层结构的制备方法，包括以下步骤：在设有栅极的半导体衬底上沉积一层无定形碳层，自对准刻蚀形成无定形碳侧墙；化学机械研磨介质层至无定形碳侧墙露出后进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层；快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙。本发明的半导体器件侧墙空洞层结构结构简单，方法简便易行。

Description

半导体器件侧墙空洞层结构及其制备方法
技术领域
本发明属于半导体工艺领域，涉及一种半导体器件侧墙结构及其制备方法，尤其涉及一种半导体器件侧墙空洞层结构及其制备方法。
背景技术
短沟道效应（Short Channel Effect）是CMOS器件沟道长度缩小时常见的现象，它会造成阈值电压漂移、源漏穿通、DIBL（ Drain induction barrier lower，漏极感应势垒降低）（较高漏压下）等特性，严重时会造成CMOS器件性能失效。
其原理可用电荷共享模型来解释，即当沟道变短时，源衬、漏衬PN结分享沟道耗尽区电荷与沟道总电荷的比例将增大，从而导致栅控能力下降。
但传统的电荷共享模型未把器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应考虑进去，因为传统的SiO2或者SiON介质层较薄，这种效应还不明显。但当采用高K材料的厚栅介质层时，这种效应将对器件影响变大，严重时会造成器件特性衰退。
在高K厚栅介质层的器件中如何减小这种效应，从理论分析可知有两种方法：一是增大侧墙的厚度，二是降低侧墙的介电常数。前者不利于集成密度增大，后者是一种有效的办法，可以减小侧墙的耦合电容，从而减弱器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应。
随着器件尺寸的不断减小，短沟道效应越来越严重，为了克服短沟道效应的影响，栅氧层需要采用高K材料的厚栅介质层，这时，器件源漏的边缘电场通过侧墙的电容耦合效应对沟道的影响会变大。同时，器件尺寸的不断减小的同时，侧墙的厚度也不断减小，这时，接触孔通过侧墙的电容偶合影响栅极电势的效应会变大。
因此，本领域的技术人员致力于开发一种能有效降低侧墙材料的介电常数，从而减弱电容耦合影响沟道和栅极电势的半导体器件侧墙结构。
发明内容
鉴于上述的现有技术中的问题，本发明所要解决的技术问题是现有的技术中缺乏有效的降低侧墙材料的介电常数的侧墙结构。
本发明提供的一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，所述栅极的外侧设有空洞层，所述空洞层和所述栅极和半导体衬底之间设有SiO2层。
在本发明的一个较佳实施方式中，所述半导体衬底为硅衬底。
本发明还提供了半导体器件侧墙空洞层结构的制备方法，包括以下步骤：
步骤1，在设有栅极的半导体衬底上沉积一层无定形碳层；
步骤2，自对准刻蚀形成无定形碳侧墙；
步骤3，进行源、漏极离子注入、高温退火，其中，光阻去除采用湿法去除；
步骤4，沉积介质层，随后采用化学机械研磨至栅极顶部，并直至无定形碳侧墙露出；
步骤5，进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层；
步骤6，快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙；
步骤7，进行接触孔工艺。
在本发明的另一较佳实施方式中，所述半导体衬底为硅衬底。
在本发明的另一较佳实施方式中，所述步骤1中的沉积采用化学气相法沉积。
在本发明的另一较佳实施方式中，所述步骤1为先在设有栅极的半导体衬底上生长或沉积一层SiO2层，再沉积一层无定形碳层。
本发明的半导体器件侧墙空洞层结构结构简单，方法简便易行，通过在侧墙中引入空洞层，有效的降低侧墙材料的介电常数，尤其是针对具有高K厚栅介质层MOSFET和非挥发性存储器单元，可以有效减弱器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应和接触孔通过侧墙的电容偶合影响栅极电势的效应。
附图说明
图1是本发明的实施例的结构示意图；
图2是本发明的实施例形成无定形碳层的结构示意图；
图3是本发明的实施例形成无定形碳层侧墙的结构示意图；
图4是本发明的实施例化学机械研磨层间介质层后的结构示意图；
图5是本发明的实施例灰化侧墙的结构示意图；
图6是本发明的实施例空洞层侧墙的结构示意图。
具体实施方式
以下将结合附图对本发明做具体阐释。
如图1中所示的本发明的实施例的一种半导体器件侧墙空洞层结构，包括半导体衬底1、栅极2、介质层3和接触孔4。栅极2的外侧设有空洞层5，空洞层5和栅极2和半导体衬底1之间设有SiO2层6。
本发明通过在侧墙中引入空洞层，有效的降低侧墙材料的介电常数，从而减弱器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应和接触孔通过侧墙的电容偶合影响栅极电势的效应。
在本发明的实施例中，半导体衬底优选为硅衬底。
本发明的实施例的半导体器件侧墙空洞层结构的制备方法，包括以下步骤：
如图2中所示，步骤1，在设有栅极2的半导体衬底1上沉积一层无定形碳层7；优选步骤1为先在设有栅极的半导体衬底上生长或沉积一层SiO2层6，再沉积一层无定形碳层7。
如图3中所示，步骤2，自对准刻蚀形成无定形碳侧墙71，需注意的是从自对准刻蚀形成侧墙完成后到灰化形成空洞层之间的光阻去除工艺只允许用湿法去除，而不允许用干法去除，即不允许用灰化工艺，以保证无定形碳侧墙保留至空洞层工艺为止；
步骤3，进行源、漏极离子注入、高温退火、自对准金属硅合金工艺；
如图4中所示，步骤4，沉积介质层3，随后采用化学机械研磨至栅极2顶部，并直至无定形碳侧墙71露出；
如图5中所示，步骤5，进行灰化处理将无定形碳侧墙71全部灰化干净，并继续灰化直至栅极2和露出的硅表面形成一层SiO2层6；该薄层SiO2可有效防止栅极和沟道短路。当步骤1中已生成SiO2层时，步骤5中进行灰化处理将无定形碳侧墙71全部灰化干净即可，不需继续灰化。
如图6中所示，步骤6，快速填充介质层3，使去除了无定形碳侧墙的部分仍然保留着孔隙，从而在半导体器件的侧墙中引入空洞层，以减小半导体侧墙的K值；
如图1中所示，步骤7，进行接触孔工艺。
在本发明的实施例中，优选半导体衬底为硅衬底。
此外，在本发明的实施例中，步骤1中的沉积采用化学气相法沉积。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (5)

1.一种半导体器件侧墙空洞层结构，包括半导体衬底、栅极、介质层和接触孔，其特征在于，所述栅极的外侧设有空洞层，所述空洞层和所述栅极和半导体衬底之间设有SiO2层；
所述半导体器件侧墙空洞层结构的制备方法包括以下步骤：
步骤1，在设有栅极的半导体衬底上沉积一层无定形碳层；
步骤2，自对准刻蚀形成无定形碳侧墙；
步骤3，进行源、漏极离子注入、高温退火，其中，光阻去除采用湿法去除；
步骤4，沉积介质层，随后采用化学机械研磨至栅极顶部，并直至无定形碳侧墙露出；
步骤5，进行灰化处理将无定形碳侧墙全部灰化干净，并继续灰化直至栅极和露出的硅表面形成一层SiO2层；
步骤6，快速填充介质层，使去除了无定形碳侧墙的部分仍然保留着孔隙；
步骤7，进行接触孔工艺。
2.如权利要求1所述的半导体器件侧墙空洞层结构，其特征在于，所述半导体衬底为硅衬底。
3.如权利要求1所述的半导体器件侧墙空洞层结构，其特征在于，所述半导体衬底为硅衬底。
4.如权利要求1所述的半导体器件侧墙空洞层结构，其特征在于，所述步骤1中的沉积采用化学气相法沉积。
5.如权利要求1所述的半导体器件侧墙空洞层结构，其特征在于，所述步骤1为先在设有栅极的半导体衬底上生长或沉积一层SiO2层，再沉积一层无定形碳层。
CN201210066519.0A 2012-03-14 2012-03-14 半导体器件侧墙空洞层结构及其制备方法 Active CN102610646B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210066519.0A CN102610646B (zh) 2012-03-14 2012-03-14 半导体器件侧墙空洞层结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210066519.0A CN102610646B (zh) 2012-03-14 2012-03-14 半导体器件侧墙空洞层结构及其制备方法

Publications (2)

Publication Number Publication Date
CN102610646A CN102610646A (zh) 2012-07-25
CN102610646B true CN102610646B (zh) 2015-01-07

Family

ID=46527906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210066519.0A Active CN102610646B (zh) 2012-03-14 2012-03-14 半导体器件侧墙空洞层结构及其制备方法

Country Status (1)

Country Link
CN (1) CN102610646B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824765B (zh) * 2013-11-26 2017-05-17 上海华力微电子有限公司 栅极侧墙图形化的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324111A (ja) * 2002-05-02 2003-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN101853879A (zh) * 2006-10-12 2010-10-06 三菱电机株式会社 场效应晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324111A (ja) * 2002-05-02 2003-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN101853879A (zh) * 2006-10-12 2010-10-06 三菱电机株式会社 场效应晶体管

Also Published As

Publication number Publication date
CN102610646A (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
CN102768957B (zh) 鳍式场效应晶体管及其制造方法
CN105097701A (zh) 静态存储单元的形成方法
CN102376715B (zh) 一种无电容型动态随机访问存储器结构及其制备方法
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
CN102468303B (zh) 半导体存储单元、器件及其制备方法
CN1835248A (zh) 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法
CN104078357A (zh) 鳍式场效应管的形成方法
CN102610646B (zh) 半导体器件侧墙空洞层结构及其制备方法
CN102130006A (zh) 沟槽型双层栅功率mos晶体管的制备方法
CN102623343B (zh) 半导体器件侧墙空洞层制备方法
CN101593703B (zh) 金属氧化物半导体场效应晶体管的制造方法及其器件
CN103187280A (zh) 鳍式场效应晶体管的制作方法
CN102543821A (zh) 浅沟槽隔离结构的形成方法
CN102737972A (zh) 沟槽式栅极结构及其制作方法
CN104022082A (zh) 静态存储单元及其形成方法
CN102479746B (zh) 减少金属栅电极和接触孔之间寄生电容的方法
CN102437125A (zh) 提高浮体效应存储单元写入速度的方法及存储单元
CN102446750A (zh) 提高附体动态随机存储单元写入速度的侧墙刻蚀方法
CN103390555B (zh) 金属氧化物半导体晶体管的制作方法
CN103383961A (zh) FinFET结构及其制造方法
CN100501971C (zh) 提高高压栅氧化层均匀性的工艺方法
CN102208351B (zh) 空气侧墙围栅硅纳米线晶体管的制备方法
CN203521428U (zh) 具有u形管状沟道的无pn结晶体管
CN105742249A (zh) 改善sonos存储器读取操作能力的方法
CN104752357B (zh) 存储器的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant