CN101593703B - 金属氧化物半导体场效应晶体管的制造方法及其器件 - Google Patents

金属氧化物半导体场效应晶体管的制造方法及其器件 Download PDF

Info

Publication number
CN101593703B
CN101593703B CN2009100497935A CN200910049793A CN101593703B CN 101593703 B CN101593703 B CN 101593703B CN 2009100497935 A CN2009100497935 A CN 2009100497935A CN 200910049793 A CN200910049793 A CN 200910049793A CN 101593703 B CN101593703 B CN 101593703B
Authority
CN
China
Prior art keywords
grid
semiconductor substrate
groove
oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100497935A
Other languages
English (en)
Other versions
CN101593703A (zh
Inventor
孔蔚然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2009100497935A priority Critical patent/CN101593703B/zh
Publication of CN101593703A publication Critical patent/CN101593703A/zh
Application granted granted Critical
Publication of CN101593703B publication Critical patent/CN101593703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开一种金属氧化物半导体场效应晶体管的制造方法及其器件，其制造方法为：提供一半导体衬底；在所述半导体衬底表面上形成一绝缘层；在所述绝缘层上形成一凹槽；分别在所述凹槽侧壁下方的半导体衬底内形成轻掺杂漏极区；在所述凹槽的侧壁上分别形成栅极侧墙；在所述栅极侧墙之间的凹槽表面上形成栅极介电层；在所述栅极侧墙和栅极介电层围成的收容空间内形成栅极；去除所述绝缘层；在所述栅极侧墙两侧的半导体衬底内，分别形成源极区和漏极区。本发明的制造方法突破了光刻设备能够实现的最小栅长的限制，缩小了源极区和漏极区之间形成的沟道长度；依照上述方法形成的器件有助于增强器件的开启电流，减小短沟道效应导致的漏电。

Description

金属氧化物半导体场效应晶体管的制造方法及其器件
技术领域
本发明涉及一种半导体制造方法及其器件，具体地说，涉及一种金属氧化物半导体场效应晶体管的制造方法及其器件。
背景技术
随着半导体技术工艺的进步，成本更低、功耗更小、速度更快的半导体器件已经成为半导体以及电子产业的普遍追求的目标之一。为了实现上述目标，提高集成度，缩小单元面积，在同样面积的芯片内制造更多的晶体管，半导体器件的尺寸需要持续地随着技术发展而进行微缩，栅极长度变得更短。为了获得更短的栅长，通常的方法是升级光刻设备。目前光刻机已经成为半导体制造中最为昂贵的设备，一台193nm的光刻机的价格高达数千万美元。升级光刻设备需要巨额的投入。
发明内容
本发明要解决的技术问题是：提供一种金属氧化物半导体场效应晶体管的制造方法及其器件，突破光刻设备能够实现的最小栅长的限制。
为解决上述技术问题，本发明提供一种金属氧化物半导体场效应晶体管的制造方法，该制造方法包括如下步骤：
提供一半导体衬底；
在所述半导体衬底表面上形成一绝缘层；
在所述绝缘层上形成一凹槽；
分别在所述凹槽侧壁下方的半导体衬底内形成轻掺杂漏极区(LDD)；
在所述凹槽的侧壁上分别形成栅极侧墙；
在所述栅极侧墙之间的凹槽表面上形成栅极介电层；
在所述栅极侧墙和栅极介电层围成的收容空间内形成栅极；
去除所述绝缘层；
在所述栅极侧墙两侧的半导体衬底内，分别形成源极区和漏极区，所述源极区和漏极区与同侧的轻掺杂漏极区相连。
进一步的，所述轻掺杂漏极区是采用离子注入的方式，以一定的倾角注入所述凹槽而形成的，所述倾角为离子注入方向与绝缘层表面形成的夹角。
进一步的，所述栅极介电层为硅的氧化物、硅的氮氧化物、HfO2或者其他高介电常数的介质层。
进一步的，所述栅极侧墙为氧化物、氮化物、氧化物与氮化物的组合或者其他介质。
进一步的，所述绝缘层为氧化物、氮化物、氧化物与氮化物的组合或者其他介质。
本发明还提供一种采用上述倾斜离子注入的方法制造的金属氧化物半导体场效应管，包括，
半导体衬底；
栅极介电层，位于所述半导体衬底表面上；
栅极，位于所述栅极介电层上；
栅极侧墙，位于所述栅极介电层以及栅极叠加而成的两侧；
轻掺杂漏极区，分别位于所述栅极侧墙下方的半导体衬底内；
源极区和漏极区，分别位于所述栅极侧墙两侧的半导体衬底内，并与同侧的轻掺杂漏极区相连，两侧轻掺杂漏极区在沟道之间的距离随着轻掺杂漏极区注入半导体衬底深度的增加而增加。
与现有技术相比，本发明通过在绝缘层上先形成一凹槽，再形成栅极侧墙并且在栅极侧墙之间生长形成栅极介电层以及栅极，从而突破了光刻设备能够实现的最小栅长的限制，缩小了源极区和漏极区之间形成的沟道长度。
而且，采用倾斜离子注入形成LDD这种方法制造的器件，具有独特的LDD结构，LDD的边缘形成一斜面。在靠近半导体衬底表面的位置，栅极两侧的LDD具有较短的距离，有助于增强器件的开启电流，从而提高器件的性能；随着LDD注入半导体衬底深度的增加，LDD之间的距离也逐渐增加，有助于抑制短沟道效应，减小关断电流；对于使用Pocket离子注入的器件，还有助于降低Pocket的注入剂量，从而减小由Pocket导致的reverse-short channel effect(逆短沟道效应)，以及Pocket重掺杂导致的源漏与Pocket之间的P-N结漏电。
附图说明
图1A～图1I为本发明制造流程的截面示意图。
具体实施方式
为了更清楚了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
请参阅图1A，提供一半导体衬底1，可选择地，根据需要，所述半导体衬底1中为P型衬底，或者为N型衬底，并在衬底内形成P阱(NMOS)或者N阱(PMOS)，然后在该半导体衬底1的表面上通过沉积的方式形成一绝缘层2，如图1B所示。所述绝缘层2为硅的氧化物、氮化物或氧化物与氮化物的组合物，比如二氧化硅(SiO2)、氮化硅(SiN)，或者其他介质。
然后，在所述绝缘层2上通过刻蚀的方式刻蚀出一凹槽3，露出半导体衬底1，如图1C所示。
接着，在所述凹槽3上，采用离子注入以一倾斜的角度注入所述凹槽3，从而在所述凹槽3侧壁下方的半导体衬底内形成轻掺杂漏极区(LDD)4，形成的LDD 4如图1D所示，其中一部分位于凹槽3底部的下方，另一部分沿横向扩散至凹槽3侧壁以外的区域，LDD4的具体深度和横向宽度由离子注入的剂量和倾角决定。倾角为离子注入的方向与所述绝缘层表面2的夹角(图1D中的∠a和∠b)。实际生产中，可根据器件的最小栅长的长度以及绝缘层2厚度而选取合适的离子注入角度，对于制造对称的器件，可以采用对称注入的方式，对于非对称的器件，可以采用不同的倾斜角度注入离子。本实施例中，可以选取对称注入的方式，其∠a＝∠b＝45°来实施。
LDD4结构可以有效地降低器件的漏端最大电场，有效抑制了热载流子效应，从而可以减缓器件的退化，延长器件的使用寿命。
在完成上述LDD4后，继续在所述凹槽3两侧的侧壁上采用化学气相沉积介质层，然后进行刻蚀去除多余部分，形成栅极侧墙5，如图1E所示。所述栅极侧墙5可以为氧化物、氮化物或氧化物与氮化物的组合物，比如二氧化硅(SiO2)、氮化硅(SiN)，或者其他介质，如FSG(fluorinated silicate glass：掺杂氟的硅玻璃)等。
然后，在所述栅极侧墙5之间的凹槽表面上氧化或者沉积介质层形成栅极介电层6，如图1F所示。所述栅极介电层6为硅的氧化物，如二氧化硅(SiO2)、硅的氮氧化物，如氮氧化硅、HfO2(二氧化铪)或者其他介质，如Al2O3、Si3N4、ZrO2等均可。本实施例中，所述栅极介电层6为硅的氧化物二氧化硅。
接着，在所述栅极侧墙5和栅极介电层6围成的收容空间内沉积形成栅极7，如图1G所示，所述栅极7为N型或P型多晶硅栅极或者金属栅极，根据所述半导体衬底1形成的离子阱、源极区8和漏极区9类型而选择相应的类型。
本实施例中，通过在绝缘层2上先形成一较宽的凹槽3，并在此凹槽3两侧的侧壁上形成栅极侧墙(spacer)5，并在所述栅极侧墙5内、凹槽3底面上沉积形成栅极介电层6以及栅极7，从而相应的实现缩小栅极长度，克服了光刻设备的光刻精度限制，大大降低了光刻精度的要求，这也意味着使用较老的光刻设备来制造更先进的半导体，比如用于制造0.13um制程的光刻设备可以延迟使用到下一代0.09um制程，从而减少了设备的投资，节省了大量的成本。
然后，通过干法(等离子刻蚀)或者湿法(溶液刻蚀)将沉积在所述半导体衬底1表面上的绝缘层2去除掉，露出所述半导体衬底1的表面，刻蚀去除所述绝缘层2后形成的截面示意图如图1H所示。
紧接着，在所述栅极侧墙5两侧的半导体衬底1表面下方，通过离子注入掺杂的方式分别形成源极区8和漏极区9，所述源极区8和漏极区9与同侧的LDD4相连，如图1I所示。所述源极区8与漏极区9的掺杂类型由所需要制造的晶体管类型确定。N型的晶体管需要源极区8与漏极区9掺杂为N型，P型的晶体管则需要掺杂为P型，上述的LDD4其掺杂类型与源极区8与漏极区9的掺杂类型相同。
请参阅图1I，图1I为本发明实施例采用倾斜离子注入方法形成LDD的金属氧化物半导体场效应晶体管，包括：半导体衬底1，栅极介电层6，位于所述半导体衬底1表面上，栅极7，位于所述栅极介电层6上，栅极侧墙5，位于所述栅极介电层6以及栅极7叠加而成的两侧，LDD4，分别位于所述栅极侧墙5下方的半导体衬底1内，源极区8和漏极区9，分别位于所述栅极侧墙5两侧的半导体衬底1内，并与同侧的LDD4区相连，两侧LDD4之间的距离随着LDD4注入半导体衬底1深度的增加而增加。
采用倾斜离子注入形成LDD4这种方法制造的器件，具有独特的LDD结构，LDD4的边缘形成一斜面。在靠近半导体衬底1表面的位置，栅极两侧的LDD具有较短的距离，有助于增强器件的开启电流，从而提高器件的性能；随着LDD4注入半导体衬底1深度的增加，LDD4之间的距离也逐渐增加，有助于抑制短沟道效应，减小关断电流；对于使用Pocket离子注入的器件，还有助于降低Pocket的注入剂量，从而减小由Pocket导致的reverse-short channel effect(逆短沟道效应)，以及Pocket重掺杂导致的源漏与Pocket之间的P-N结漏电。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (4)

1.一种金属氧化物半导体场效应晶体管的制造方法，其特征在于，包括如下步骤：
提供一半导体衬底；
在所述半导体衬底表面上形成一绝缘层；
仅在所述绝缘层上形成一凹槽；
分别在所述凹槽侧壁下方的半导体衬底内形成轻掺杂漏极区，所述轻掺杂漏极区是采用离子注入的方式，以一定的倾角注入所述凹槽而形成的，所述倾角为离子注入方向与绝缘层表面形成的夹角，其中，所述轻掺杂漏极区仅位于所述半导体衬底的表面位置，所述轻掺杂漏极区一部分位于所述凹槽底部的下方，另一部分沿横向扩散至所述凹槽侧壁以外的区域；
在所述凹槽的侧壁上分别形成栅极侧墙；
在所述栅极侧墙之间的凹槽表面上形成栅极介电层；
在所述栅极侧墙和栅极介电层围成的收容空间内形成栅极；
去除所述绝缘层；
在所述栅极侧墙两侧的半导体衬底内，分别形成源极区和漏极区，所述源极区和漏极区与同侧的轻掺杂漏极区相连。
2.如权利要求1所述的制造方法，其特征在于：所述栅极介电层为硅的氧化物、硅的氮氧化物、HfO2或者其他高介电常数的介质层。
3.如权利要求1所述的制造方法，其特征在于：所述栅极侧墙为氧化物、氮化物、氧化物与氮化物的组合或者其他介质。
4.如权利要求1所述的制造方法，其特征在于：所述绝缘层为氧化物、氮化物、氧化物与氮化物的组合或者其他介质。
CN2009100497935A 2009-04-22 2009-04-22 金属氧化物半导体场效应晶体管的制造方法及其器件 Active CN101593703B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100497935A CN101593703B (zh) 2009-04-22 2009-04-22 金属氧化物半导体场效应晶体管的制造方法及其器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100497935A CN101593703B (zh) 2009-04-22 2009-04-22 金属氧化物半导体场效应晶体管的制造方法及其器件

Publications (2)

Publication Number Publication Date
CN101593703A CN101593703A (zh) 2009-12-02
CN101593703B true CN101593703B (zh) 2013-12-04

Family

ID=41408287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100497935A Active CN101593703B (zh) 2009-04-22 2009-04-22 金属氧化物半导体场效应晶体管的制造方法及其器件

Country Status (1)

Country Link
CN (1) CN101593703B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941171B1 (en) * 2016-11-18 2018-04-10 Monolithic Power Systems, Inc. Method for fabricating LDMOS with reduced source region
CN110265481B (zh) * 2018-08-10 2023-01-17 友达光电股份有限公司 晶体管装置
CN109616447A (zh) * 2018-12-13 2019-04-12 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1205980A1 (en) * 2000-11-07 2002-05-15 Infineon Technologies AG A method for forming a field effect transistor in a semiconductor substrate
CN1679169A (zh) * 2003-01-31 2005-10-05 富士通株式会社 半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1205980A1 (en) * 2000-11-07 2002-05-15 Infineon Technologies AG A method for forming a field effect transistor in a semiconductor substrate
CN1679169A (zh) * 2003-01-31 2005-10-05 富士通株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN101593703A (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
CN101814523A (zh) 半导体装置及其制造方法
CN103985711A (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN104022064A (zh) 于集成电路产品的不同结构上形成不对称间隔件的方法
CN104752218A (zh) 半导体器件的形成方法
CN104733314A (zh) 半导体结构及其形成方法
CN101399287A (zh) 横向扩散金属氧化物半导体结构
CN101593703B (zh) 金属氧化物半导体场效应晶体管的制造方法及其器件
CN105789055A (zh) Mos结构及其形成方法
CN102800594A (zh) Pmos管的制作方法
CN103137489B (zh) 半导体器件的制作方法
CN104425520A (zh) 半导体器件及形成方法
CN102651321B (zh) 一种半导体器件的制备方法
CN101656212A (zh) T型金属栅极的mos晶体管制作工艺方法
CN102364663A (zh) 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件
CN103474335B (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN102110636A (zh) 改善反窄沟道效应及制作mos晶体管的方法
CN102446766B (zh) Mosfet形成方法
CN101593704A (zh) 金属氧化物半导体场效应晶体管的制造方法
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
CN103426766B (zh) Pmos晶体管及其形成方法
CN103187300A (zh) 鳍式场效应晶体管及其形成方法
CN102130161A (zh) 功率场效应管及其制造方法
CN104779273A (zh) Cmos器件的栅极结构及其制造方法
CN104167363A (zh) 在FinFET器件上形成离子注入侧墙保护层的方法
CN105374684A (zh) Pmos结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai