CN101656212A - T型金属栅极的mos晶体管制作工艺方法 - Google Patents
T型金属栅极的mos晶体管制作工艺方法 Download PDFInfo
- Publication number
- CN101656212A CN101656212A CN200810043723A CN200810043723A CN101656212A CN 101656212 A CN101656212 A CN 101656212A CN 200810043723 A CN200810043723 A CN 200810043723A CN 200810043723 A CN200810043723 A CN 200810043723A CN 101656212 A CN101656212 A CN 101656212A
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- oxide layer
- utmost point
- metal
- type polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种T型金属栅极的MOS晶体管制作工艺方法，包括如下步骤：第1步，淀积一多晶硅层；第2步，刻蚀出T型多晶硅栅极；第3步，在T型多晶硅栅极四周形成氧化硅层；第4步，光刻形成源区、漏区，对源区、漏区进行轻掺杂漏注入；第5步，形成侧墙，在源区、漏区进行源/漏注入形成源极和漏极；第6步，在源极和漏极之上制作一金属硅化物层；第7步，淀积一金属前电介质层；第8步，化学机械研磨金属前电介质层；第9步，刻蚀形成T型孔洞；第10步，向T型孔洞中填充金属形成T型金属栅极。本发明制作的T型金属栅极，缩小了栅极底部线宽尺寸，减小了源极和漏极之间的实际沟道长度，满足了MOS晶体管日益提高的开启速度需求。
Description
技术领域
本发明涉及一种半导体集成电路的制造工艺方法，特别是涉及一种MOS晶体管的制作工艺方法。
背景技术
MOS晶体管是半导体集成电路的基本器件，它包括源极、漏极和栅极。目前的MOS晶体管中栅极最常用的材料是多晶硅。然而随着半导体制造工艺的发展，业界已逐渐采用金属栅极来替代传统的多晶硅栅极。
无论是采用多晶硅栅极还是金属栅极，MOS晶体管的开启速度都受制于栅极线宽尺寸。为了提高MOS晶体管的开启速度，就需要不断减少MOS晶体管的栅极线宽尺寸，而目前半导体集成电路的光刻、刻蚀等工艺无法无限制地缩小MOS晶体管的栅极线宽尺寸。
发明内容
本发明所要解决的技术问题是提供一种T型金属栅极的MOS晶体管制作工艺方法，所述方法可以制作具有T型金属栅极的MOS晶体管。
为解决上述技术问题，本发明T型金属栅极的MOS晶体管制作工艺方法应用于硅衬底的两个浅沟槽隔离区之间，所述硅衬底之上具有一氧化硅层，所述方法包括如下步骤：
第1步，在所述氧化硅层之上淀积一多晶硅层；
第2步，刻蚀所述多晶硅层与氧化硅层，刻蚀出T型多晶硅栅极，仅保留所述T型多晶硅栅极的下底面与硅衬底之间的氧化硅层；
第3步，在所述硅衬底之上和所述T型多晶硅栅极四周形成氧化硅层，所形成的氧化硅层与第2步保留的氧化硅层融为一体，所述融为一体的氧化硅层作为所述T型多晶硅栅极的衬垫层；
第4步，在所述T型多晶硅栅极两侧的硅衬底先进行光刻形成源区、漏区，再对源区、漏区进行轻掺杂漏注入；
第5步，在所述T型多晶硅栅极两侧的氧化硅层之外形成侧墙，在所述侧墙之外的源区、漏区进行源/漏注入形成所述MOS晶体管的源极和漏极；
第6步，在所述侧墙之外的所述源极和漏极之上制作一金属硅化物层；
第7步，在所述源极、漏极、侧墙和T型多晶硅栅极之上的氧化硅层之上淀积一金属前电介质层；
第8步，化学机械研磨所述金属前电介质层和所述T型多晶硅栅极之上的氧化硅层，直至露出所述T型多晶硅栅极为止；
第9步，刻蚀去除所述T型多晶硅栅极形成一T型孔洞；
第10步，向所述T型孔洞中填充金属形成所述MOS晶体管的T型金属栅极。
本发明制作的T型金属栅极，缩小了栅极底部线宽尺寸，减小了源极和漏极之间的实际沟道长度，满足了MOS晶体管日益提高的开启速度需求，减轻了传统了缩小栅极线宽尺寸对于光刻、刻蚀等工艺的压力。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1是本发明T型金属栅极的MOS晶体管制作工艺方法的流程图；
图2(a)～(j)是本发明T型金属栅极的MOS晶体管制作工艺方法的各步骤示意图。
图中附图标记为：10-硅衬底；11-浅沟槽隔离区；12-氧化硅层；13-多晶硅层；131-T型多晶硅栅极；132-T型金属栅极；14-源区；141-源极；15-漏区；151-漏极；16-侧墙；17-金属硅化物层；18-金属前电介质层；19-T型孔洞。
具体实施方式
请参阅图1，本发明T型金属栅极的MOS晶体管制作工艺方法包括如下步骤：
本发明的应用环境请参阅图2(a)，在硅衬底10上具有两个浅沟槽隔离区11，本发明所述方法就应用于硅衬底(silicon substrate)10在两个浅沟槽隔离区11之间的区域，硅衬底10之上还具有氧化硅层12。
第1步，请参阅图2(a)，在氧化硅层12之上淀积多晶硅(poly)层13。例如，可以采用化学气相淀积工艺。
第2步，请参阅图2(b)，刻蚀多晶硅层13与氧化硅层12，将多晶硅层13刻蚀出T型多晶硅栅极131，将氧化硅层12刻蚀为仅保留T型多晶硅栅极131的下底面与硅衬底10之间的氧化硅层12。
T型多晶硅栅极131的截面形状可以认为是一个矩形在上、一个倒梯形在下的结合体。倒梯形的上底边较长，下底边较短。矩形与倒梯形接触的边，与倒梯形的上底边等长。刻蚀T型栅极已经为现有技术。例如，可以采用特殊程序的光刻工艺。
第3步，请参阅图2(c)，在硅衬底10之上和T型多晶硅栅极131四周形成氧化硅层，所形成的氧化硅层与第2步保留的氧化硅层12融为一体，融为一体的氧化硅层12作为T型多晶硅栅极131的衬垫层(liner oxide)。
本步工艺相当于将第2步保留的氧化硅层12扩大至硅衬底10之上和T型多晶硅栅极131四周。
第4步，请参阅图2(d)，在T型多晶硅栅极131两侧的硅衬底10区域先进行光刻，以形成源区14和漏区15(源区14和漏区15的位置可以互换)。除源区14和漏区15以外的区域为光刻胶所保护。再对源区14、漏区15进行轻掺杂漏注入(LDD)，其特征是低能量、浅结。
第5步，请参阅图2(e)，在T型多晶硅栅极131两侧的氧化硅层12之外形成侧墙16。
例如，可以先在整个硅片表面淀积一氧化硅层，再利用干法刻蚀工艺去除氧化硅层来形成侧墙16。由于各项异性刻蚀特性，就会形成氧化硅的侧墙16。此时，氧化硅层12仅保留T型多晶硅栅极131的下底面、斜面与硅衬底10之间的部分、以及侧墙16与硅衬底10之间的部分。
在侧墙16之外的源区14、漏区15进行源/漏注入形成所述MOS晶体管的源极141和漏极151。
第6步，请参阅图2(f)，在侧墙16之外的源极141和漏极151之上制作金属硅化物(salicide)层17。制作金属硅化物已经为现有技术。例如，可以先将难熔金属淀积在侧墙16之外的源极141和漏极151之上，然后进行高温退火处理以形成金属硅化物。
第7步，请参阅图2(g)，在源极141、漏极151、侧墙16、T型多晶硅栅极131之上的氧化硅层12之上淀积金属前电介质(PMD，pre-metaldielectric)层18。
本步工艺相当于在整个硅片上淀积一层金属前电介质，金属前电介质可以是氧化硅或旋涂玻璃。优选情况下，金属前电介质层18在T型多晶硅栅极131之上的氧化硅层12之上的高度为1000至5000
。
第8步，请参阅图2(h)，以化学机械研磨(CMP，chemical mechanicalplanarization)工艺平坦、去除金属前电介质层18和T型多晶硅栅极131之上的氧化硅层12，采用终点监测方法(EPD，end point detect)监测，直至露出T型多晶硅栅极131为止。
第9步，请参阅图2(i)，刻蚀去除T型多晶硅栅极131形成一T型孔洞19。
第10步，请参阅图2(j)，向T型孔洞中19填充金属形成所述MOS晶体管的T型金属栅极132。例如，可先用淀积工艺向T型孔洞19中淀积金属，再用化学机械研磨工艺将T型孔洞19周围的、及凸出于T型孔洞19之外的金属研磨为平坦表面。
Claims (2)
1.一种T型金属栅极的MOS晶体管制作工艺方法，所述方法应用于硅衬底的两个浅沟槽隔离区之间，所述硅衬底之上具有一氧化硅层，其特征是：所述方法包括如下步骤：
第1步，在所述氧化硅层之上淀积一多晶硅层；
第2步，刻蚀所述多晶硅层与氧化硅层，刻蚀出T型多晶硅栅极，仅保留所述T型多晶硅栅极的下底面与硅衬底之间的氧化硅层；
第3步，在所述硅衬底之上和所述T型多晶硅栅极四周形成氧化硅层，所形成的氧化硅层与第2步保留的氧化硅层融为一体，所述融为一体的氧化硅层作为所述T型多晶硅栅极的衬垫层；
第4步，在所述T型多晶硅栅极两侧的硅衬底先进行光刻形成源区、漏区，再对源区、漏区进行轻掺杂漏注入；
第5步，在所述T型多晶硅栅极两侧的氧化硅层之外形成侧墙，在所述侧墙之外的源区、漏区进行源/漏注入形成所述MOS晶体管的源极和漏极；
第6步，在所述侧墙之外的所述源极和漏极之上制作一金属硅化物层；
第7步，在所述源极、漏极、侧墙和T型多晶硅栅极之上的氧化硅层之上淀积一金属前电介质层；
第8步，化学机械研磨所述金属前电介质层和所述T型多晶硅栅极之上的氧化硅层，直至露出所述T型多晶硅栅极为止；
第9步，刻蚀去除所述T型多晶硅栅极形成一T型孔洞；
第10步，向所述T型孔洞中填充金属形成所述MOS晶体管的T型金属栅极。
2.根据权利要求1所述的T型金属栅极的MOS晶体管制作工艺方法，其特征是：所述方法的第7步中，所述金属前电介质层在所述T型多晶硅栅极之上的氧化硅层之上的高度为1000至
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100437234A CN101656212B (zh) | 2008-08-21 | 2008-08-21 | T型金属栅极的mos晶体管制作工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100437234A CN101656212B (zh) | 2008-08-21 | 2008-08-21 | T型金属栅极的mos晶体管制作工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101656212A true CN101656212A (zh) | 2010-02-24 |
| CN101656212B CN101656212B (zh) | 2011-03-23 |
Family
ID=41710426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100437234A Active CN101656212B (zh) | 2008-08-21 | 2008-08-21 | T型金属栅极的mos晶体管制作工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101656212B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412127A (zh) * | 2010-09-17 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | “t”形金属栅电极的制作方法 |
| CN102479691A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及mos晶体管的形成方法 |
| CN102487010A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN103117213A (zh) * | 2011-11-16 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极形成方法 |
| CN103165447A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其制作方法 |
| CN111048417A (zh) * | 2018-10-12 | 2020-04-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1216427C (zh) * | 1998-12-07 | 2005-08-24 | 英特尔公司 | 带凹槽栅极的晶体管 |
| CN1147923C (zh) * | 2001-03-02 | 2004-04-28 | 中国科学院微电子中心 | 晶体管t型发射极或栅极金属图形的制造方法 |
-
2008
- 2008-08-21 CN CN2008100437234A patent/CN101656212B/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412127A (zh) * | 2010-09-17 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | “t”形金属栅电极的制作方法 |
| CN102412127B (zh) * | 2010-09-17 | 2013-10-16 | 中芯国际集成电路制造(上海)有限公司 | “t”形金属栅电极的制作方法 |
| CN102479691A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及mos晶体管的形成方法 |
| CN102487010A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN102487010B (zh) * | 2010-12-02 | 2013-11-06 | 中芯国际集成电路制造(北京)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN103117213A (zh) * | 2011-11-16 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极形成方法 |
| CN103117213B (zh) * | 2011-11-16 | 2015-10-07 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极形成方法 |
| CN103165447A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其制作方法 |
| CN111048417A (zh) * | 2018-10-12 | 2020-04-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111048417B (zh) * | 2018-10-12 | 2023-09-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101656212B (zh) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531438B2 (en) | Method of fabricating a recess channel transistor | |
| CN101656212B (zh) | T型金属栅极的mos晶体管制作工艺方法 | |
| CN101814523A (zh) | 半导体装置及其制造方法 | |
| CN105097649A (zh) | 半导体结构的形成方法 | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| US20200303519A1 (en) | Field Effect Transistor Based on Vertically Integrated Gate-All-Round Multiple Nanowire Channels | |
| CN103578996A (zh) | 晶体管制造方法 | |
| CN102709250B (zh) | 使用应力记忆技术的半导体器件制造方法 | |
| CN101202232B (zh) | 半导体器件的形成方法及半导体器件 | |
| KR100707590B1 (ko) | 다중 엘디디형 모스 트랜지스터 및 그 제조 방법 | |
| CN101599459A (zh) | 半导体器件的制造方法 | |
| US8143670B2 (en) | Self aligned field effect transistor structure | |
| KR100832017B1 (ko) | 채널면적을 증가시킨 반도체소자 및 그의 제조 방법 | |
| CN102810463A (zh) | 接触孔刻蚀方法 | |
| CN104779273B (zh) | Cmos器件的栅极结构及其制造方法 | |
| KR100912960B1 (ko) | 리세스채널을 갖는 트랜지스터 및 그의 제조 방법 | |
| KR100402355B1 (ko) | 반도체 소자의 쇼트 채널 트랜지스터 제조 방법 | |
| US8669616B2 (en) | Method for forming N-shaped bottom stress liner | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| CN100414675C (zh) | 间隙壁的移除方法及金属氧化物半导体晶体管的制造方法 | |
| KR20090069533A (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN102790085B (zh) | 半导体装置及其制造方法 | |
| KR100596927B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR100613370B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20090298271A1 (en) | Method for manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |