CN102412127B - “t”形金属栅电极的制作方法 - Google Patents

“t”形金属栅电极的制作方法 Download PDF

Info

Publication number
CN102412127B
CN102412127B CN 201010292576 CN201010292576A CN102412127B CN 102412127 B CN102412127 B CN 102412127B CN 201010292576 CN201010292576 CN 201010292576 CN 201010292576 A CN201010292576 A CN 201010292576A CN 102412127 B CN102412127 B CN 102412127B
Authority
CN
China
Prior art keywords
gate electrode
gate
etching
vertical replacement
shaped metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010292576
Other languages
English (en)
Other versions
CN102412127A (zh
Inventor
张翼英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010292576 priority Critical patent/CN102412127B/zh
Publication of CN102412127A publication Critical patent/CN102412127A/zh
Application granted granted Critical
Publication of CN102412127B publication Critical patent/CN102412127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明提供了一种“T”形金属栅电极的制作方法,首先在定义了“T”形高度的基础上,制作“T”形的“1”部分,然后制作“T”形的“一”部分。该方法简单易实现,并且准确地形成“T”形金属栅电极。

Description

“T”形金属栅电极的制作方法
技术领域
本发明涉及半导体逻辑电路制造领域,特别涉及一种“T”形金属栅电极的制作方法。
背景技术
目前,高介电常数绝缘材料和金属栅电极将被用于制造逻辑电路器件。
为了控制短沟道效应,更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现,但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层,厚度低于5.0纳米时,漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数绝缘材料取代二氧化硅,高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等,介电常数一般都大于15,采用这种材料能够进一步提高栅电极电容,同时栅电极漏电流又能够得到明显的改善。对于相同的栅氧化层厚度,将高介电常数绝缘材料与金属栅电极搭配,其栅电极漏电流将减少几个指数量级,而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。
现有技术中金属栅电极的形状有多种,包括垂直(vertical)栅电极、锥形(tapered)栅电极、倒梯形(reversed trapeziform)栅电极以及“T”形栅电极。上述形状的栅电极如图1所示。图1中高介电常数绝缘材料作为栅氧化层101,金属栅电极102位于栅氧化层101的上方。在实际应用中,越来越倾向于采用“T”形栅电极。这是因为:
垂直栅电极和锥形栅电极与接触孔(CT)的对准窗口都比较小,接触孔位于金属栅电极102的上方,如果栅电极的顶部较窄,则后续制作CT时,CT较难与栅电极对准,也就是说对准窗口较小。而且在后栅极制造工艺中,所述金属栅电极需要在层间介质层中填充,所述形状的金属栅电极上口较小,所以在层间介质层中难以填充,容易在填充的位置出现孔洞(void)。
倒梯形栅电极虽然顶部CD较大,与CT容易对准,但是很难精确的控制梯形角度,均匀性差,从而会影响栅电极的开启电压的均匀性与连贯性,使得形成的电路器件具有较差的电性。
因此,如何采用简单易实现的方法形成“T”形金属栅电极,成为越来越关注的问题。
发明内容
有鉴于此,本发明解决的技术问题是:如何形成“T”形金属栅电极。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明公开了一种“T”形金属栅电极的制作方法,该方法包括:
在半导体衬底上依次形成栅氧化层和垂直替代栅极;所述垂直替代栅极的高度定义了“T”形金属栅电极的高度;所述垂直替代栅极的宽度定义了“T”形金属栅电极“1”部分的宽度;
在垂直替代栅极的两侧形成侧壁层,以所述侧壁层和垂直替代栅极为掩膜,在半导体衬底中形成源漏区;
在半导体衬底上未形成有栅氧化层和垂直替代栅极的位置沉积层间介质层,所述层间介质层经过化学机械研磨之后的高度与垂直替代栅极齐平;
对垂直替代栅极进行第一次刻蚀,刻蚀高度为“T”形金属栅电极“一”部分的高度;
对垂直替代栅极两侧的层间介质层进行横向刻蚀,定义“T”形金属栅电极“一”部分的宽度;
对垂直替代栅极进行第二次刻蚀,去除剩余部分垂直替代栅极,形成“T”形沟槽;
在“T”形沟槽内,沉积形成“T”形金属栅电极。
所述垂直替代栅极为多晶硅栅极。
所述层间介质层为氮化层。
采用磷酸溶液刻蚀所述氮化层。
所述第一次或者第二次刻蚀多晶硅栅极的方法为干法刻蚀或者湿法刻蚀。
所述干法刻蚀多晶硅栅极的气体包括六氟化硫SF6或氯气Cl2
所述湿法刻蚀多晶硅栅极采用硝酸和氢氟酸的混合溶液。
由上述的技术方案可见,本发明采用后栅极工艺制作“T”形金属栅电极,首先在定义了“T”形高度的基础上,制作“T”形的“1”部分,然后制作“T”形的“一”部分。该方法简单易实现,具有“T”形的金属栅电极,由于其“一”部分面积较大,所以大大增加了与接触孔的对准窗口,而且在填充金属栅电极材料时,其“一”部分较大的开口,也不会在填充的位置出现孔洞。而且“T”形金属栅电极分为两部分制作,制作过程很容易控制,所以得到的形状比较规则,不会出现倒梯形金属栅电极中梯形角度难控制的问题。
附图说明
图1为垂直栅电极、锥形栅电极、倒梯形栅电极以及“T”形栅电极的结构示意图。
图2为本发明利用后栅极工艺制作“T”形金属栅电极的方法流程图。
图2a至图2g为本发明制作“T”形金属栅电极具体过程的结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示结构的示意图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
本发明利用后栅极工艺制作“T”形金属栅电极的方法流程图如图2所示,下面结合图2a至图2g进行详细说明,其包括以下步骤:
步骤21、如图2a所示,在半导体衬底200上依次形成具有高介电常数的栅氧化层101和垂直替代栅极201。高介电常数的栅氧化层101可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等,介电常数一般都大于15。垂直替代栅极201的高度决定了“T”形金属栅电极的高度,垂直替代栅极201的宽度决定了“T”形金属栅电极“1”部分的宽度。所述“T”形金属栅电极的高度以及“T”形金属栅电极“1”部分的宽度根据具体制程而定,不同的应用可以有不同的数值。
其中,具有垂直形状的替代栅极,可以通过在沉积的替代栅极材料上涂布光阻胶层,对所述光阻胶层进行图案化,定义垂直替代栅极的位置,然后以图案化的光阻胶层为掩膜进行刻蚀,得到垂直替代栅极。需要说明的是,因为最终形成的是金属栅电极,垂直替代栅极会被金属栅电极替代,也就是说垂直替代栅极最终是不存在的,所以作为垂直替代栅极的材料可以有多种,本发明实施例中替代栅极的材料为多晶硅。
步骤22、如图2b所示,在垂直替代栅极201的两侧形成侧壁层202,以所述侧壁层202和垂直替代栅极201为掩膜,在半导体衬底200中形成源漏区203。
其中,侧壁层的材料与后续沉积的层间介质层(ILD)的材料相同。
步骤23、如图2c所示,在半导体衬底200上,未形成有栅氧化层101和垂直替代栅极201的位置沉积层间介质层204,所述层间介质层204经过化学机械研磨(CMP)之后的高度与垂直替代栅极201齐平。层间介质层的材料也可以有多种,例如氧化层或者氮化层,本发明实施例中为氮化层。
步骤24、如图2d所示,对垂直替代栅极进行第一次刻蚀,刻蚀高度为“T”形金属栅电极“一”部分的高度。相应地,剩余部分垂直替代栅极201’的高度则定义了“T”形金属栅电极“1”部分的高度。
本发明实施例中刻蚀多晶硅栅极可以采用干法刻蚀,也可以采用湿法刻蚀。其中,干法刻蚀的气体可以包含六氟化硫(SF6)或氯气(Cl2);湿法刻蚀,具体可以采用硝酸和氢氟酸的混合溶液去除。无论干法刻蚀还是湿法刻蚀,都可以确保刻蚀多晶硅栅极的同时,不对其两侧的层间介质层进行刻蚀。
第一次刻蚀多晶硅栅极的高度根据具体需要的不同而不同,可以预先设定该步骤的刻蚀高度,即预先设定所需要的“T”形金属栅电极“一”部分的高度,具体来说,首先选择一片测试晶片,该晶片上形成有与产品晶片相同的结构。其中,产品晶片为其上已经分布了器件的晶片,最终可以经过多道工序成为成品;而测试晶片虽然测试结构与产品晶片相同,但在测试之后被废弃。测试晶片在刻蚀反应腔内进行多次试验,每次预先设定刻蚀时间进行刻蚀,并将刻蚀后的晶片置入测量机台进行高度测量,或者在原子粒显微镜下进行形貌观察,将最终达到预定刻蚀高度的刻蚀时间,作为同批晶片在刻蚀反应腔内进行刻蚀的预定刻蚀时间。
步骤25、如图2e所示,对垂直替代栅极两侧的层间介质层进行横向刻蚀,定义“T”形金属栅电极“一”部分的宽度。
对于本发明实施例中的氮化层,采用湿法刻蚀进行去除,具体采用磷酸溶液在第一次刻蚀垂直替代栅极的位置上继续横向刻蚀氮化层,以形成“一”部分的宽度。该步骤中湿法刻蚀主要是横向刻蚀,因此在纵向上基本上不会损失氮化层,只是继续扩大横向上的宽度。对于如何得到“T”形金属栅电极“一”部分的宽度,也是经过多次试验得到,根据多次试验结果,将最终达到预定“一”部分的宽度的刻蚀时间,作为同批晶片在磷酸中进行刻蚀的预定刻蚀时间。
步骤26、如图2f所示,对垂直替代栅极进行第二次刻蚀,去除剩余部分垂直替代栅极201’,形成“T”形沟槽。
其中,第二次刻蚀垂直替代栅极可以与第一次刻蚀垂直替代栅极的方法相同,同样可以确保刻蚀替代栅极的同时,不对其两侧的层间介质层进行刻蚀。
步骤27、如图2g所示,在“T”形沟槽内,沉积形成“T”形金属栅电极。沉积时该金属栅电极材料还会覆盖层间介质层204的表面,然后通过CMP,对层间介质层204表面上的金属栅电极材料进行抛光,最终形成“T”形金属栅电极205。其中,作为金属栅电极的材料可以为钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)中的任意两种或者三种的组合。
至此,“T”形金属栅电极制作完毕。
需要说明的是,高介电常数的栅氧化层可以在本发明的步骤21中就沉积形成,也可以在步骤21中仍然形成常规的由氧化物构成的栅氧化层,后续在沉积金属栅电极的材料之前,将常规栅氧化层去除,然后在该位置上沉积高介电常数的栅氧化层即可。由于本发明的关键不在于此,所以只以一种方式为例进行流程上的说明。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (7)

1.一种“T”形金属栅电极的制作方法,该方法包括:
在半导体衬底上依次形成栅氧化层和垂直替代栅极;所述垂直替代栅极的高度定义了“T”形金属栅电极的高度;所述垂直替代栅极的宽度定义了“T”形金属栅电极“1”部分的宽度;
在垂直替代栅极的两侧形成侧壁层,以所述侧壁层和垂直替代栅极为掩膜,在半导体衬底中形成源漏区;
在半导体衬底上未形成有栅氧化层和垂直替代栅极的位置沉积层间介质层,所述层间介质层经过化学机械研磨之后的高度与垂直替代栅极齐平;
对垂直替代栅极进行第一次刻蚀,刻蚀高度为“T”形金属栅电极“一”部分的高度;
对垂直替代栅极两侧的层间介质层进行横向刻蚀,定义“T”形金属栅电极“一”部分的宽度;
对垂直替代栅极进行第二次刻蚀,去除剩余部分垂直替代栅极,形成“T”形沟槽;
在“T”形沟槽内,沉积形成“T”形金属栅电极。
2.如权利要求1所述的方法,其特征在于,所述垂直替代栅极为多晶硅栅极。
3.如权利要求2所述的方法,其特征在于,所述层间介质层为氮化层。
4.如权利要求3所述的方法,其特征在于,采用磷酸溶液刻蚀所述氮化层。
5.如权利要求2所述的方法,其特征在于,所述第一次或者第二次刻蚀多晶硅栅极的方法为干法刻蚀或者湿法刻蚀。
6.如权利要求5所述的方法,其特征在于,所述干法刻蚀多晶硅栅极的气体包括六氟化硫SF6或氯气Cl2
7.如权利要求5所述的方法,其特征在于,所述湿法刻蚀多晶硅栅极采用硝酸和氢氟酸的混合溶液。
CN 201010292576 2010-09-17 2010-09-17 “t”形金属栅电极的制作方法 Active CN102412127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010292576 CN102412127B (zh) 2010-09-17 2010-09-17 “t”形金属栅电极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010292576 CN102412127B (zh) 2010-09-17 2010-09-17 “t”形金属栅电极的制作方法

Publications (2)

Publication Number Publication Date
CN102412127A CN102412127A (zh) 2012-04-11
CN102412127B true CN102412127B (zh) 2013-10-16

Family

ID=45914147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010292576 Active CN102412127B (zh) 2010-09-17 2010-09-17 “t”形金属栅电极的制作方法

Country Status (1)

Country Link
CN (1) CN102412127B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022026B (zh) * 2013-03-01 2016-08-03 中芯国际集成电路制造(上海)有限公司 多晶硅栅极的形成方法
CN104103592A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 一种闪存存储器的制造方法
CN103441073A (zh) * 2013-08-29 2013-12-11 上海宏力半导体制造有限公司 低功耗mos器件栅极刻蚀方法及低功耗mos器件制造方法
CN110729183B (zh) * 2018-07-16 2022-08-23 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法以及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216427A (zh) * 1997-10-30 1999-05-12 沈阳信息技术研究所 视频像控录像控制器
CN1147923C (zh) * 2001-03-02 2004-04-28 中国科学院微电子中心 晶体管t型发射极或栅极金属图形的制造方法
CN101656212A (zh) * 2008-08-21 2010-02-24 上海华虹Nec电子有限公司 T型金属栅极的mos晶体管制作工艺方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002532870A (ja) * 1998-12-07 2002-10-02 インテル・コーポレーション 切欠きゲートを備えたトランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216427A (zh) * 1997-10-30 1999-05-12 沈阳信息技术研究所 视频像控录像控制器
CN1147923C (zh) * 2001-03-02 2004-04-28 中国科学院微电子中心 晶体管t型发射极或栅极金属图形的制造方法
CN101656212A (zh) * 2008-08-21 2010-02-24 上海华虹Nec电子有限公司 T型金属栅极的mos晶体管制作工艺方法

Also Published As

Publication number Publication date
CN102412127A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
US9130029B2 (en) Recessing and capping of gate structures with varying metal compositions
CN102412128B (zh) 倒梯形替代栅极及倒梯形金属栅电极的制作方法
TW202046409A (zh) 半導體結構的形成方法
CN107665858A (zh) 集成电路器件及其形成方法
CN101258588B (zh) 用于制造半导体功率器件的方法
US11495494B2 (en) Methods for reducing contact depth variation in semiconductor fabrication
CN102412127B (zh) “t”形金属栅电极的制作方法
CN103681604B (zh) 带有自对准接触孔的半导体器件及其制备方法
US20210013214A1 (en) Apparatus including access line structures and related methods and electronic systems
CN108091574A (zh) 金属氧化物半导体场效应晶体管及其制作方法
US20190198343A1 (en) Self-aligned planarization of low-k dielectrics and method for producing the same
US9589850B1 (en) Method for controlled recessing of materials in cavities in IC devices
CN102054674B (zh) 金属栅电极和金属栅电极的制作方法
KR20130074246A (ko) 반도체 장치의 캐패시터 제조방법
US20130040465A1 (en) Etch-Back Method for Planarization at the Position-Near-Interface of an Interlayer Dielectric
CN104810371B (zh) 半导体存储器件及其制作方法
CN103531460B (zh) 倒梯形替代栅极的制作方法
CN102543698B (zh) 一种金属栅极的制作方法
CN102569049B (zh) 一种金属栅极的制作方法
CN102479746B (zh) 减少金属栅电极和接触孔之间寄生电容的方法
US20230105066A1 (en) Semiconductor device with uneven electrode surface and method for fabricating the same
KR20100026326A (ko) 넥프리 수직게이트를 구비한 반도체장치 제조 방법
KR100532968B1 (ko) 반도체 장치의 패턴 형성 방법
KR20070098347A (ko) 스페이서를 갖는 반도체소자의 제조 방법
KR20080010996A (ko) 반도체 소자의 랜딩플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant