CN104952725A - 一种半导体器件及其制造方法 - Google Patents

Abstract

本发明提供一种半导体器件及其制造方法，所述方法包括：提供半导体衬底，在半导体衬底上形成有栅极结构；在栅极结构的两侧依次形成紧靠栅极结构的偏移侧墙和紧靠偏移侧墙的主侧墙，其中，偏移侧墙的构成材料满足以下条件：后续实施湿法蚀刻去除主侧墙时采用的热磷酸对主侧墙的构成材料和偏移侧墙的构成材料的蚀刻选择比大于20。根据本发明，不需要在主侧墙和偏移侧墙之间形成额外的由氧化物构成的侧墙，从而降低工艺复杂度和工艺成本。

Description

一种半导体器件及其制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成位于栅极结构两侧的侧墙的方法以及采用该方法制造的半导体器件。

背景技术

在半导体制造工艺中，在半导体衬底上形成栅极结构之后，需要在栅极结构的两侧形成多个侧墙。如图1所示，在半导体衬底100上形成栅极结构101（作为示例，栅极结构101包括自下而上层叠的栅极介电层101a、栅极材料层101b和栅极硬掩蔽层101c）之后，在栅极结构101两侧的半导体衬底100中形成LDD（轻掺杂漏极）区之前，需要在栅极结构101的两侧形成偏移侧墙（offset spacer）102，偏移侧墙102的构成材料为氮化硅。在后续实施各项工艺之前，偏移侧墙102均不被去除，其可以作为高k-金属栅极结构两侧的侧壁结构。在半导体衬底100的PMOS区的将要形成源/漏区的部分形成用于填充嵌入式锗硅层的凹槽、在半导体衬底100的NMOS区的将要形成源/漏区的部分形成用于填充嵌入式碳硅层的凹槽以及实施源/漏区注入以在栅极结构101两侧的半导体衬底100中形成源/漏区之前，均需要形成主侧墙（main spacer），所述主侧墙由第一侧墙103和第二侧墙104构成，其中，第一侧墙103位于偏移侧墙102和第二侧墙104之间，第二侧墙104的构成材料为氮化硅，第一侧墙103的构成材料为氧化物，其作用在于后续在半导体衬底100上沉积层间介电层之前去除第二侧墙104时保护偏移侧墙102不受湿法蚀刻腐蚀液的损伤。由此可见，形成第一侧墙103所需实施的工艺增大了工艺的复杂度，进而造成工艺成本的增加。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述栅极结构的两侧依次形成紧靠所述栅极结构的偏移侧墙和紧靠所述偏移侧墙的主侧墙，其中，所述偏移侧墙的构成材料满足以下条件：后续实施湿法蚀刻去除所述主侧墙时采用的热磷酸对所述主侧墙的构成材料和所述偏移侧墙的构成材料的蚀刻选择比大于20。

进一步，所述偏移侧墙的构成材料为SiOCN，所述主侧墙的构成材料为氮化硅。

进一步，形成所述偏移侧墙之后且形成紧靠所述偏移侧墙的主侧墙之前，实施轻掺杂离子注入并退火，以在所述偏移侧墙两侧的半导体衬底中形成LDD区。

进一步，形成所述LDD区之后，实施袋状区离子注入并退火，以在所述偏移侧墙两侧的半导体衬底中形成袋状区。

进一步，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

本发明还提供一种半导体器件，包括：半导体衬底；形成在所述半导体衬底上的栅极结构；位于所述栅极结构的两侧且紧靠所述栅极结构的偏移侧墙，其中，所述偏移侧墙的构成材料满足以下条件：后续实施湿法蚀刻去除紧靠所述偏移侧墙的主侧墙时采用的热磷酸对所述主侧墙的构成材料和所述偏移侧墙的构成材料的蚀刻选择比大于20。

进一步，所述偏移侧墙的构成材料为SiOCN，所述主侧墙的构成材料为氮化硅。

进一步，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

根据本发明，不需要在所述主侧墙和所述偏移侧墙之间形成额外的由氧化物构成的侧墙，从而降低工艺复杂度和工艺成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为根据现有技术在栅极结构的两侧形成多个侧墙之后的器件的示意性剖面图；

图2为根据本发明示例性实施例的方法在栅极结构的两侧形成多个侧墙之后的器件的示意性剖面图；

图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成位于栅极结构两侧的侧墙的方法以及采用该方法制造的半导体器件。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例]

下面，参照图2和图3来描述根据本发明示例性实施例的方法形成位于栅极结构两侧的侧墙的详细步骤。

参照图2，其中示出了根据本发明示例性实施例的方法在栅极结构的两侧形成多个侧墙之后的器件的示意性剖面图。

首先，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。在半导体衬底200中形成有将半导体衬底200分为NMOS区和PMOS区的隔离结构，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中均予以省略。

接着，在半导体衬底200上形成栅极结构201，作为示例，栅极结构201包括自下而上依次层叠的栅极介电层201a、栅极材料层201b和栅极硬掩蔽层201c。栅极介电层201a的构成材料包括氧化物，例如二氧化硅（SiO₂）。栅极材料层201b的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO₂）；金属硅化物包括硅化钛（TiSi）。栅极硬掩蔽层201c的构成材料包括氧化物、氮化物、氮氧化物和无定形碳中的一种或多种，其中，氧化物包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物包括氮化硅（SiN）；氮氧化物包括氮氧化硅（SiON）；在本实施例中，栅极介电层201a的构成材料为二氧化硅，栅极材料层201b的构成材料为多晶硅，栅极硬掩蔽层201c的构成材料为氮化硅。栅极介电层201a、栅极材料层201b以及栅极硬掩蔽层201c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。

接着，在栅极结构201的两侧依次形成紧靠栅极结构201的偏移侧墙202和紧靠偏移侧墙202的主侧墙203。偏移侧墙202的构成材料满足以下条件：后续实施湿法蚀刻去除主侧墙203时采用的热磷酸对主侧墙203的构成材料和偏移侧墙202的构成材料的蚀刻选择比大于20，即所述热磷酸对所述氮化硅和偏移侧墙202的构成材料的蚀刻速率的比值大于20，偏移侧墙202的构成材料优选为SiOCN，主侧墙203的构成材料优选为氮化硅。因此，相对于现有技术而言，根据本发明提出的方法，不需要在主侧墙203和偏移侧墙202之间形成额外的由氧化物构成的侧墙。

形成偏移侧墙202之后且形成紧靠偏移侧墙202的主侧墙203之前，实施轻掺杂离子注入并退火，以在偏移侧墙202两侧的半导体衬底200中形成LDD（轻掺杂漏极）区。

对于半导体衬底200的NMOS区，所述轻掺杂离子注入的掺杂离子可以是磷离子或者砷离子等。当所述轻掺杂离子注入的掺杂离子为磷离子时，离子注入的能量范围为1-20keV，离子注入的剂量为1.0×e¹⁴-1.0×e¹⁵cm^-2。当所述轻掺杂离子注入的掺杂离子为砷离子时，离子注入的能量范围为2-35keV，离子注入的剂量为1.0×e¹⁴-1.0×e¹⁵cm^-2。

对于半导体衬底200的PMOS区，所述轻掺杂离子注入的掺杂离子可以是硼离子或者铟离子等。当所述轻掺杂离子注入的掺杂离子为硼离子时，离子注入的能量范围为0.5-10keV，离子注入的剂量为1.0×e¹⁴-1.0×e¹⁵cm^-2。当所述轻掺杂离子注入的掺杂离子为铟离子时，离子注入的能量范围为10-70keV，离子注入的剂量为1.0×e¹⁴-1.0×e¹⁵cm^-2。

形成所述LDD区之后，实施袋状区离子注入并退火，以在偏移侧墙202两侧的半导体衬底200中形成袋状区。

对于半导体衬底200的NMOS区，所述袋状区离子注入的深度略大于所述轻掺杂离子注入的深度，且所述袋状区离子注入的离子与所述轻掺杂离子注入的离子导电类型相反，因此，所述袋状区离子注入的掺杂离子可以是硼离子或者铟离子等。

对于半导体衬底200的PMOS区，所述袋状区离子注入的掺杂离子可以是磷离子或者砷离子等。

在选定的离子注入角度下，进行旋转注入，可减小阴影效应并形成对称杂质分布，其离子注入能量、剂量、角度与所述轻掺杂离子注入的能量、剂量、角度相对应匹配，其注入能量确保形成的所述袋状区将所述LDD区包裹住，从而有效抑制住由漏致势垒降低（DIBL）所导致的短沟道效应。

形成所述袋状区之后，形成紧靠偏移侧墙202的主侧墙203。然后，在半导体衬底200的PMOS区的将要形成源/漏区的部分中形成嵌入式锗硅层，在半导体衬底200的NMOS区的将要形成源/漏区的部分中形成嵌入式碳硅层，并实施源/漏区注入以在主侧墙203两侧的半导体衬底200中形成源/漏区。

形成所述源/漏区之后，通过湿法蚀刻去除主侧墙203。所述湿法蚀刻的腐蚀液为热磷酸。

至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，包括：形成自对准硅化物；实施应力记忆以增强半导体衬底200的沟道区的载流子迁移率；在半导体衬底200上依次沉积接触孔蚀刻停止层和层间介电层，覆盖栅极结构201；实施化学机械研磨，露出栅极结构201的顶部；形成接触孔，露出部分自对准硅化物；在接触孔中形成接触塞。根据本发明，不需要在主侧墙203和偏移侧墙202之间形成额外的由氧化物构成的侧墙，从而降低工艺复杂度和工艺成本。

参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。

在步骤301中，提供半导体衬底，在半导体衬底上形成有栅极结构；

在步骤302中，在栅极结构的两侧依次形成紧靠栅极结构的偏移侧墙和紧靠偏移侧墙的主侧墙，其中，偏移侧墙的构成材料满足以下条件：后续实施湿法蚀刻去除主侧墙时采用的热磷酸对主侧墙的构成材料和偏移侧墙的构成材料的蚀刻选择比大于20。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有栅极结构；

在所述栅极结构的两侧依次形成紧靠所述栅极结构的偏移侧墙和紧靠所述偏移侧墙的主侧墙，其中，所述偏移侧墙的构成材料满足以下条件：后续实施湿法蚀刻去除所述主侧墙时采用的热磷酸对所述主侧墙的构成材料和所述偏移侧墙的构成材料的蚀刻选择比大于20。

2.根据权利要求1所述的方法，其特征在于，所述偏移侧墙的构成材料为SiOCN，所述主侧墙的构成材料为氮化硅。

3.根据权利要求1所述的方法，其特征在于，形成所述偏移侧墙之后且形成紧靠所述偏移侧墙的主侧墙之前，实施轻掺杂离子注入并退火，以在所述偏移侧墙两侧的半导体衬底中形成LDD区。

4.根据权利要求3所述的方法，其特征在于，形成所述LDD区之后，实施袋状区离子注入并退火，以在所述偏移侧墙两侧的半导体衬底中形成袋状区。

5.根据权利要求1所述的方法，其特征在于，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

6.一种半导体器件，包括：

半导体衬底；

形成在所述半导体衬底上的栅极结构；

位于所述栅极结构的两侧且紧靠所述栅极结构的偏移侧墙，其中，所述偏移侧墙的构成材料满足以下条件：后续实施湿法蚀刻去除紧靠所述偏移侧墙的主侧墙时采用的热磷酸对所述主侧墙的构成材料和所述偏移侧墙的构成材料的蚀刻选择比大于20。

7.根据权利要求6所述的半导体器件，其特征在于，所述偏移侧墙的构成材料为SiOCN，所述主侧墙的构成材料为氮化硅。

8.根据权利要求6所述的半导体器件，其特征在于，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。