CN107437504A

CN107437504A - 一种半导体器件及其制造方法、电子装置

Info

Publication number: CN107437504A
Application number: CN201610356806.3A
Authority: CN
Inventors: 赵猛
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2016-05-26
Filing date: 2016-05-26
Publication date: 2017-12-05
Anticipated expiration: 2036-05-26
Also published as: CN107437504B

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供由自下而上层叠的硅基体、掩埋氧化物层和硅层构成的绝缘体上硅衬底，在绝缘体上硅衬底上形成有栅极结构和位于栅极结构两侧的侧壁结构；使栅极结构中的栅极材料层和绝缘体上硅衬底的硅层中作为源/漏区的部分完全转变为金属硅化物层；去除侧壁结构后，执行第一LDD注入，以在金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区；执行第二LDD注入，以在第一LDD注入区的上部形成第二LDD注入区，且第二LDD注入区的宽度大于第一LDD注入区的宽度。根据本发明，可以增大沟道区的载流子迁移率，同时，减弱短沟道效应。

Description

一种半导体器件及其制造方法、电子装置

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着MOS器件的特征尺寸的不断减小，在其制造过程中，对于MOS器件的足够有效的沟道长度的控制变得愈发具有挑战性。为此，采用在MOS器件中形成超浅结和突变结的方法，可以改善核心器件的短沟道效应。然而，在形成超浅结和突变结的过程中，如何在抑制短沟道效应和提升MOS器件的性能之间找到更为合理的均衡点也是极负挑战性的任务。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，其特征在于，包括：

提供由自下而上层叠的硅基体、掩埋氧化物层和硅层构成的绝缘体上硅衬底，在所述绝缘体上硅衬底上形成有栅极结构和位于所述栅极结构两侧的侧壁结构；

使所述栅极结构中的栅极材料层和所述绝缘体上硅衬底的硅层中作为源/漏区的部分完全转变为金属硅化物层；

去除所述侧壁结构后，执行第一LDD注入，以在所述金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区；

执行第二LDD注入，以在所述第一LDD注入区的上部形成第二LDD注入区，且所述第二LDD注入区的宽度大于所述第一LDD注入区的宽度。

在一个示例中，所述第一LDD注入的注入方向与垂直于所述绝缘体上硅衬底的硅层的方向平行。

在一个示例中，所述第一LDD注入区的深度与所述绝缘体上硅衬底的硅层的厚度相同。

在一个示例中，执行所述第一LDD注入后，还包括实施袋状区离子注入的步骤，所述袋状区离子注入的离子与所述第一LDD注入的离子导电类型相反。

在一个示例中，所述第二LDD注入的注入方向与垂直于所述绝缘体上硅衬底的硅层的方向存在夹角，所述夹角的角度为2度～15度。

在一个示例中，所述第二LDD注入的注入能量低于所述第一LDD注入的注入能量，所述第二LDD注入的注入剂量高于所述第一LDD注入的注入剂量。

在一个示例中，所述栅极结构包括自下而上层叠的栅极介电层和栅极材料层。

在一个示例中，采用湿法蚀刻去除所述侧壁结构。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，通过在绝缘体上硅衬底的硅层以及栅极材料层中形成金属硅化物层、在金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区以及在第一LDD注入区的上部形成第二LDD注入区，且第二LDD注入区的宽度大于第一LDD注入区的宽度，可以增大沟道区的载流子迁移率，同时，减弱短沟道效应。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为根据现有技术形成嵌入式锗硅后获得的器件的示意性剖面图；

图2A-图2D为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例一的方法依次实施的步骤的流程图；

图4为根据本发明示例性实施例三的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

如图1所示，为根据现有技术形成嵌入式锗硅后获得的器件的示意性剖面图。

在半导体衬底100的源/漏区中形成有嵌入式锗硅层105，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底100上形成有栅极结构，作为示例，栅极结构包括依次层叠的栅极介电层102a、栅极材料层102b和栅极硬掩蔽层102c。栅极介电层102a包括氧化物层，例如二氧化硅(SiO₂)层。栅极材料层102b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO₂)层；金属硅化物层包括硅化钛(TiSi)层。栅极硬掩蔽层102c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物层包括氮化硅(Si₃N₄)层；氮氧化物层包括氮氧化硅(SiON)层。栅极介电层102a、栅极材料层102b以及栅极硬掩蔽层102c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。在半导体衬底100上还形成有位于栅极结构两侧且紧靠栅极结构的侧壁结构101。其中，侧壁结构101由氧化物、氮化物或者二者的组合构成。在形成侧壁结构101之前，还包括LDD注入以在源/漏区形成轻掺杂漏(LDD)结构及Halo注入以调节阈值电压V_t和防止源/漏耗尽层的穿通。在形成侧壁结构101之后，还包括源/漏注入。嵌入式锗硅层105的下方形成有籽晶层104，嵌入式锗硅层105的顶部形成有帽层106。嵌入式锗硅层105的截面形状为∑状，由此可以增强对沟道区施加的应力，同时也加剧了短沟道效应，上述不足之处进一步限制了在抑制短沟道效应和提升MOS器件的性能之间确定更优的均衡点的技术进步空间。

为了改善核心器件的短沟道效应并同时提升MOS器件的性能，现有技术采用了多种方法，例如预非晶化离子注入、应力技术等，来改善核心器件的短沟道效应并进一步提升MOS器件的性能。但是，这些方法存在一些不足之处，例如预非晶化离子注入并不能很好地控制MOS器件的源/漏区的掺杂形态，应力技术只是通过提供额外的应力于MOS器件的沟道区来提升其载流子迁移率。上述不足之处进一步限制了在抑制短沟道效应和提升MOS器件的性能之间确定更优的均衡点的技术进步空间。

如图3所示，本发明提供了一种半导体器件的制造方法，可以增大沟道区的载流子迁移率，同时，减弱短沟道效应。

所述半导体器件制造方法包括：

在步骤301中，提供由自下而上层叠的硅基体、掩埋氧化物层和硅层构成的绝缘体上硅衬底，在绝缘体上硅衬底上形成有栅极结构和位于栅极结构两侧的侧壁结构；

在步骤302中，使栅极结构中的栅极材料层和绝缘体上硅衬底的硅层中作为源/漏区的部分转变为金属硅化物层；

在步骤303中，去除侧壁结构后，执行第一LDD注入，以在金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区；

在步骤304中，执行第二LDD注入，以在第一LDD注入区的上部形成第二LDD注入区，且第二LDD注入区的宽度大于第一LDD注入区的宽度。

根据本发明提出的半导体器件的制造方法，通过在绝缘体上硅衬底的硅层以及栅极材料层中形成金属硅化物层、在金属硅化物层的朝向沟道区的一侧的硅层中形成第一LDD注入区以及在第一LDD注入区的上部形成第二LDD注入区，且第二LDD注入区的宽度大于第一LDD注入区204的宽度，可以增大沟道区的载流子迁移率，同时，减弱短沟道效应。

下面，根据示例性实施例一来详细说明本发明提出的半导体器件的制造方法。

[示例性实施例一]

参照图2A-图2D，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图2A所示，提供绝缘体上硅(SOI)衬底200，作为示例，其包括自下而上层叠的硅基体200a、掩埋氧化物层200b和硅层200c，其中，硅层200c也可替换为掺杂碳的硅层、掺杂锗的硅层或者掺杂锗和碳的硅层。硅层200c的表面晶向为<110>、<100>、<111>或其它晶向。在硅层200c中形成有隔离结构和各种阱(well)结构，为了简化，图示中予以省略。

在绝缘体上硅衬底200上形成有栅极结构201，作为示例，栅极结构201包括自下而上层叠的栅极介电层201a和栅极材料层201b。栅极介电层201a包括氧化物层，例如二氧化硅(SiO₂)层。栅极材料层201b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO₂)层；金属硅化物层包括硅化钛(TiSi)层。栅极介电层201a和栅极材料层201b的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。

此外，作为示例，在栅极结构201的两侧形成有侧壁结构202。其中，侧壁结构202由氧化物、氮化物或者二者的组合构成。

接着，如图2B所示，使栅极材料层201b和硅层200c中作为源/漏区的部分完全转变为金属硅化物层203。

作为示例，先形成金属层，以覆盖栅极结构201的顶部、侧壁结构202和硅层200c，形成所述金属层的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或蒸镀法等，所述金属层106的材料可以为含有一定比例铂(Pt)的镍(Ni)，所述比例为0％-15％，所述金属层的厚度根据硅层200c和栅极材料层201b的厚度而定，以确保使栅极材料层201b和硅层200c中作为源/漏区的部分完全转变为金属硅化物层203。同时，可在所述金属层上形成保护层，所述保护层的材料可以是耐火金属的氮化物，例如TiN，所述保护层的作用是避免所述金属层暴露于非惰性的环境而发生氧化，所述保护层的厚度可以为50埃-200埃。

接下来，采用低温快速热退火(RTA)工艺对所述金属层106退火，经过退火处理，所述金属层中的材料向栅极材料层201b和硅层200c中作为源/漏区的部分的硅材料中扩散，并与硅材料形成金属硅化物层203，所述低温快速热退火的温度可以为200℃-350℃。再采用湿法清洗工艺去除未与栅极材料层201b和硅层200c中作为源/漏区的部分发生反应的所述金属层，形成在所述金属层上的保护层也一并去除。

最后，采用高温快速热退火(RTA)工艺对形成的金属硅化物层203进行退火，使金属硅化物层203的内部结构趋于稳定，所述高温快速热退火的温度可以为300℃-600℃，在实施高温快速热退火的过程中，金属硅化物层203会向侧壁结构202的下方进行较小程度的扩展。

接着，如图2C所示，去除侧壁结构202，作为示例，采用湿法蚀刻去除侧壁结构202，所述湿法蚀刻的腐蚀液可以是浓度为50％-80％的H₃PO₄。

然后，执行第一LDD注入，以在金属硅化物层203的朝向沟道区的一侧形成第一LDD注入区204，第一LDD注入的注入方向与垂直于硅层200c的方向平行。由于金属硅化物层203的存在，第一LDD注入区204仅形成于露出的硅层200c，且第一LDD注入区204的深度与硅层200c的厚度相同。作为示例，对于NMOS而言，第一LDD注入的注入离子为砷离子或磷离子，对于PMOS而言，第一LDD注入的注入离子为硼离子或氟化硼离子，第一LDD注入的注入剂量为3.0×e¹³cm^-2～3.0×e¹⁴cm^-2，注入能量为5keV～20keV。

执行第一LDD注入后，还包括实施袋状区离子注入的步骤，所述袋状区离子注入的离子与所述第一LDD注入的离子导电类型相反，在选定的离子注入角度下，进行旋转注入，可减小阴影效应并形成对称杂质分布，其离子注入能量、剂量、角度与所述第一LDD注入的能量、剂量、角度相对应匹配，其注入能量确保形成的袋状区将第一LDD注入区204包裹住，从而有效抑制住由漏致势垒降低(DIBL)所导致的短沟道效应。

接着，如图2D所示，执行第二LDD注入，以在第一LDD注入区204的上部形成第二LDD注入区205，且第二LDD注入区205的宽度大于第一LDD注入区204的宽度，第二LDD注入的注入方向与垂直于硅层200c的方向存在夹角，所述夹角的角度为2度～15度。由此，第二LDD注入的注入能量低于第一LDD注入的注入能量，第二LDD注入的注入剂量高于第一LDD注入的注入剂量。作为示例，对于NMOS而言，第二LDD注入的注入离子为砷离子或磷离子，对于PMOS而言，第二LDD注入的注入离子为硼离子或氟化硼离子，第二LDD注入的注入剂量为3.0×e¹⁴cm^-2～3.0×e¹⁵cm^-2，注入能量为1keV～3keV。

执行第二LDD注入后，实施退火过程，以激活所注入的离子并消除上述离子注入所产生的缺陷。

至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，通过在绝缘体上硅衬底200的硅层200c以及栅极材料层201b中形成金属硅化物层203、在金属硅化物层203的朝向沟道区的一侧的硅层200c中形成第一LDD注入区204以及在第一LDD注入区204的上部形成第二LDD注入区205，且第二LDD注入区205的宽度大于第一LDD注入区204的宽度，实施高剂量低能量的第二LDD注入可以显著降低轻掺杂区电阻，同时形成超浅结而改善短沟道效应，实施高能量低剂量的第一LDD注入可以改善整个轻掺杂区的电场强度，同时降低了对短沟道效应的影响，由此，在增大沟道区的载流子迁移率的同时，减弱短沟道效应。

[示例性实施例二]

首先，提供根据本发明示例性实施例一的方法实施的工艺步骤获得的半导体器件。

如图2D所示，包括：绝缘体上硅(SOI)衬底200，作为示例，其包括自下而上层叠的硅基体200a、掩埋氧化物层200b和硅层200c，其中，硅层200c也可替换为掺杂碳的硅层、掺杂锗的硅层或者掺杂锗和碳的硅层。硅层200c的表面晶向为<110>、<100>、<111>或其它晶向，在硅层200c中形成有隔离结构和各种阱(well)结构。

形成在绝缘体上硅衬底200上的栅极结构201，作为示例，栅极结构201包括自下而上层叠的栅极介电层201a和金属硅化物层203，栅极介电层201a包括氧化物层，例如二氧化硅(SiO₂)层，金属硅化物层203包括硅化镍铂(NiPoSi)层；形成在栅极结构201两侧的侧壁结构202，其中，侧壁结构202由氧化物、氮化物或者二者的组合构成。

形成于硅层200c中作为源/漏区的部分的金属硅化物层203，形成于金属硅化物层203的朝向沟道区一侧的硅层200c中的第一LDD注入区204，第一LDD注入区204的深度与硅层200c的厚度相同；形成于第一LDD注入区204上部的第二LDD注入区205，且第二LDD注入区205的宽度大于第一LDD注入区204的宽度。

通过在绝缘体上硅衬底200的硅层200c以及栅极材料层201b中形成金属硅化物层203、在金属硅化物层203的朝向沟道区的一侧的硅层200c中形成第一LDD注入区204以及在第一LDD注入区204的上部形成第二LDD注入区205，且第二LDD注入区205的宽度大于第一LDD注入区204的宽度，可以增大沟道区的载流子迁移率，同时，减弱短沟道效应。

然后，通过后续工艺完成整个半导体器件的制作，包括：沉积并研磨层间介电层，直至露出栅极结构201的顶部，在沉积所述层间介电层之前，还要先形成接触孔蚀刻停止层，采用共形沉积工艺形成接触孔蚀刻停止层，以使形成的接触孔蚀刻停止层具有良好的阶梯覆盖特性。

在所述层间介电层中形成露出金属硅化物层203的接触孔；在接触孔中形成接触塞，形成接触塞的方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法，如低温化学气相沉积、低压化学气相沉积、快热化学气相沉积、等离子体增强化学气相沉积；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。

[示例性实施例三]

本发明还提供一种电子装置，其包括根据本发明示例性实施例二的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。

其中，图4示出手机的示例。手机400的外部设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。

所述电子装置的内部元件包括示例性实施例二所述的半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述第一LDD注入的注入方向与垂直于所述绝缘体上硅衬底的硅层的方向平行。

3.根据权利要求1所述的方法，其特征在于，所述第一LDD注入区的深度与所述绝缘体上硅衬底的硅层的厚度相同。

4.根据权利要求1所述的方法，其特征在于，执行所述第一LDD注入后，还包括实施袋状区离子注入的步骤，所述袋状区离子注入的离子与所述第一LDD注入的离子导电类型相反。

5.根据权利要求1所述的方法，其特征在于，所述第二LDD注入的注入方向与垂直于所述绝缘体上硅衬底的硅层的方向存在夹角，所述夹角的角度为2度～15度。

6.根据权利要求1所述的方法，其特征在于，所述第二LDD注入的注入能量低于所述第一LDD注入的注入能量，所述第二LDD注入的注入剂量高于所述第一LDD注入的注入剂量。

7.根据权利要求1所述的方法，其特征在于，所述栅极结构包括自下而上层叠的栅极介电层和栅极材料层。

8.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻去除所述侧壁结构。

9.一种采用权利要求1-8之一所述的方法制造的半导体器件。

10.一种电子装置，其特征在于，所述电子装置包括权利要求9所述的半导体器件。