CN106887435B - 一种3DNand闪存设备及其制作方法 - Google Patents

Abstract

本发明公开了一种3D Nand闪存设备及其制作方法。该3D Nand闪存设备包括：P型衬底、多个阵列串、常规源线CSL，还包括：至少一层隔离层和至少一个P型阱区，其中：所述CSL形成于P型衬底内；在P型衬底上形成有多个阵列串，由第一介质层隔开，构成第一存储层；且在一个P型阱区上形成有多个阵列串，由第一介质层隔开，构成第i存储层，1<i≤M+1，M为所述3D Nand闪存中P型阱区的个数；所述隔离层与所述存储层交错堆叠。本发明的有益效果主要体现在：降低了沟道孔制作的难度及制作成本，提高了沟道孔的均匀度；也避免了直接叠加阵列串时阵列串之间沟道孔的交叠处对电场分布的影响，达到了低成本、高存储单元优良率扩大3D Nand闪存存储容量的目的。

Description

一种3DNand闪存设备及其制作方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种3D Nand闪存设备及其制作方法。

背景技术

Nand闪存是闪存存储器的一种，适用于大量数据的存储。自3D Nand闪存问世以来，3D Nand闪存的发展已成为趋势，图1为现有技术中一种3D Nand闪存设备的切面示意图，由图1可以看出，包括P型衬底10、常规源线(Common Source Line，CLS)11、第一介质层20、第二介质层21、存储层30、多晶硅40、多晶硅介质层41及连线50，其中，第二介质层21和存储层30一起形成存储单元，所形成的存储单元和第一介质层20交错堆叠于多晶硅40的两侧，从而组成一个阵列串，所述多晶硅介质层41形成于所述多晶硅40内，所述多晶硅40为3DNand闪存的沟道，通过打孔形成；在阵列串之间，所述存储层30与第一介质层20、多晶硅40之间均由第二介质层21隔开，所述CSL 11形成于相邻阵列串之间的P型衬底10内。3D Nand闪存存储数据的工作原理是：通常采用沟道热电子注入(Channel Hot ElectronInjection，CHE)效应或F-N隧穿效应，将电荷(通常是电子)通过隧穿氧化层注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起存储单元阀值电压的改变，达到数据存储的效果。

随着3D Nand闪存的出现和大规模量产，增大3D Nand闪存的存储容量已成为本技术领域工作人员研究和创新的重点，现有的扩大3D Nand闪存的方法有：(1)增大存储单元比特位的个数，考虑将2bit/cell增大至3bit/cell或4bit/cell等，但该方法最多也只增大了1/2的存储容量；(2)直接增大3D Nand闪存的堆叠层次，例如，考虑在现有32层的基础上继续叠加至64层甚至100多层，但该方法会增大存储单元层与层之间的不均匀度，且制作沟道孔的难度和均匀度均指数型增加，最后导致存储单元结构的优良率很低；(3)分段进行层数叠加，如将32层增加为64层时，可以考虑先以下面32层为整体，对下面的32层进行沟道打孔，然后叠加上另外32层，对上面的32层再次进行沟道打孔，但是这样的话，上面32层的孔很难和下面32层的孔对齐，而且孔交叠处对电场分布还有些负面影响，同样导致存储单元结构的优良率很低，无法低成本实现容量扩充。现有的容量扩充方案，其制作的工艺复杂程度和制造成本远高于平面Nand闪存，使得3D Nand闪存依然无法与平面型Nand闪存抗衡。

发明内容

有鉴于此，本发明实施例提供一种3D Nand闪存设备及其制作方法，以达到低成本扩大3D Nand闪存存储容量的目的。

一方面，本发明实施例提供了一种3D Nand闪存设备，包括：P型衬底、多个阵列串、常规源线CSL，还包括：至少一层隔离层和至少一个P型阱区，其中：

所述CSL由形成于P型衬底内的PN结引出；

在P型衬底上形成有多个阵列串，由第一介质层隔开，构成第一存储层；且在一个P型阱区上形成有多个阵列串，由第一介质层隔开，构成第i存储层，1<i≤M+1，M为所述3DNand闪存中P型阱区的个数；

所述隔离层与所述存储层交错堆叠。

进一步的，所述隔离层平铺于相邻存储层之间，所述隔离层厚度为800埃～1000埃。

进一步的，所述P型阱区的厚度为1000埃～1200埃；所述P型阱区与隔离层的个数相同，且所述P型阱区的总个数比所构成存储层的总个数小1。

进一步的，所述阵列串包括多晶硅、多晶硅介质、多个交错堆叠的第二介质层和存储单元，所述存储单元包括存储层和第三介质层，所述存储单元形成于所述多晶硅两侧，所述存储层与第二介质层、多晶硅之间均有第三介质层隔开；所述多晶硅和多晶硅介质构成所述阵列串的沟道，在所述沟道内所述多晶硅介质被所述多晶硅完全包围。

进一步的，所述第一介质层、第二介质层和多晶硅介质层的材质为氧化硅；所述第三介质层的材质为氧化硅-氮化硅-氧化硅的组合物。

第二方面，本发明实施例提供了一种3D Nand闪存设备的制作方法，包括步骤：

提供P型衬底，在所述P型衬底内形成PN结，基于所述PN结引出常规源线CSL，并在所述P型衬底表面形成多个阵列串及在所述阵列串之间形成第一介质层，获得第一存储层；

提供至少一个P型阱区，在所述P型阱区表面形成多个阵列串，并在所述阵列串之间形成第一介质层，获得第i存储层，1<i≤M+1，M为所述3D Nand闪存中P型阱区的个数；

在所述第一存储层至第M存储层顶部平铺隔离层；使得各存储层与所述隔离层交错堆叠，获得存储层串，所述存储层串组成所述3D Nand闪存设备。

进一步的，所述在P型衬底内在所述P型衬底内形成PN结，基于所述PN结引出常规源线CSL，具体包括：

刻蚀P型衬底，形成沟槽；

在沟槽内形成多晶硅，所述多晶硅厚度值等于沟槽深度值；

采用离子注入法对所述多晶硅进行N⁺掺杂，形成PN结；

采用快速热退火法对掺杂的多晶硅进行外延结晶，基于PN结引出所述CSL，其中，在所述CSL上方形成第一介质层。

进一步的，所述形成阵列串，具体包括：

在P型衬底或P型阱区表面，交错堆叠第二介质层和牺牲介质层，形成原始阵列串；

自所述原始阵列串顶部向下刻蚀形成沟道孔，所述沟道孔直达所述P型衬底或P型阱区；

在所述沟道孔表面形成多晶硅，并采用快速热退火法对所述多晶硅进行外延结晶；

向覆盖所述多晶硅的沟道孔内注入多晶硅介质，所述多晶硅介质结晶后再注入多晶硅封闭沟道孔；

刻蚀去除牺牲介质层，在暴露出的位置形成存储单元，所述存储单元形成于相邻第二介质层之间，获得阵列串。

进一步的，所述在暴露出的位置形成存储单元，具体包括：

在相邻第二介质层之间的空隙中，基于所述第二介质层和所述多晶硅的表面形成第三介质层；

在所述第三介质层内形成存储层，获得由所述存储层和第三介质层组成的存储单元。

进一步的，在所述阵列串之间形成第一介质层后，还包括：

在阵列串及第一介质层之间刻蚀形成空隙，向所述空隙中注入第三介质层。

本发明实施例提供的一种3D Nand闪存设备及其制作方法，与现有技术相比，本发明提出的3D Nand闪存设备的制作方法，除在P型衬底上形成多个阵列串构成存储层之外，还采用了在P型阱区上形成多个阵列串构成存储层，并通过隔离层将多个存储层交错堆叠的方法，构成了基于多存储层存储的3D Nand闪存设备。本发明的有益效果主要体现在：分段叠加阵列串构成的存储层，降低了沟道孔制作的难度及制作成本，提高了沟道孔的均匀度；也避免了直接叠加阵列串时阵列串之间沟道孔的交叠处对电场分布的影响，达到了低成本、高存储单元优良率扩大3D Nand闪存存储容量的目的。

附图说明

图1为现有技术中一种3D Nand闪存设备的切面示意图；

图2为本发明实施例一提供的一种3D Nand闪存设备的切面示意图；

图3为本发明实施例二提供的一种3D Nand闪存设备的制作方法的流程图；

图4至图12为本发明实施例二中3D Nand闪存设备制作过程中的剖面示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

实施例一

图2为本发明实施例一提供的一种3D Nand闪存设备的切面示意图，该3D Nand闪存设备基于其制作方法形成，如图2所示，所述3D Nand闪存的结构包括：

P型衬底100、多个阵列串101、常规源线CSL 110、至少一个隔离层120以及至少一个P型阱区130，其中，所述CSL 110由形成于P型衬底内100的PN结引出；在P型衬底100上形成有多个阵列串101，由第一介质层210隔开，构成第一存储层；且在一个P型阱区130上形成有多个阵列串101，由第一介质层210隔开，构成第i存储层，1<i≤M+1，M为所述3D Nand闪存中P型阱区的个数；所述隔离层120与所述存储层交错堆叠。

在本实施例中，所述CSL 110位于所述第一介质层210下方。所述隔离层120平铺于相邻存储层之间，所述隔离层120厚度为800埃～1000埃，示例性的，可以是900埃。所述P型阱区130的厚度为1000埃～1200埃，例如可以是1100埃；所述P型阱区130与隔离层120的个数相同，且P型阱区130的总个数比所构成存储层的总个数小1。

进一步的，在本实施例中，所述阵列串101包括多晶硅300、多晶硅介质240、多个交错堆叠的第二介质层220和存储单元201，所述存储单元201包括存储层400和第三介质层230，所述存储单元201形成于所述多晶硅300两侧，所述存储层400与第二介质层220、多晶硅300之间均有第三介质层230隔开；所述多晶硅300和多晶硅介质240构成所述阵列串的沟道，在所述沟道内所述多晶硅介质被所述多晶硅完全包围。。

进一步的，在本实施例中，所述第一介质层210、第二介质层220和多晶硅介质层240的材质为氧化硅；所述第三介质层230的材质为氧化硅-氮化硅-氧化硅的组合物。

本发明实施例提供的一种3D Nand闪存设备，首先分别基于P型衬底和P型阱区分段形成了不同的存储层，然后不同的存储层通过与隔离层的交错堆叠获得了存储层串，所得到的存储层串即为本发明所提的3D Nand闪存设备。该3D Nand闪存以低成本达到了扩大3D Nand闪存存储容量的目的，且提高了存储单元优良率。

实施例二

图3为本发明实施例二提供的一种3D Nand闪存设备的制作方法的流程图，基于该制作方法可以制作出本发明所提的3D Nand闪存设备。如图3所示，该制作方法的步骤包括：

步骤S210、提供P型衬底，在所述P型衬底内形成PN结，基于所述PN结引出常规源线CSL，并在所述P型衬底表面形成多个阵列串及在所述阵列串之间形成第一介质层，获得第一存储层。

在本实施例中，所述PN结具体为空间电荷区，所述空间电荷区为P型半导体和N型半导体制作在同一块半导体基片上时形成的交界面区域，其中，P型半导体和N型半导体可以采用不同的掺杂工艺并通过扩散作用制作在统一基片上。

具体的，在该步骤S210中，提供P型衬底100，在P型衬底100上形成多个阵列串101，多个阵列串101之间设有暴露出P型衬底100的沟道，在暴露出的P型衬底100内形成PN结。基于所述PN结将CSL 110引出来，在阵列串101表面及沟道中形成第一介质层210。由此基于P型衬底100、CSL 110、多个阵列串101以及第一介质层210获得本发明3D Nand闪存设备中的第一存储层，所述第一存储层如图4所示。

进一步的，所述在P型衬底100内形成PN结，基于所述PN结引出常规源线CSL 110，具体包括：

刻蚀P型衬底100，形成沟槽；在沟槽内形成多晶硅，所述多晶硅厚度值等于沟槽深度值；采用离子注入法对所述多晶硅进行N⁺掺杂，形成PN结；采用快速热退火法对掺杂的多晶硅进行外延结晶，基于PN结引出CSL 110，其中，在CSL上方形成第一介质层。

在本实施例中，CSL 110掩埋于P型衬底100内，其材质为多晶硅的N⁺型掺杂，用于作为阵列串共用的有源区。在CSL 110上方即阵列串之间的沟道中形成第一介质层210，用于隔离多个阵列串。所述第一介质层210形成于多个阵列串101顶部的表面以及多个阵列串101之间的沟道中，在形成第一介质层210后，还需采用化学机械研磨对所述第一介质层210进行研磨，由此是多个阵列串101顶部处于平滑状态。

进一步的，可参考图5～图9，所述形成多个阵列串101，具体包括：

在P型衬底100表面，交错堆叠第二介质层220和牺牲介质层231，形成原始阵列串，如图5所示。

自所述原始阵列串顶部向下刻蚀形成沟道孔510，沟道孔510直达P型衬底100，如图6所示。

在沟道孔510表面形成多晶硅300，并采用快速热退火法对多晶硅300进行外延结晶；向覆盖多晶硅300的沟道孔内注入多晶硅介质240，所述多晶硅介质240结晶后再注入多晶硅300封闭沟道孔，如图7所示。

刻蚀去除牺牲介质层231，在暴露出的位置形成存储单元201，存储单元201形成于相邻第二介质层220之间，获得多个阵列串101，如图8～9所示。

进一步的，还可参考图9，所述在暴露出的位置形成存储单元201，具体包括：

在相邻第二介质层220之间的空隙中，基于第二介质层220和多晶硅300的表面形成第三介质层230，在第三介质层230内形成存储层400，获得由存储层400和第三介质层230组成的存储单元201。

进一步的，如图10所示，在所述阵列串之间形成第一介质层210后，还包括：在阵列串及第一介质层210之间刻蚀形成空隙，向所述空隙中注入第三介质层230。

步骤S220、提供至少一个P型阱区，在所述P型阱区表面形成多个阵列串，并在所述阵列串之间形成第一介质层，获得第i存储层，1<i≤M+1，M为所述3D Nand闪存中P型阱区的个数。

具体的，可参考图11，在该步骤S220中，提供至少一个P型阱区130，基于P型阱区130的表面也可以形成多个阵列串101，且在多个阵列串101之间形成第一介质层210，第一介质层210用于隔离多个阵列串101，由此基于P型阱区130、多个阵列串101以及第一介质层210获得第i存储层。其中，1<i≤M+1，M为所述3D Nand闪存中P型阱区130个数。

在本实施例中，基于步骤S220可形成多个以P型阱区130为底的存储层，图11为任一个基于P型阱区130形成的存储层。

进一步的，基于P型阱区130形成的存储层，形成多个阵列串101的具体步骤为：在P型阱区130表面，交错堆叠第二介质层220和牺牲介质层，形成原始阵列串；自所述原始阵列串顶部向下刻蚀形成沟道孔，沟道孔直达P型阱区130；在沟道孔表面形成多晶硅300，并采用快速热退火法对多晶硅300进行外延结晶；向覆盖多晶硅300的沟道孔内注入多晶硅介质240，所述多晶硅介质240结晶后再注入多晶硅300封闭沟道孔；刻蚀去除牺牲介质层，在暴露出的位置形成存储单元201，存储单元201形成于相邻第二介质层220之间，获得多个阵列串101，形成的多个阵列串101也可参考图11。

由上述步骤可以看出，在P型阱区上形成阵列串的方法与在P型衬底形成阵列串的方法基本相同。进一步的，在P型阱区上形成存储单元的方法与在P型衬底形成存储单元的方法相同，具体步骤可参考步骤S210中形成存储单元的过程。

步骤S230、在所述第一存储层至第M存储层顶部平铺隔离层；使得各存储层与所述隔离层交错堆叠，获得存储层串，所述存储层串组成所述3D Nand闪存设备。

在本实施例中，当基于上述步骤形成第一存储层和第i存储层(1<i≤M+1，M为所述3D Nand闪存中P型阱区的个数)后，需要获得最终的存储层串。具体的，可参考图12，在所述第一存储层至第M-存储层顶部平铺隔离层120，基于平铺的隔离层120叠加各存储层，获得存储层串，由此获得本发明所提的3D Nand闪存的结构。

本实施例二提供了一种3D Nand闪存设备的制作方法，利用该制作方法，首先基于P型衬底形成阵列串并构成存储层，然后基于P型阱区形成阵列串也构成存储层，最后将上述存储层基于隔离层交错叠加，形成最终的3D Nand闪存设备，该制作方法降低了沟道孔制作的难度及制作成本，提高了沟道孔的均匀度；也避免了直接叠加阵列串时阵列串之间沟道孔的交叠处对电场分布的影响，达到了低成本、高存储单元优良率扩大3D Nand闪存存储容量的目的。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种3D Nand闪存设备，包括：P型衬底、多个阵列串、常规源线CSL，其特征在于，还包括：至少一层隔离层和至少一个P型阱区，其中：

所述CSL由形成于P型衬底内PN的结引出；

在P型衬底上形成有多个阵列串，由第一介质层隔开，构成第一存储层；且在一个P型阱区上形成有多个阵列串，由第一介质层隔开，构成第i存储层，1<i≤M+1，M为所述3D Nand闪存中P型阱区的个数；

所述隔离层与所述存储层交错堆叠。

2.根据权利要求1所述的3D Nand闪存设备，其特征在于，所述隔离层平铺于相邻存储层之间，所述隔离层厚度为800埃～1000埃。

3.根据权利要求1所述的3D Nand闪存设备，其特征在于，所述P型阱区的厚度为1000埃～1200埃；所述P型阱区与隔离层的个数相同，且所述P型阱区的总个数比所构成存储层的总个数小1。

4.根据权利要求1所述的3D Nand闪存设备，其特征在于，所述阵列串包括多晶硅、多晶硅介质、多个交错堆叠的第二介质层和存储单元，所述存储单元包括存储层和第三介质层，所述存储单元形成于所述多晶硅两侧，所述存储层与第二介质层、多晶硅之间均有第三介质层隔开；所述多晶硅和多晶硅介质构成所述阵列串的沟道，在所述沟道内所述多晶硅介质被所述多晶硅完全包围。

5.根据权利要求4所述的3D Nand闪存设备，其特征在于，所述第一介质层、第二介质层和多晶硅介质层的材质为氧化硅；所述第三介质层的材质为氧化硅-氮化硅-氧化硅的组合物。

6.一种3D Nand闪存设备的制作方法，其特征在于，包括步骤：

提供P型衬底，在所述P型衬底内形成PN结，基于所述PN结引出常规源线CSL，并在所述P型衬底表面形成多个阵列串及在所述阵列串之间形成第一介质层，获得第一存储层；

提供至少一个P型阱区，在所述P型阱区表面形成多个阵列串，并在所述阵列串之间形成第一介质层，获得第i存储层，1<i≤M+1，M为所述3D Nand闪存中P型阱区的个数；

在所述第一存储层至第M存储层顶部平铺隔离层；使得各存储层与所述隔离层交错堆叠，获得存储层串，所述存储层串组成所述3D Nand闪存设备。

7.根据权利要求6所述的3D Nand闪存设备的制作方法，其特征在于，所述在所述P型衬底内形成PN结，基于所述PN结引出常规源线CSL，具体包括：

刻蚀P型衬底，形成沟槽；

在沟槽内形成多晶硅，所述多晶硅厚度值等于沟槽深度值；

采用离子注入法对所述多晶硅进行N⁺掺杂，形成PN结；

采用快速热退火法对掺杂的多晶硅进行外延结晶，基于PN结引出所述CSL，其中，在所述CSL上方形成第一介质层。

8.根据权利要求6所述的3D Nand闪存设备的制作方法，其特征在于，所述形成阵列串，具体包括：

在P型衬底或P型阱区表面，交错堆叠第二介质层和牺牲介质层，形成原始阵列串；

自所述原始阵列串顶部向下刻蚀形成沟道孔，所述沟道孔直达所述P型衬底或P型阱区；

在所述沟道孔表面形成多晶硅，并采用快速热退火法对所述多晶硅进行外延结晶；

向覆盖所述多晶硅的沟道孔内注入多晶硅介质，所述多晶硅介质结晶后再注入多晶硅封闭沟道孔；

刻蚀去除牺牲介质层，在暴露出的位置形成存储单元，所述存储单元形成于相邻第二介质层之间，获得阵列串。

9.根据权利要求8所述的3D Nand闪存设备的制作方法，其特征在于，所述在暴露出的位置形成存储单元，具体包括：

在相邻第二介质层之间的空隙中，基于所述第二介质层和所述多晶硅的表面形成第三介质层；

在所述第三介质层内形成存储层，获得由所述存储层和第三介质层组成的存储单元。

10.根据权利要求6所述的3D Nand闪存设备的制作方法，其特征在于，在所述阵列串之间形成第一介质层后，还包括：

在阵列串及第一介质层之间刻蚀形成空隙，向所述空隙中注入第三介质层。

Images