CN101996934B - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN101996934B CN101996934B CN2009100567694A CN200910056769A CN101996934B CN 101996934 B CN101996934 B CN 101996934B CN 2009100567694 A CN2009100567694 A CN 2009100567694A CN 200910056769 A CN200910056769 A CN 200910056769A CN 101996934 B CN101996934 B CN 101996934B
- Authority
- CN
- China
- Prior art keywords
- layer
- connecting hole
- etching
- line
- photoresistance glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
一种半导体器件的制作方法:依次刻蚀氮氧化硅层、第二氧化硅层、第二刻蚀终止层及第一氧化硅层,在第一刻蚀终止层停止刻蚀,形成连接孔;在所述连接孔内及氮氧化硅层表面涂布底部抗反射层BARC,所述BARC填充满连接孔;在所述BARC的表面涂布第一光阻胶层,并图案化所述第一光阻胶层,图案化第一光阻胶层的开口与连接孔对应;回刻连接孔内的BARC;去除第一光阻胶层;在露出的BARC表面涂布第二光阻胶层,并图案化所述第二光阻胶层,图案化第二光阻胶层的开口为沟槽的宽度;以图案化的第二光阻胶层为腌膜,进行沟槽刻蚀,形成沟槽。该方法在利用图案化的光阻胶定义沟槽位置时,能够增大曝光机的控制窗口,并且能够解决沟槽内的尖刺缺陷。
Description
技术领域
本发明涉及半导体器件制造技术领域,特别涉及一种半导体器件的制作方法。
背景技术
目前,在半导体器件的后段(back-end-of-line,BEOL)工艺中,可根据不同需要在半导体衬底上生长多层金属互连层,每层金属互连层包括金属互连线和绝缘层,这就需要对上述绝缘层制造沟槽(trench)和连接孔,然后在上述沟槽和连接孔内沉积金属,沉积的金属即为金属互连线,一般选用铜作为金属互连线材料。绝缘层包括在半导体衬底上依次形成的刻蚀终止层,例如掺氮的碳化硅层;由正硅酸乙酯(TEOS)形成的氧化硅层,即TEOS层。一般采用先形成连接孔再形成沟槽(via first)的双大马士革(dualdamascene)技术形成连接孔和沟槽,还可以有先形成沟槽再形成连接孔(trench first)的技术,以及自对准(Self-Aligned)的技术。本申请文件以via first技术为例进行说明。
概括地说,就是在半导体衬底(图中未显示)上,依次沉积第一刻蚀终止层101、第一氧化硅层102、第二刻蚀终止层101’及第二氧化硅层102’和氮氧化硅层103’;接下来依次刻蚀氮氧化硅层103’、第二氧化硅层102’、第二刻蚀终止层101’、第一氧化硅层102,在第一刻蚀终止层101停止刻蚀,形成连接孔;定义沟槽位置,刻蚀氮氧化硅层103’、第二氧化硅层102’,在第二刻蚀终止层101’停止刻蚀,形成沟槽。这就形成了双大马士革结构的连接孔和沟槽。图1示出了半导体器件的双大马士革结构示意图。其中,氮氧化硅层103’覆盖于要形成连接孔和沟槽的几层绝缘层表面,用于在刻蚀连接孔和沟槽时,作为硬掩膜(hard mask),抵挡等离子体的刻蚀损伤,而且氮氧化硅层103’还具备反射层的作用,能够吸收光线,与不沉积氮氧化硅层103’相比,还可以增大光刻机曝光时的窗口,虽然效果不如底部抗反射层(BARC)明显,但是一般工艺都会加入该层的沉积。
需要说明的是,为了更好的说明结构,图1只示出了制作同一层上的沟槽和连接孔的示意图,具体可以根据实际应用的不同,形成几层沟槽和连接孔的堆叠。
具体地,结合图2a至图2e,说明现有技术中形成具有双大马士革结构的半导体器件的方法,包括以下步骤:
步骤11、依次刻蚀氮氧化硅层103’、第二氧化硅层102’、第二刻蚀终止层101’及第一氧化硅层102,在第一刻蚀终止层101停止刻蚀,形成连接孔。请参阅图2a。
步骤12、在连接孔内及氮氧化硅层103’表面涂布BARC103,其中BARC是填充满整个连接孔的。请参阅图2b。
步骤13、在所述BARC103的表面涂布第二光阻胶层(PR)104,并使之图案化,即定义沟槽的位置。请参阅图2c。
步骤14、以图案化的第二光阻胶层104为掩膜,进行沟槽刻蚀。请参阅图2d。具体地,首先刻蚀BARC103,露出形成于BARC103下面的氮氧化硅层103’,然后依次刻蚀氮氧化硅层103’和第二氧化硅层102’,同时对连接孔内的BARC进行刻蚀,在第二刻蚀终止层101’停止刻蚀,形成沟槽。但是由于在沟槽刻蚀过程中,对BARC的刻蚀速率小于对氧化硅层的刻蚀速率,所以当到达刻蚀沟槽的终点时,即氧化硅层先到达刻蚀的终点,BARC仍然没有被刻蚀完,其沟槽与连接孔交叠处BARC的侧壁上就会附有残留的部分氧化硅层,导致尖刺缺陷(fence defect)。残留部分的氧化硅层,示意图如图2d虚线框中所示。之所以称为fence defect,指当后续将连接孔内的BARC清除之后,则呈尖刺状的氧化硅层仍然残留在沟槽与连接孔交叠处,对后续工序的进行产生影响。这里由于BARC是有机材质,所以很容易 用湿法清洗掉,然而呈尖刺状的氧化硅是无法随BARC一起去除的。连接孔内的BARC清除之后,带有fence defect的示意图如图2e所示。
需要说明的是,在沟槽刻蚀过程中,对BARC的刻蚀速率必须小于对氧化硅层的刻蚀速率。这是因为,由于BARC和光阻胶都是有机材质,所以对BARC和光阻胶的刻蚀速率相同,如果对BARC的刻蚀速率大于对氧化硅层的刻蚀速率,则沟槽还没刻蚀形成,BARC就被消耗完,无法继续作为掩膜刻蚀沟槽。
为了克服上述缺陷,现有技术中另一具有双大马士革结构的半导体器件的形成方法,包括以下步骤。其制作过程的结构剖面示意图如图3a至3e所示。
步骤21、依次刻蚀氮氧化硅层103’、第二氧化硅层102’、第二刻蚀终止层101’及第一氧化硅层102,在第一刻蚀终止层101停止刻蚀,形成连接孔。请参阅图3a。
步骤22、在连接孔内及氮氧化硅层103’表面涂布BARC103,其中BARC是填充满整个连接孔的。请参阅图3b。
步骤23、对上述涂布的BARC进行回刻(etch back),大约刻蚀去除连接孔内一半的BARC。同时,涂布在氮氧化硅层103’表面的BARC也会被去除。请参阅图3c。
步骤24、在所述氮氧化硅层103’的表面涂布第二光阻胶层104,并使之图案化,即定义沟槽的位置。请参阅图3d。
步骤25、以图案化的第二光阻胶层104为掩膜,进行沟槽刻蚀。请参阅图3e。此时,由于上述回刻步骤中已经将部分BARC消耗掉,使得第二氧化硅层102’的高度相比于连接孔内的BARC要高,虽然对BARC的刻蚀速率小于对氧化硅层的刻蚀速率,但是两者会保持一致地刻蚀完,所以就不会出现fence effect。
但是随着半导体集成电路器件技术代的不断提高,对光刻机的要求也逐渐提高,步骤24中,利用光刻机对第二光阻胶层104进行曝光时,由于第 二光阻胶层104下面没有了BARC的衬垫,氮氧化硅层103’又无法完全起到反射层的作用,所以无法保证曝光精度,即控制窗口变小,这样光刻机在执行曝光的过程中,很容易出现偏差。这是因为光刻机的曝光光线通过掩膜版后在第二光阻胶层104上形成图案,如果第二光阻胶层104下面的底层膜是反光的,例如金属、多晶硅层,或者本实施例中氮氧化硅层103’下面的第二氧化硅层102’,那么曝光光线将从这个底层膜反射并有可能损害临近的光刻胶图案,这个损害能够对线宽控制产生不利的影响,所以BARC对提高光阻胶层的曝光精度是非常关键的,用于减少底层膜光的反射。
发明内容
有鉴于此,本发明解决的技术问题是:光刻机曝光时控制窗口小,而且刻蚀形成沟槽时,出现fence defect。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明公开了一种半导体器件的制作方法,用于对半导体器件的绝缘层进行刻蚀,形成连接孔和沟槽,所述绝缘层包括依次在半导体衬底上沉积的第一刻蚀终止层(101)、第一氧化硅层(102)、第二刻蚀终止层(101’)、第二氧化硅层(102’)及氮氧化硅层(103’),关键在于,该方法包括:
依次刻蚀氮氧化硅层(103’)、第二氧化硅层(102’)、第二刻蚀终止层(101’)及第一氧化硅层(102),在第一刻蚀终止层(101)停止刻蚀,形成连接孔;
在所述连接孔内及氮氧化硅层(103’)表面涂布底部抗反射层,所述底部抗反射层填充满连接孔;
在所述底部抗反射层的表面涂布第一光阻胶层(105),并图案化所述第一光阻胶层(105),图案化第一光阻胶层(105)的开口与连接孔对应;所述图案化第一光阻胶层(105)的开口大于连接孔的宽度且小于沟槽的宽度;
回刻连接孔内的底部抗反射层;
去除第一光阻胶层(105);
在露出的底部抗反射层表面涂布第二光阻胶层(104),并图案化所述 第二光阻胶层(104),图案化第二光阻胶层(104)的开口为沟槽的宽度;
以图案化的第二光阻胶层(104)为掩膜,进行沟槽刻蚀,形成沟槽。
所述回刻连接孔内的底部抗反射层时,去除底部抗反射层的高度占连接孔高度的1/3~2/3。
进行沟槽刻蚀时,依次刻蚀氮氧化硅层(103’)表面的底部抗反射层、氮氧化硅层(103’)、第二氧化硅层(102’),在第二刻蚀终止层(101’)停止刻蚀,同时对连接孔内的底部抗反射层进行刻蚀,形成沟槽。
第一光阻胶层(105)的去除采用湿法去除。
由上述的技术方案可见,本发明定义沟槽位置时,光阻胶涂布在BARC之上,使得底层膜对曝光光线的反射大大减少,从而大大提高了光刻窗口的精度。同时,在回刻步骤中已经将部分BARC消耗掉,使得第二氧化硅层的高度相比于连接孔内的BARC要高,虽然对BARC的刻蚀速率小于对氧化硅层的刻蚀速率,但是两者会保持一致地刻蚀完,所以就不会出现fence effect。
附图说明
图1为半导体器件的双大马士革结构示意图。
图2a至2e为现有技术中形成具有双大马士革结构的半导体器件的制作过程剖面示意图。
图3a至3e为现有技术中另一具有双大马士革结构的半导体器件的制作过程剖面示意图。
图4为本发明形成具有双大马士革结构的半导体器件的方法流程示意图。
图5a至5g本发明形成具有双大马士革结构的半导体器件的制作过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明采用了双孔光刻工艺(Double Via Photo Process,DVPP),两次对连接孔处的光阻胶进行光刻处理,即在刻蚀形成连接孔之前,需要利用图案化的光阻胶定义连接孔的位置;在回刻连接孔内的BARC时,需要利用图案化的光阻胶保护处于其下面的BARC,而且图案化光阻胶的开口对准连接孔的位置。关键的是,定义沟槽位置时,光阻胶涂布在BARC之上,使得底层膜对曝光光线的反射大大减少,从而大大提高了光刻窗口的精度。
本发明形成具有双大马士革结构的半导体器件的方法流程示意图如图4所示,具体结合图5a至5g进行详细说明。
步骤31、依次刻蚀氮氧化硅层103’、第二氧化硅层102’、第二刻蚀终止层101’及第一氧化硅层102,在第一刻蚀终止层101停止刻蚀,形成连接孔。请参阅图5a。
步骤32、在连接孔内及氮氧化硅层103’表面涂布BARC103,其中BARC是填充满整个连接孔的。请参阅图5b。
步骤33、在所述BARC103的表面涂布第一光阻胶层105,并使之图案化,使得图案化第一光阻胶层105的开口对准连接孔的位置。请参阅图5c。此时图案化第一光阻胶层105的开口稍微大于连接孔的宽度。该步骤中的光阻胶主要用于后续对连接孔内的BARC进行回刻时,保护氮氧化硅层103’表面的BARC不受损害。
步骤34、对未被光阻胶遮蔽的连接孔内的BARC进行回刻,刻蚀去除连接孔内的部分BARC。去除部分占连接孔高度的1/3至2/3之间。请参阅图5d。
步骤35、去除第一光阻胶层105。该步骤在显影槽中采用现有技术的湿法进行。请参阅图5e。
步骤36、在露出的BARC103的表面涂布第二光阻胶层104,并使之图案化,即定义沟槽的位置。请参阅图5f。
步骤37、以图案化的第二光阻胶层104为掩膜,进行沟槽刻蚀。具体地,首先刻蚀BARC103,露出形成于BARC103下面的氮氧化硅层103’,然后依次刻蚀氮氧化硅层103’和第二氧化硅层102’,在第二刻蚀终止层101’停止刻蚀,而且在刻蚀氮氧化硅层103’表面的BARC时,同时对连接孔内的BARC进行刻蚀,形成沟槽。请参阅图5g。
从上述步骤可以看出,本发明中步骤36中光阻胶是涂布在BARC之上的,第二光阻胶层104的下面有了BARC的衬垫,使得第二氧化硅层102’对曝光光线的反射大大减少,光刻窗口的精度就会大大提高。同时,由于步骤34的回刻步骤中已经将部分BARC消耗掉,使得第二氧化硅层102’的高度相比于连接孔内的BARC要高,虽然对BARC的刻蚀速率小于对氧化硅层的刻蚀速率,但是两者会保持一致地刻蚀完,所以就不会出现fence effect。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种半导体器件的制作方法,用于对半导体器件的绝缘层进行刻蚀,形成连接孔和沟槽,所述绝缘层包括依次在半导体衬底上沉积的第一刻蚀终止层(101)、第一氧化硅层(102)、第二刻蚀终止层(101’)、第二氧化硅层(102’)及氮氧化硅层(103’),其特征在于,该方法包括:
依次刻蚀氮氧化硅层(103’)、第二氧化硅层(102’)、第二刻蚀终止层(101’)及第一氧化硅层(102),在第一刻蚀终止层(101)停止刻蚀,形成连接孔;
在所述连接孔内及氮氧化硅层(103’)表面涂布底部抗反射层,所述底部抗反射层填充满连接孔;
在所述底部抗反射层的表面涂布第一光阻胶层(105),并图案化所述第一光阻胶层(105),图案化第一光阻胶层(105)的开口与连接孔对应;所述图案化第一光阻胶层(105)的开口大于连接孔的宽度且小于沟槽的宽度;
回刻连接孔内的底部抗反射层;
去除第一光阻胶层(105);
在露出的底部抗反射层表面涂布第二光阻胶层(104),并图案化所述第二光阻胶层(104),图案化第二光阻胶层(104)的开口为沟槽的宽度;
以图案化的第二光阻胶层(104)为掩膜,进行沟槽刻蚀,形成沟槽。
2.如权利要求1所述的方法,其特征在于,所述回刻连接孔内的底部抗反射层时,去除底部抗反射层的高度占连接孔高度的1/3~2/3。
3.如权利要求1所述的方法,其特征在于,进行沟槽刻蚀时,依次刻蚀氮氧化硅层(103’)表面的底部抗反射层、氮氧化硅层(103’)、第二氧化硅层(102’),在第二刻蚀终止层(101’)停止刻蚀,同时对连接孔内的底部抗反射层进行刻蚀,形成沟槽。
4.如权利要求1所述的方法,其特征在于,第一光阻胶层(105)的去除采用湿法去除。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100567694A CN101996934B (zh) | 2009-08-20 | 2009-08-20 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100567694A CN101996934B (zh) | 2009-08-20 | 2009-08-20 | 半导体器件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101996934A CN101996934A (zh) | 2011-03-30 |
CN101996934B true CN101996934B (zh) | 2012-07-18 |
Family
ID=43786869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100567694A Expired - Fee Related CN101996934B (zh) | 2009-08-20 | 2009-08-20 | 半导体器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101996934B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035506B (zh) * | 2012-08-09 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | Rfldmos隔离介质层深沟槽的刻蚀方法 |
CN104425358A (zh) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 插塞的形成方法 |
CN112382609B (zh) * | 2020-11-04 | 2024-03-08 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6042999A (en) * | 1998-05-07 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company | Robust dual damascene process |
CN1493087A (zh) * | 2000-12-26 | 2004-04-28 | ����Τ�����ʹ�˾ | 消去光刻胶与osg之间的反应的方法 |
US6946391B2 (en) * | 2003-09-08 | 2005-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming dual damascenes |
US7071112B2 (en) * | 2002-10-21 | 2006-07-04 | Applied Materials, Inc. | BARC shaping for improved fabrication of dual damascene integrated circuit features |
CN1864249A (zh) * | 2003-10-08 | 2006-11-15 | 兰姆研究公司 | 用于有机硅化物玻璃的一氧化二氮去除光刻胶的方法 |
KR20070034294A (ko) * | 2005-09-23 | 2007-03-28 | 매그나칩 반도체 유한회사 | 듀얼 다마신 공정을 이용한 비아홀 형성방법 |
-
2009
- 2009-08-20 CN CN2009100567694A patent/CN101996934B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6042999A (en) * | 1998-05-07 | 2000-03-28 | Taiwan Semiconductor Manufacturing Company | Robust dual damascene process |
CN1493087A (zh) * | 2000-12-26 | 2004-04-28 | ����Τ�����ʹ�˾ | 消去光刻胶与osg之间的反应的方法 |
US7071112B2 (en) * | 2002-10-21 | 2006-07-04 | Applied Materials, Inc. | BARC shaping for improved fabrication of dual damascene integrated circuit features |
US6946391B2 (en) * | 2003-09-08 | 2005-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming dual damascenes |
CN1864249A (zh) * | 2003-10-08 | 2006-11-15 | 兰姆研究公司 | 用于有机硅化物玻璃的一氧化二氮去除光刻胶的方法 |
KR20070034294A (ko) * | 2005-09-23 | 2007-03-28 | 매그나칩 반도체 유한회사 | 듀얼 다마신 공정을 이용한 비아홀 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
CN101996934A (zh) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8298943B1 (en) | Self aligning via patterning | |
US8614143B2 (en) | Simultaneous via and trench patterning using different etch rates | |
KR100880312B1 (ko) | 반도체 메모리 소자의 금속 배선 형성 방법 | |
CN107481969B (zh) | 一种通孔的形成方法 | |
US7772112B2 (en) | Method of manufacturing a semiconductor device | |
CN100561706C (zh) | 双镶嵌结构的形成方法 | |
US8518825B1 (en) | Method to manufacture trench-first copper interconnection | |
CN102881648A (zh) | 金属互连结构的制作方法 | |
CN101996934B (zh) | 半导体器件的制作方法 | |
CN103337476A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
US9412612B2 (en) | Method of forming semiconductor device | |
CN100536107C (zh) | 单镶嵌结构与双镶嵌结构及其开口的形成方法 | |
JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
CN102820260A (zh) | 提高通孔图形性能表现的方法 | |
CN103050382A (zh) | 半导体器件的制造方法 | |
CN108538779A (zh) | 双大马士革工艺方法 | |
KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
KR100750804B1 (ko) | 반도체소자 및 그 제조방법 | |
KR100773687B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR100365936B1 (ko) | 반도체소자의비아콘택형성방법 | |
KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR101096219B1 (ko) | 반도체 소자 제조 방법 | |
KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100571408B1 (ko) | 반도체 소자의 듀얼 다마신 배선 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20200820 |