CN110828370A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110828370A
CN110828370A CN201910378795.2A CN201910378795A CN110828370A CN 110828370 A CN110828370 A CN 110828370A CN 201910378795 A CN201910378795 A CN 201910378795A CN 110828370 A CN110828370 A CN 110828370A
Authority
CN
China
Prior art keywords
interlayer insulating
insulating film
semiconductor device
wiring
lower wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910378795.2A
Other languages
English (en)
Inventor
金志荣
韩奎熙
朴成彬
金永吉
白宗玟
李敬雨
郑德泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110828370A publication Critical patent/CN110828370A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Abstract

提供了一种半导体器件，其包括：下布线；层间绝缘膜，位于下布线上方并包括具有第一密度的第一部分和位于第一部分上的第二部分，第一部分和第二部分具有相同的材料，第二部分具有小于第一密度的第二密度；上布线，位于层间绝缘膜的第二部分中；以及通路，至少部分地位于层间绝缘膜的第一部分中，通路连接上布线和下布线。

Description

半导体器件及其制造方法
相关申请的交叉引用
通过引用将于2018年8月7日在韩国知识产权局提交的名为“SemiconductorDevice and Method for Fabricating the Same”(半导体器件及其制造方法)的韩国专利申请No.10-2018-0091638全文结合于本申请中。
技术领域
本公开涉及半导体器件及其制造方法。
背景技术
近年来，随着半导体元件的缩小化因电子技术的发展而快速进步，需要半导体芯片具有更高集成度和更低功耗。结果，电路部件之间(例如，布线之间)的间隔逐渐减小，并且布线的纵横比增大。
发明内容
根据一些实施例，一种半导体器件可以包括：下布线；层间绝缘膜，所述层间绝缘膜位于所述下布线上方，并包括具有第一密度的第一部分和位于所述第一部分上的第二部分，所述第一部分和所述第二部分具有相同的材料，所述第二部分具有小于所述第一密度的第二密度；上布线，所述上布线位于所述层间绝缘膜的所述第二部分中；以及通路，所述通路至少部分地位于所述层间绝缘膜的所述第一部分中，所述通路连接所述上布线和所述下布线。
根据一些实施例，一种半导体器件可以包括：第一下布线和第二下布线，所述第一下布线和所述第二下布线彼此相隔第一距离；第一上布线，所述第一上布线设置在所述第一下布线上；以及通路，所述通路连接所述第一下布线和所述第一上布线，并且包括具有第一斜率的第一侧壁，其中，以所述第一斜率测量的所述第二下布线与所述通路之间的第二距离大于所述第一距离。
根据一些实施例，一种用于制造半导体器件的方法可以包括：形成下布线；在所述下布线上形成层间绝缘膜，所述层间绝缘膜包括具有第一密度的第一部分和在所述第一部分上且具有小于所述第一密度的第二密度的第二部分，所述第一部分和所述第二部分包括相同的材料；在所述层间绝缘膜上形成第一掩模图案；使用所述第一掩模图案作为蚀刻掩模，去除所述层间绝缘膜的所述第一部分的至少一部分和所述层间绝缘膜的所述第二部分的至少一部分；形成用于暴露所述下布线的沟槽；以及形成用于填充所述沟槽的通路，其中，当去除所述层间绝缘膜的所述第一部分的至少一部分和所述层间绝缘膜的所述第二部分的至少一部分时，所述层间绝缘膜的所述第一部分的第一蚀刻速率小于所述层间绝缘膜的所述第二部分的第二蚀刻速率。
附图说明
通过参考附图详细描述示例性实施例，对于本领域技术人员而言特征将变得显而易见，其中：
图1示出了根据一些实施例的半导体器件的布局图。
图2示出了沿着图1的线I-I′的横截面视图。
图3示出了图2的部分R的放大视图。
图4示出了根据一些其他实施例的沿着图1的线I-I′的横截面视图。
图5示出了根据另一实施例的沿着图1的线I-I′的横截面视图。
图6示出了根据另一实施例的沿着图1的线I-I′的横截面视图。
图7至图12示出了根据一些实施例的用于制造半导体器件的方法中的各阶段的示例性横截面视图。
具体实施方式
图1是根据一些实施例的半导体器件的布局图。图2是沿图1的线I-I′截取的横截面视图，图3是图2的部分R的放大图。图1示出了为了便于描述而省略了一些构成元件(例如，蚀刻停止膜和层间绝缘膜)的构造。
参照图1和图2，根据一些实施例的半导体器件10可以包括衬底100、第一下布线110、第二下布线120、蚀刻停止膜130、层间绝缘膜140、通路150和上布线160。
根据一些实施例，第一下布线110和第二下布线120可以均在第二方向Y上延伸。第一下布线110和第二下布线120可以在第一方向X上彼此间隔开第一距离D1。也就是说，第一下布线110和第二下布线120并排布置(例如，彼此平行布置)，并且可以不彼此交叉。
根据一些实施例，上布线160可以在第一方向X上延伸。上布线160可以设置在第一下布线110和第二下布线120上。上布线160的至少一部分可以在第三方向Z上与第一下布线110交叠。此外，上布线160的至少一部分可以在第三方向Z上与第二下布线120交叠。也就是说，上布线160可以与第一下布线110和第二下布线120相交。
根据一些实施例的衬底100可以包括例如硅衬底、砷化镓衬底、硅锗衬底、陶瓷衬底、石英衬底、显示玻璃衬底等，并且可以包括SOI(绝缘体上半导体)衬底，但是实施例不限于此。此外，衬底100可以包括基础衬底，该基础衬底为在硅衬底上形成绝缘膜的形式，但是实施例不限于此。
例如，衬底100可以包括导电图案。导电图案可以是金属布线或接触，并且可以是晶体管的栅电极、晶体管的源极/漏极或二极管等，但是实施例不限于此。也就是说，衬底100可以包括半导体器件的基础衬底和外延层。即，衬底100可以包括半导体器件的FEOL(前段工艺)区域。
根据一些实施例，衬底100可以包括第一下布线110和第二下布线120。第一下布线110和第二下布线120可以包括导电材料。例如，第一下布线110和第二下布线120中的每一个可以是但不限于衬底100中包括的晶体管的栅电极、源电极、漏电极或二极管等。
第一下布线110可以包括第一下阻挡膜111和第一下导电图案112。第一下阻挡膜111可以沿着第一下导电图案112的侧壁和第一下导电图案112的底表面形成。也就是说，第一下阻挡膜111可以沿着第一下布线沟槽110T的侧壁和底表面例如共形地形成。即，第一下阻挡膜111可以设置在衬底100与第一下导电图案112之间。第一下阻挡膜111可以包括但不限于例如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)和氮化钨(WN)中的至少一种。
第二下布线120可以包括第二下阻挡膜121和第二下导电图案122。第二下阻挡膜121可以沿着第二下导电图案122的侧壁和第二下导电图案122的底表面形成。也就是说，第二下阻挡膜121可以例如沿着第二下布线沟槽120T的侧壁和底表面共形地形成。即，第二下阻挡膜121可以设置在衬底100与第二下导电图案122之间。第二下阻挡膜121可以包括但不限于例如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)和氮化钨(WN)中的至少一种。
尽管第一下阻挡膜111和第二下阻挡膜121被示出为具有单层结构，但是实施例不限于此。例如，第一下阻挡膜111和第二下阻挡膜121可以均包括多个层。在另一示例中，第一下阻挡膜111具有单层结构，第二下阻挡膜121可以包括多个层。在又一示例中，第一下阻挡膜111可以包括多个层，第二下阻挡膜121可以具有单层结构。
在一些实施例中，第一下导电图案112可以形成在第一下阻挡膜111上。例如，第一下导电图案112可以通过填充第一下布线沟槽110T中的除第一下阻挡膜111之外的剩余部分来形成。第一下导电图案112可以包括但不限于铝(Al)、铜(Cu)、钨(W)、钴(Co)和它们的组合中的至少一种。
在一些实施例中，第二下导电图案122可以形成在第二下阻挡膜121上。例如，第二下导电图案122可以通过填充第二下布线沟槽120T中的除第二下阻挡膜121之外的剩余部分来形成。第二下导电图案122可以包括但不限于例如铝(Al)、铜(Cu)、钨(W)、钴(Co)和它们的组合中的至少一种。
蚀刻停止膜130可以设置在衬底100的至少一部分上。当形成第一通路沟槽150T时，蚀刻停止膜130可以防止对第一下布线110和第二下布线120的损坏。蚀刻停止膜130可以包括硅(Si)、碳(C)、氮(N)、氧(O)和铝(Al)的组合。例如，蚀刻停止膜130可以包括碳氮化硅(SiCN)、氮化硅(SiN)、碳化硅(SiC)、氮化铝(AlN)、氧化铝(AlO)和碳氧化硅(SiCO)中的一种。蚀刻停止膜130被示出为具有单层结构，但是实施例不限于此。例如，蚀刻停止膜130可以包括多个层。
层间绝缘膜140可以设置在蚀刻停止膜130上。层间绝缘膜140可以包括第一材料。第一材料可以是低介电常数(低K)材料。在一些实施例中，第一材料可以是例如氧化硅、氮化硅、氮氧化硅和碳氧化硅中的一种。例如，第一材料可以是八甲基环四硅氧烷(OMCTS)。在下文中，为了便于解释，层间绝缘膜140将被描述为包含八甲基环四硅氧烷，但是实施例不限于此。
层间绝缘膜140可以包括第一部分141和第二部分142。层间绝缘膜140的第二部分142可以设置在层间绝缘膜140的第一部分141上，例如，第一部分141可以在蚀刻停止膜130与第二部分142之间。层间绝缘膜140的第一部分141和层间绝缘膜140的第二部分142可以包括相同的第一材料。在一些实施例中，层间绝缘膜140的第一部分141和层间绝缘膜140的第二部分142可以原位形成。
根据一些实施例，层间绝缘膜140的第一部分141可以包括具有第一密度的第一材料。此外，层间绝缘膜140的第二部分142可以包括具有第二密度的第一材料。此时，第一密度可以大于第二密度。
根据一些实施例，层间绝缘膜140的第一部分141的介电常数可以大于层间绝缘膜140的第二部分142的介电常数。
根据一些实施例，层间绝缘膜140的第一部分141的氧含量可以大于层间绝缘膜140的第二部分142的氧含量。
根据一些实施例，层间绝缘膜140的第一部分141的蚀刻速率可以小于层间绝缘膜140的第二部分142的蚀刻速率。
根据一些实施例，层间绝缘膜140的第一部分141的界面粘附力可以高于层间绝缘膜140的第二部分142的界面粘附力。
根据一些实施例，层间绝缘膜140的第一部分141的弹性模量和硬度可以大于层间绝缘膜140的第二部分142的弹性模量和硬度。也就是说，层间绝缘膜140的第一部分141的耐久性可以高于层间绝缘膜140的第二部分142的耐久性。
上布线160可以形成在衬底100上。上布线160可以形成在第一下布线110和第二下布线120中的至少一些上。也就是说，上布线160可以在第三方向Z上与第一下布线110和第二下布线120中的至少一些交叠。在一些实施例中，上布线160可以设置在层间绝缘膜140内。例如，上布线160可以设置在层间绝缘膜140的第二部分142中。上布线160可以包括第二上阻挡膜161和上导电图案162。第二上阻挡膜161可以沿着上导电图案162的侧壁和上导电图案162的底表面的一部分形成。也就是说，第二上阻挡膜161可以沿着上布线沟槽160T的一些侧壁和底表面形成。即，第二上阻挡膜161可以设置在层间绝缘膜140与上导电图案162之间。第二上阻挡膜161可以包括但不限于例如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)和氮化钨(WN)中的一种，但是实施例不限于此。
在一些实施例中，上导电图案162可以形成在第二上阻挡膜161上。例如，上导电图案162可以通过填充上布线沟槽160T中的除第二上阻挡膜161之外的剩余部分来形成。上导电图案162可以包括但不限于例如铝(Al)、铜(Cu)、钨(W)、钴(Co)和它们的组合中的至少一种。
通路150可以形成在衬底100上。通路150可以形成在第一下布线110的至少一部分上。也就是说，通路150可以在第三方向Y上与第一下布线110的至少一部分交叠。通路150可以将第一下布线110和上布线160电连接。
在一些实施例中，通路150可以形成在层间绝缘膜140中。通路150可以包括第一上阻挡膜151和通路导电图案152。第一上阻挡膜151可以沿着通路导电图案152的侧壁和通路导电图案152的底表面形成。也就是说，第一上阻挡膜151可以沿着通路沟槽150T的侧壁和底表面形成。即，第一上阻挡膜151可以设置在层间绝缘膜140与通路导电图案152之间。第一上阻挡膜151可以包括例如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、镍硼(NiB)和氮化钨(WN)中的至少一种，但是实施例不限于此。
在一些实施例中，通路导电图案152可以形成在第一上阻挡膜151上。例如，可以通过填充通路沟槽150T中的除第一上阻挡膜151之外的剩余部分来形成通路导电图案152。通路导电图案152可以包括例如铝(Al)、铜(Cu)、钨(W)、钴(Co)和它们的组合中的至少一种，但是实施例不限于此。
尽管第一上阻挡膜151和第二上阻挡膜161被示出为具有单层结构，但是实施例不限于此。例如，第一上阻挡膜151和第二上阻挡膜161可以包括多个层。
第一上阻挡膜151可以连接到第二上阻挡膜161。通路导电图案152可以连接到上导电图案162。在一些实施例中，第一上阻挡膜151和第二上阻挡膜161可以通过同一工艺形成，例如，第一上阻挡膜151和第二上阻挡膜161可以彼此连续以限定单个膜。此外，通路导电图案152和上导电图案162可以通过同一工艺形成，例如，通路导电图案152和上导电图案162可以彼此一体化，以限定单个的(例如，整体的)无缝结构。尽管第一上阻挡膜151、第二上阻挡膜161、通路导电图案152和上导电图案162可以原位形成，但是实施例不限于此。例如，第一上阻挡膜151、第二上阻挡膜161、通路导电图案152和上导电图案162可以通过各种工艺形成。
根据一些实施例，从衬底100的上表面到层间绝缘膜140的第一部分141的上表面的第一高度H1可以小于从衬底100的上表面到通路150的上表面的第二高度H2。此时，通路150可以形成在层间绝缘膜140的第一部分141和第二部分142中，例如，通路150可以延伸穿过层间绝缘膜140的第一部分141并穿过层间绝缘膜140的第二部分142的一部分。为了便于解释，形成在层间绝缘膜140的第一部分141中的通路150的侧壁被定义为第一侧壁150S1，形成在层间绝缘膜140的第二部分142中的通路150的侧壁被定义为第二侧壁150S2。
通路150的第二侧壁150S2的表面可以比通路150的第一侧壁150S1的表面粗糙。也就是说，通路150的第一侧壁150S1的粗糙度可以小于通路150的第二侧壁150S2的粗糙度。这种特征可归因于这样的事实，即，层间绝缘膜140的第一部分141的耐久性高于层间绝缘膜140的第二部分142的耐久性。因此，可以改善第一侧壁150S1上的第一上阻挡膜151的粗糙度。
通路150的第一侧壁150S1可以与衬底100的上表面形成第一角度θ1。也就是说，通路150的第一侧壁150S1可以具有第一斜率S1。第一角度θ1可以大于60°，并且可以小于或等于90°。通路150的第二侧壁150S2可以与衬底100的上表面形成第二角度θ2。也就是说，通路150的第二侧壁150S2可以具有第二斜率S2。第二角度θ2可以大于0°，并且可以小于或等于90°。在一些实施例中，第一角度θ1可以大于第二角度θ2。也就是说，第一斜率S1可以大于第二斜率S2。然而，实施例不限于此。例如，在一些其他实施例中，第二斜率S2可以大于第一斜率S1。
参照图3，定义了第二下布线120与通路150之间的第二距离D2。
参照图2至图3，第二距离D2指以第一斜率S1测量的通路150与第二下布线120之间的最短距离。也就是说，如图3所示，当绘制具有第一斜率S1的虚线L1以穿过第二下布线120和通路150时，第二下布线120与虚线L1相交的点和通路150与虚线L1相交的点之间的距离中的最短距离被定义为第二距离D2。
再次参照图1和图2，在一些实施例中，第一距离D1(即，第一下布线110和第二下布线120之间的沿着第一方向X的距离)小于第二距离D2(即，第二下布线120与通路150之间的最短距离)。此外，从衬底100的上表面到通路150的上表面的第二高度H2可以大于或等于第二下布线120与通路150之间的第二距离D2。在一些实施例中，因为第二距离D2大于第一距离D1，所以导电材料从通路150到第二下布线120的扩散可以减少。此外，因为第二高度H2大于第一距离D1，所以导电材料从上布线160到第二下布线120的扩散可以减少。也就是说，可以减少从通路150和上布线160到第二下布线120的泄漏电流。
图4是沿着图1的线I-I′截取的横截面视图，用于描述根据一些其他实施例的半导体器件。为了便于解释，将省略或仅简要解释与上述内容相同或相似的内容。
参照图4，根据一些实施例的半导体器件11可以包括衬底100、第一下布线110、第二下布线120、蚀刻停止膜130、层间绝缘膜140a、通路150和上布线160。
层间绝缘膜140a可以包括第一部分141a和第二部分142a。层间绝缘膜140a的第二部分142a可以设置在层间绝缘膜140a的第一部分141a上。层间绝缘膜140a的第一部分141a和层间绝缘膜140a的第二部分142a可以包括相同的第一材料。也就是说，层间绝缘膜140a的第一部分141a和层间绝缘膜140a的第二部分142a可以原位形成。
根据一些实施例，从衬底100的上表面到层间绝缘膜140a的第一部分141a的上表面的第一高度H1′可以与从衬底100的上表面到通路150a的上表面的第二高度H2基本相同。也就是说，通路150a可以仅形成在层间绝缘膜140a的第一部分141a中，并且上布线160可以仅形成在层间绝缘膜140a的第二部分142a中。在本说明书中，表述“基本相同”意味着包括微小的差异，例如工艺误差。
通路150的第一侧壁150S1可以与衬底100的上表面形成第一角度θ1。也就是说，通路150的第一侧壁150S1可以具有第一斜率S1，例如，通路150可以包括从其底部到顶部具有恒定斜率的侧壁。第一角度θ1可以大于60°，并且可以小于或等于90°。
在一些实施例中，第一下布线110和第二下布线120彼此间隔开的第一距离D1可以小于第二下布线120与通路150之间的第二距离D2。此外，从衬底100的上表面到通路150的上表面的第二高度H2可以大于或等于第二下布线120与通路150之间的第二距离D2。在一些实施例中，因为第二距离D2大于第一距离D1，所以导电材料从通路150到第二下布线120的扩散可以减少。此外，因为第二高度H2大于第一距离D1，所以导电材料从上布线160到第二下布线120的扩散可以减少。也就是说，从通路150和上布线160到第二下布线120的泄漏电流可以减少。
图5是沿着图1的线I-I′截取的横截面视图，用于描述根据另一实施例的半导体器件。为了便于解释，将省略或仅简要解释与上述内容相同或相似的内容。
参照图5，根据一些实施例的半导体器件12可以包括衬底100、第一下布线110、第二下布线120、蚀刻停止膜130、层间绝缘膜140b、通路150和上布线160。
层间绝缘膜140b可以包括第一部分141、第二部分142和第三部分143。层间绝缘膜140b的第二部分142可以设置在层间绝缘膜140b的第一部分141上。层间绝缘膜140b的第三部分143可以设置在层间绝缘膜140b的第二部分142上。层间绝缘膜140b的第一部分141、第二部分142和第三部分143可以包括相同的第一材料。在一些实施例中，层间绝缘膜140b的第一部分141、第二部分142和第三部分143可以原位形成。
根据一些实施例，层间绝缘膜140b的第一部分141可以包括具有第一密度的第一材料。此外，层间绝缘膜140b的第二部分142可以包括具有第二密度的第一材料。层间绝缘膜140b的第三部分143可以包括具有第三密度的第一材料。此时，第一密度可以大于第二密度。第三密度可以与第一密度和第二密度相同或不同。在一些实施例中，第三密度可以小于第二密度，但是实施例不限于此。
根据一些实施例，从衬底100的上表面到层间绝缘膜140b的第一部分141的上表面的第一高度H1可以小于从衬底100的上表面到通路150的上表面的第二高度H2。此外，从衬底100的上表面到层间绝缘膜140b的第二部分142的上表面的第三高度H3可以小于从衬底100的上表面到通路150的上表面的第二高度H2。也就是说，通路150可以形成在层间绝缘膜140b的第一部分141、第二部分142和第三部分143中。
为了便于解释，在层间绝缘膜140b的第一部分141中形成的通路150的侧壁被定义为第一侧壁150S1，在层间绝缘膜140b的第二部分142中形成的通路150的侧壁被定义为第二侧壁150S2，并且在层间绝缘膜140b的第三部分143中形成的通路150的侧壁被定义为第三侧壁150S3。
通路150b的第一侧壁150S1可以与衬底100的上表面形成第一角度θ1。也就是说，通路150的第一侧壁150S1可以具有第一斜率S1。第一角度θ1可以大于60°并且可以小于或等于90°。通路150的第二侧壁150S2可以与衬底100的上表面形成第二角度θ2。也就是说，通路150的第二侧壁150S2可以具有第二斜率S2。第二角度θ2可以大于0°，并且可以小于或等于90°。通路150的第三侧壁150S3可以与衬底100的上表面形成第三角度θ3。也就是说，通路150的第三侧壁150S3可以具有第三斜率S3。第三角度θ3可以大于0°，并且可以小于或等于90°。
在一些实施例中，第一角度θ1可以大于第二角度θ2。此外，第二角度θ2可以大于第三角度θ3。也就是说，第一斜率S1可以大于第二斜率S2，并且第二斜率S2可以大于第三斜率S3。然而，实施例不限于此。例如，第二角度θ2可以大于第一角度θ1，第三角度θ3可以大于第二角度θ2。
在一些实施例中，第一下布线110和第二下布线120彼此间隔开的第一距离D1可以小于第二下布线120与通路150之间的第二距离D2。此外，从衬底100的上表面到通路150的上表面的第二高度H2可以大于或等于第二下布线120与通路150之间的第二距离D2。在一些实施例中，因为第二距离D2大于第一距离D1，所以导电材料从通路150到第二下布线120的扩散可以减少。此外，因为第二高度H2大于第一距离D1，所以可以减少导电材料从上布线160到第二下布线120的扩散。也就是说，可以减少从通路150和上布线160到第二下布线120的泄漏电流。
图6是沿着图1的线I-I′截取的横截面视图，用于描述根据另一实施例的半导体器件。为了便于解释，将省略或仅简要解释与上述内容相同或相似的内容。
参照图6，根据一些实施例的半导体器件13可以包括衬底100、第一下布线110、第二下布线120、蚀刻停止膜130、层间绝缘膜140c、通路150和上布线160。
层间绝缘膜140c可以包括第一部分141c和第二部分142c。层间绝缘膜140c的第二部分142c可以设置在层间绝缘膜140c的第一部分141c上。层间绝缘膜140c的第一部分141c和层间绝缘膜140c的第二部分142c可以包括相同的第一材料。在一些实施例中，层间绝缘膜140c的第一部分141c和层间绝缘膜140c的第二部分142c可以原位形成。
根据一些实施例，层间绝缘膜140c的第一部分141c和第二部分142c可以包括孔P。在一些实施例中，包括在层间绝缘膜140c的第一部分141c中的孔P的数量可以少于包括在层间绝缘膜140c的第二部分142c中的孔P的数量。也就是说，层间绝缘膜140c的第一部分141c的孔隙率可以小于层间绝缘膜140c的第二部分142c的孔隙率。
将参照图7至图12描述根据一些实施例的制造半导体器件的方法。图7至图12是根据一些实施例的用于制造半导体器件的方法中的各阶段的示例性横截面视图。
为了便于解释，将在下面的假设下提供对图7至图12的描述，即，层间绝缘膜140包括第一部分141和第二部分142，并且从衬底100的上表面到第二部分142的上表面的第一高度H1小于从衬底100的上表面到通路150的上表面的第二高度H2，如先前参照图1至图3所描述的。即，图7至图12中制造的半导体器件可以与图2的半导体器件10相同。然而，可以使用相同或相似的方法分别形成图4至图6中的半导体器件11、12和13，因此将不提供其详细说明。
参照图7，可以在衬底100上(例如，在衬底100内)形成第一下布线110和第二下布线120。在一些实施例中，第一下布线110可以包括第一下阻挡膜111和第一下导电图案112。第二下布线120可以包括第二下阻挡膜121和第二下导电图案122。例如，第一下阻挡膜111可以例如通过任何合适的方法沿着第一下布线沟槽110的侧壁和底表面形成。此外，通过用导电材料填充第一下布线沟槽110的剩余部分，可以在第一下阻挡膜111上形成第一下导电图案112。第二下布线120可以与第一下布线110以相同的工艺形成。例如，衬底100以及第一下布线110和第二下布线120的顶表面可以是水平的。
可以在衬底100和第一下布线110上形成蚀刻停止膜130，例如，蚀刻停止膜130可以形成为覆盖衬底100以及第一下布线110和第二下布线120的顶表面。可以在蚀刻停止膜130上形成层间绝缘膜140。层间绝缘膜140可以包括第一部分141和第二部分142。层间绝缘膜140的第一部分141和层间绝缘膜140的第二部分142可以包括相同的第一材料。然而，在一些实施例中，包含在层间绝缘膜140的第一部分141和层间绝缘膜140的第二部分142中的第一材料的密度可以彼此不同。例如，层间绝缘膜140的第一部分141可以包括具有第一密度的第一材料，层间绝缘膜140的第二部分142可以包括具有第二密度的第一材料。第一密度可以大于第二密度。在一些实施例中，层间绝缘膜140的第一部分141和层间绝缘膜140的第二部分142可以原位形成。
例如，可以调节层间绝缘膜140的第一部分141和第二部分142的形成期间的氧流量，以提供第一部分141和第二部分142的不同密度。详细地，当形成层间绝缘膜140的第一部分141时，氧(O)气体的流量可以设置为第一流量，并且当形成层间绝缘膜140的第二部分142时，氧(O)气体的流量可以设置为第二流量。第一流量可以大于第二流量，以提供更大的第一密度。然而，实施例不限于此。可以在层间绝缘膜140上形成第一掩模图案MS1。
参照图8，可以在层间绝缘膜140和第一掩模图案MS1上形成第二掩模图案MS2。在一些实施例中，第二掩模图案MS2可以形成为覆盖第一掩模图案MS1。第二掩模图案MS2之间的在第一方向X上的间隔可以比第一掩模图案MS1之间的在第一方向X上的间隔窄。例如，如图8所示，第二掩模图案MS2之间的间隔与第一下布线110和第二下布线120交叠。
参照图9，可以使用第二掩模图案MS2作为蚀刻掩模，例如通过蚀刻，在层间绝缘膜140中形成第一沟槽T1。图9示出了在层间绝缘膜140的第一部分141和第二部分142中形成第一沟槽T1的构造，但是实施例不限于此。例如，第一沟槽T1可以仅形成在层间绝缘膜140的第二部分142中。例如，如图9所示，层间绝缘膜140的第一部分141的蚀刻速率可以小于层间绝缘膜140的第二部分142的蚀刻速率，例如，由于其不同的密度，从而使层间绝缘膜140的第一部分141中的第一沟槽T1的底部沿着第一方向X比层间绝缘膜140的第二部分142中的第一沟槽T1的顶部沿着第一方向X窄。例如，如图9进一步所示，第一沟槽T1可以不暴露蚀刻停止膜130。
参照图10，可以去除第二掩模图案MS2。随后，使用第一掩模图案MS1作为蚀刻掩模，可以形成用于暴露蚀刻停止膜130的上表面130a的第二沟槽T2(例如，在第一下布线110上方)。此时，由于覆盖第一下布线110的蚀刻停止膜130，可以防止对第一下布线110的损坏。
详细地，第二沟槽T2可以包括第一侧壁150S1和第二侧壁150S2。衬底100和第一侧壁150S1可以形成第一角度θ1。也就是说，第一侧壁150S1可以具有第一斜率S1。衬底100和第二侧壁150S2可以形成第二角度θ2。也就是说，第二侧壁150S2可以具有第二斜率S2。根据一些实施例，层间绝缘膜140的第一部分141的蚀刻速率可以小于层间绝缘膜140的第二部分142的蚀刻速率。因此，当形成第二沟槽T2时，层间绝缘膜140的第一部分141可以被去除为小于层间绝缘膜140的第二部分142，例如，与第二部分142相比，第一部分141的较小部分可以被去除。因此，在一些实施例中，第一角度θ1可以大于第二角度θ2。也就是说，由于层间绝缘膜140的第一部分141与第二部分142之间的蚀刻速率的差异，可以确定第一侧壁150S1和第二侧壁150S2的斜率。
参照图10和图11，可以去除第一掩模图案MS1。通过去除暴露的蚀刻停止膜130的上表面130a，可以形成用于暴露第一下布线110的上表面110a的第三沟槽T3。例如，第三沟槽T3可以包括通路沟槽150T和上布线沟槽160T，例如，通路沟槽150T和上布线沟槽160T可以彼此连续并且彼此流体连通。
参照图11和图12，可以沿着第三沟槽T3的侧壁和底表面形成第一上阻挡膜151和第二上阻挡膜161。第一上阻挡膜151和第二上阻挡膜161可以通过相同的工艺形成(例如，作为相同的连续膜)，但是实施例不限于此。通过用导电材料填充第三沟槽T3的剩余部分，可以形成通路导电图案152和上导电图案162。也就是说，通路导电图案152和上导电图案162可以通过相同的工艺形成。然而，实施例不限于此。
作为总结和回顾，当电路部件之间(例如布线之间)的间隔减小时，可能发生泄漏电流。因此，实施例的各方面提供了一种能够减少下布线和与其相邻的通路之间的泄漏(例如扩散)的半导体器件。实施例的各方面还提供了一种用于制造半导体器件的方法，该半导体器件具有减少的下布线和与其相邻的通路之间的泄漏。
即，根据实施例，下布线和与其相邻的通路之间的层间绝缘层可以由朝向衬底具有增加的密度的膜形成，从而展现出朝向衬底的降低的蚀刻速率，这继而有利于形成朝向衬底具有减小的宽度的相邻通路。朝向衬底的相邻通路的宽度的减小增加了通路与下布线之间的距离，从而防止通路与下布线之间的扩散或使之基本上最小化。
这里已经公开了示例实施例，尽管采用了特定术语，但是它们仅以一般的和描述性的意义来使用和解释，而不是为了限制的目的。在一些情况下，对于本领域普通技术人员来说，在提交本申请时显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用，或者与结合其他实施例描述的特征、特性和/或元件结合使用，除非另外特别指出。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种半导体器件，所述半导体器件包括：
下布线；
层间绝缘膜，所述层间绝缘膜位于所述下布线上方，所述层间绝缘膜包括：第一部分，所述第一部分具有第一密度；以及第二部分，所述第二部分位于所述第一部分上，所述第一部分和所述第二部分包括相同的材料，并且所述第二部分具有小于所述第一密度的第二密度；
上布线，所述上布线位于所述层间绝缘膜的所述第二部分中；以及
通路，所述通路至少部分地位于所述层间绝缘膜的所述第一部分中，所述通路连接所述上布线和所述下布线。
2.根据权利要求1所述的半导体器件，其中，所述通路的一部分在所述层间绝缘膜的所述第二部分中。
3.根据权利要求1所述的半导体器件，其中，所述层间绝缘膜还包括第三部分，所述第三部分具有小于所述第一密度和所述第二密度的第三密度。
4.根据权利要求1所述的半导体器件，其中，所述下布线包括：
下导电图案，以及
下阻挡膜，所述下阻挡膜沿着所述下导电图案的侧壁和底表面延伸。
5.根据权利要求1所述的半导体器件，其中，所述层间绝缘膜包括：
第一上布线沟槽，以及
第一通路沟槽，所述第一通路沟槽与所述第一上布线沟槽流体连通，所述通路和所述上布线在所述第一上布线沟槽和所述第一通路沟槽内彼此成一体。
6.根据权利要求5所述的半导体器件，其中，所述上布线和所述通路具有整体结构，所述整体结构包括：
上阻挡膜，所述上阻挡膜沿着所述第一上布线沟槽的侧壁、沿着所述第一通路沟槽的侧壁并且沿着所述第一通路沟槽的底表面连续地延伸；以及
上导电图案，所述上导电图案位于所述上阻挡膜上，并填充所述第一上布线沟槽和所述第一通路沟槽。
7.根据权利要求1所述的半导体器件，其中，所述层间绝缘膜的所述第一部分的孔隙率小于所述层间绝缘膜的所述第二部分的孔隙率。
8.根据权利要求1所述的半导体器件，其中，所述层间绝缘膜的所述第一部分的介电常数大于所述层间绝缘膜的所述第二部分的介电常数。
9.根据权利要求1所述的半导体器件，其中，所述层间绝缘膜的所述第一部分和所述层间绝缘膜的所述第二部分包括相同的材料。
10.根据权利要求9所述的半导体器件，其中，所述层间绝缘膜的所述第一部分和所述层间绝缘膜的所述第二部分包括八甲基环四硅氧烷。
11.根据权利要求10所述的半导体器件，其中，所述层间绝缘膜的所述第一部分包括比所述层间绝缘膜的所述第二部分的氧含量高的氧含量。
12.一种半导体器件，所述半导体器件包括：
第一下布线和第二下布线，所述第一下布线和所述第二下布线彼此间隔第一距离；
第一上布线，所述第一上布线位于所述第一下布线上；以及
通路，所述通路连接所述第一下布线和所述第一上布线，所述通路包括具有第一斜率的第一侧壁，并且以所述第一斜率测量的所述第二下布线与所述通路之间的第二距离大于所述第一距离。
13.根据权利要求12所述的半导体器件，其中，具有所述第一斜率的所述第一侧壁连接到所述第一下布线，并且所述通路还包括连接到所述第一侧壁的具有小于所述第一斜率的第二斜率的第二侧壁。
14.根据权利要求13所述的半导体器件，其中，所述通路还包括连接到所述第二侧壁的具有第三斜率的第三侧壁。
15.根据权利要求14所述的半导体器件，其中，所述第三斜率小于所述第二斜率。
16.根据权利要求12所述的半导体器件，其中，所述第二距离是以所述第一斜率测量的所述第二下布线与所述通路之间的最短距离。
17.一种制造半导体器件的方法，所述方法包括：
形成下布线；
在所述下布线上形成层间绝缘膜，使得所述层间绝缘膜包括具有第一密度的第一部分和在所述第一部分上且具有小于所述第一密度的第二密度的第二部分，所述第一部分和所述第二部分包括相同的材料；
在所述层间绝缘膜上形成第一掩模图案；
使用所述第一掩模图案作为蚀刻掩模，去除所述层间绝缘膜的所述第一部分的至少一部分和所述层间绝缘膜的所述第二部分的至少一部分，从而形成用于暴露所述下布线的沟槽；以及
在所述沟槽中形成通路，
其中，在去除所述层间绝缘膜的所述第一部分的所述至少一部分和所述层间绝缘膜的所述第二部分的所述至少一部分期间，所述层间绝缘膜的所述第一部分的第一蚀刻速率小于所述层间绝缘膜的所述第二部分的第二蚀刻速率。
18.根据权利要求17所述的制造半导体器件的方法，其中，形成所述层间绝缘膜包括原位形成所述层间绝缘膜的所述第一部分和所述第二部分。
19.根据权利要求18所述的制造半导体器件的方法，其中：
所述层间绝缘膜的所述第一部分和所述第二部分由八甲基环四硅氧烷形成，
形成所述层间绝缘膜包括：与形成所述层间绝缘膜的所述第一部分相比，在形成所述层间绝缘膜的所述第二部分期间调节氧气的流量。
20.根据权利要求19所述的制造半导体器件的方法，其中，在形成所述层间绝缘膜的所述第一部分期间氧气的流量大于在形成所述层间绝缘膜的所述第二部分期间氧气的流量。
CN201910378795.2A 2018-08-07 2019-05-08 半导体器件及其制造方法 Pending CN110828370A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0091638 2018-08-07
KR1020180091638A KR20200016472A (ko) 2018-08-07 2018-08-07 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN110828370A true CN110828370A (zh) 2020-02-21

Family

ID=69405317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910378795.2A Pending CN110828370A (zh) 2018-08-07 2019-05-08 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US10825766B2 (zh)
KR (1) KR20200016472A (zh)
CN (1) CN110828370A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784151B2 (en) * 2018-09-11 2020-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method for the same
US11398377B2 (en) * 2020-01-14 2022-07-26 International Business Machines Corporation Bilayer hardmask for direct print lithography
US11652049B2 (en) * 2021-03-10 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420560A (zh) * 2001-11-15 2003-05-28 株式会社日立制作所 半导体器件及其制造方法
CN1698194A (zh) * 2003-04-08 2005-11-16 松下电器产业株式会社 电子装置及其制造方法
US20060084279A1 (en) * 2004-10-18 2006-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer low-K dual damascene
CN101740473A (zh) * 2008-11-18 2010-06-16 中芯国际集成电路制造(上海)有限公司 层间介电层、互连结构及其制造方法
WO2011039898A1 (ja) * 2009-10-02 2011-04-07 パナソニック株式会社 半導体装置の製造方法および半導体装置
CN103633015A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150235896A1 (en) * 2014-02-20 2015-08-20 GlobalFoundries, Inc. Methods for fabricating integrated circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3888794B2 (ja) 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
US6660630B1 (en) 2002-10-10 2003-12-09 Taiwan Semiconductor Manufacturing Co. Ltd. Method for forming a tapered dual damascene via portion with improved performance
JP4571785B2 (ja) 2003-05-30 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100598294B1 (ko) 2003-12-31 2006-07-07 동부일렉트로닉스 주식회사 듀얼 다마신을 이용한 구리 배선 형성 방법
US7354856B2 (en) 2005-03-04 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene structures with tapered via portions and improved performance
US8368220B2 (en) * 2005-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Co. Ltd. Anchored damascene structures
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
DE102008063430B4 (de) 2008-12-31 2016-11-24 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
JP2010278330A (ja) 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2012209287A (ja) 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9728501B2 (en) 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
US9917027B2 (en) 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
US10297747B2 (en) * 2017-04-21 2019-05-21 Everpsin Technologies, Inc. Apparatus and methods for integrating magnetoresistive devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420560A (zh) * 2001-11-15 2003-05-28 株式会社日立制作所 半导体器件及其制造方法
CN1698194A (zh) * 2003-04-08 2005-11-16 松下电器产业株式会社 电子装置及其制造方法
US20060084279A1 (en) * 2004-10-18 2006-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer low-K dual damascene
CN101740473A (zh) * 2008-11-18 2010-06-16 中芯国际集成电路制造(上海)有限公司 层间介电层、互连结构及其制造方法
WO2011039898A1 (ja) * 2009-10-02 2011-04-07 パナソニック株式会社 半導体装置の製造方法および半導体装置
CN103633015A (zh) * 2012-08-23 2014-03-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150235896A1 (en) * 2014-02-20 2015-08-20 GlobalFoundries, Inc. Methods for fabricating integrated circuits

Also Published As

Publication number Publication date
US20200051909A1 (en) 2020-02-13
US10825766B2 (en) 2020-11-03
KR20200016472A (ko) 2020-02-17

Similar Documents

Publication Publication Date Title
US9379055B2 (en) Semiconductor device and method of manufacturing the same
US8039963B2 (en) Semiconductor device having seal ring structure
US10573593B2 (en) Metal interconnects for super (skip) via integration
US8432040B2 (en) Interconnection structure design for low RC delay and leakage
CN101465332B (zh) 半导体芯片及其制造方法和半导体芯片堆叠封装
US20240153870A1 (en) Selective Formation of Conductor Nanowires
US20070032067A1 (en) Semiconductor device and method of manufacturing the same
US20020153554A1 (en) Semiconductor device having a capacitor and manufacturing method thereof
CN110828370A (zh) 半导体器件及其制造方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
US20200058590A1 (en) Method and structure to construct cylindrical interconnects to reduce resistance
US20040009661A1 (en) Semiconductor device and method of manufacturing the same
JP5388478B2 (ja) 半導体装置
KR100689839B1 (ko) 반도체장치의 더미패턴 설계방법
US20090302477A1 (en) Integrated circuit with embedded contacts
KR100799077B1 (ko) 금속 배선 및 그 형성 방법
US11031459B2 (en) Semiconductor device including a capacitor and method of manufacturing semiconductor device
US20160064269A1 (en) Semiconductor device and manufacturing method thereof
US6472697B2 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
CN113035772A (zh) 半导体结构及其制备方法
US20240096796A1 (en) Integrated circuit device
US10692755B2 (en) Selective deposition of dielectrics on ultra-low k dielectrics
KR20050045377A (ko) 반도체 소자의 금속배선 구조
US7981781B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
US8120182B2 (en) Integrated circuit comprising conductive lines and contact structures and method of manufacturing an integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination