JP2007250706A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007250706A
JP2007250706A JP2006070272A JP2006070272A JP2007250706A JP 2007250706 A JP2007250706 A JP 2007250706A JP 2006070272 A JP2006070272 A JP 2006070272A JP 2006070272 A JP2006070272 A JP 2006070272A JP 2007250706 A JP2007250706 A JP 2007250706A
Authority
JP
Japan
Prior art keywords
insulating film
porogen
semiconductor device
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006070272A
Other languages
English (en)
Other versions
JP4788415B2 (ja
Inventor
Tsutomu Shimayama
努 島山
Takasue Kameshima
隆季 亀嶋
Masaki Okamoto
正喜 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006070272A priority Critical patent/JP4788415B2/ja
Priority to US11/680,709 priority patent/US8759222B2/en
Priority to TW096107900A priority patent/TWI338347B/zh
Priority to KR1020070025644A priority patent/KR101354413B1/ko
Priority to CNB2007100863716A priority patent/CN100485882C/zh
Publication of JP2007250706A publication Critical patent/JP2007250706A/ja
Application granted granted Critical
Publication of JP4788415B2 publication Critical patent/JP4788415B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ＣＶＤ法により成膜された積層膜の上層をエッチングする際に、下層に対するエッチング選択比の高い半導体装置の製造方法を提供する。
【解決手段】基板１１上に、第１多孔質絶縁膜１２Ａを形成する工程と、第１多孔質絶縁膜１２Ａよりも炭素含有率が高くなるように、第１多孔質絶縁膜１２Ａ上に、無機材料からなる骨格構造中に炭化水素化合物からなるポロジェンＢ’を含有してなる第２絶縁膜１３を形成する工程と、第１多孔質絶縁膜１２Ａに達するまで、第２絶縁膜１３のエッチングを行う工程とを有することを特徴とする半導体装置の製造方法である。
【選択図】図３

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは、多孔質の絶縁膜を備えた半導体装置の製造方法に関する。
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａｌ）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。Ｃｕは、従来の多層配線構造に使われているＡｌなどの金属材料とは異なって、ドライエッチングによるパターンニングが困難なため、絶縁膜に配線溝を形成し、配線溝にＣｕ膜を埋め込むことにより配線パターンを形成するダマシン法が一般にＣｕ多層配線構造に適用されている。
特に、デュアルダマシン法は、接続孔と配線溝とを形成した上で、Ｃｕ埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。
また、高集積化された半導体装置では、配線間容量の増大が半導体装置の動作速度の低下を招くために、低誘電材料を層間絶縁膜に用いて配線間容量の増大を抑制した微細な多層配線が不可欠となっている。そこで、比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機系のポリマーや、炭素含有酸化シリコン（ＳｉＯＣ）、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料など、酸化シリコンよりも誘電率の低い、いわゆる低誘電率膜が、層間絶縁膜として導入されるようになってきている。また、近年では、それらを多孔質化させて比誘電率を２．３前後にまで低下させた低誘電率材料の適用も試みられている。
ところで、上述したデュアルダマシン法を低誘電率膜を有する層間絶縁膜に適用する場合には、化学的気相成長（Chemical Vapor Deposition(ＣＶＤ)）法により、基板上にＳｉＯＣからなる無機材料膜を成膜した後、塗布法により、無機材料膜上に、ＰＡＥからなる有機材料膜を成膜する。そして、エッチングにより、有機材料膜に配線溝を形成するとともに、無機材料膜に接続孔を形成する。このエッチングの際には、無機材料膜と有機材料膜の界面が形成されるため、無機材料膜に対する有機材料膜のエッチング選択比が高く、制御性よくエッチング加工が行われる（例えば、特許文献１参照）。
また、上述したように、ＣＶＤ法により無機材料膜を成膜する場合には、生産等で膜質に不具合が発生した場合、ガス流量比やＲＦパワー等成膜条件を変更することで即座に対応できる、という利点がある。さらに、一般的に、ＣＶＤ法による成膜では、より緻密で機械強度の高い膜が形成されることが知られている。
特開２００４−６３８５９号公報
しかし、上述した製造方法では、基板上に無機材料膜を成膜した後、例えばコーター等の別の装置に基板を移動させて、有機材料膜を塗布形成する必要があるため、作業的にも煩雑であり、生産性が悪い。一方、ＣＶＤ法により、配線溝を形成する上層側の絶縁膜を成膜することを考えた場合、有機材料膜を成膜することは困難である。しかし、比誘電率の低い有機材料膜と同程度の比誘電率を有する無機材料膜は、現状ではＳｉＯＣの多孔質膜であることから、ＳｉＯＣ膜で形成される下層とのエッチング選択比がとれず、加工制御性が悪くなる、という問題がある。
以上のことから、本発明は、ＣＶＤ法により積層膜を形成するとともに、この積層膜の上層をエッチングする際に、下層に対するエッチング選択比の高い半導体装置の製造方法を提供することを目的としている。
上記目的を達成するために、本発明の半導体装置の製造方法は、基板上に、無機材料からなる骨格構造を有する２層の絶縁膜を備えた積層膜を形成する第１工程と、下層の絶縁膜に達するまで、上層の絶縁膜のエッチングを行う第２工程とを有する半導体装置の製造方法において、第１工程では、積層膜を構成する一方の絶縁膜の炭素含有率が他方の絶縁膜よりも高くなるように、骨格構造中に炭化水素化合物からなる空孔形成材料を含有させて、一方の絶縁膜を形成することを特徴としている。
このような半導体装置の製造方法によれば、積層膜を構成する一方の絶縁膜の炭素含有率が他方の絶縁膜よりも高くなるように、骨格構造中に炭化水素化合物からなる空孔形成材料を含有させて、一方の絶縁膜を形成することで、この絶縁膜が擬似的な有機材料膜となり、積層膜を構成する絶縁膜の間に、擬似的な有機材料膜と無機材料膜の界面が形成される。これにより、第２工程において、下層の絶縁膜に達するまで、上層の絶縁膜のエッチングを行う際に、下層の絶縁膜に対する上層の絶縁膜のエッチング選択比が高くなることから、下層の絶縁膜がストッパーとなり、加工制御性が向上する。また、上記積層膜を構成する絶縁膜の骨格構造は無機材料で形成されることから、どちらもＣＶＤ法により成膜することが可能となる。
以上、説明したように、本発明の半導体装置の製造方法によれば、上層の絶縁膜にエッチングを行う際の加工制御性が向上するため、例えば、上層の絶縁膜に配線溝を形成し、下層の絶縁膜に接続孔に形成して、配線溝と接続孔とに配線材料を埋め込む配線構造を寸法制御性よく製造することができる。また、ＣＶＤ法による成膜が可能であることから、膜質に不具合が発生した場合にも、成膜条件を変更することで即座に対応できるため、生産性を向上させることができ、より緻密で機械強度の高い膜が形成することができる。さらに、積層膜を構成する絶縁膜を連続成膜することも可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
本発明の半導体装置の製造方法に係る実施形態の一例を説明する。まず、半導体装置の製造方法を説明するにあたって、この方法に用いるＣＶＤ装置および電子線照射装置について、図１および図２の概略構成断面図を用いて説明する。
図１に示すように、本実施形態における絶縁膜の形成に用いるＣＶＤ装置１は、被処理基板Ｓの表面に成膜処理を行う反応容器２を備えている。この反応容器２には、真空ポンプが接続された排気口（図示省略）が設けられており、反応容器２内は減圧可能に構成されている。
また、この反応容器２の底部には、被処理基板Ｓを載置保持可能な基板保持部３が配置されている。この基板保持部３は、後述するプラズマを発生させるための下部電極も兼ねており、被処理基板Ｓを加熱するためのヒーター（図示省略）を備えている。
また、上記反応容器２の上部には、蓋体となる上部電極４が基板保持部３の保持面と対向する状態で配置されている。この上部電極４はガス供給部を兼ねて構成されており、成膜ガスおよびキャリアガスを反応容器２内に供給するための複数のガス供給管（図示省略）が接続されている。また、基板保持部３に載置保持された被処理基板Ｓの表面に上記ガスを供給する複数のガス供給口が、上部電極４における基板保持部３に対向する面の全域に渡って設けられている。
上述したようなＣＶＤ装置１を用いて被処理基板Ｓの表面に、絶縁膜を成膜する場合には、反応容器２内の基板保持部３上に、被処理基板Ｓを載置する。そして、上部電極４に設けられた複数のガス供給口から、成膜ガスを供給し、電極間に電圧を印加して被処理基板Ｓの上方にプラズマＰを発生させる。このプラズマＰ中の成膜成分が被処理基板Ｓの表面に供給され、絶縁膜が成膜される。
また、本実施形態において、後述する絶縁膜中に分散させた空孔形成材料の分解除去に用いる電子線照射装置５は、被処理基板Ｓの表面に電子線Ｅを照射するための反応容器６を備えている。この反応容器６の底部には、被処理基板Ｓを載置保持可能な基板保持部７が配置されている。この基板保持部７は、被処理基板Ｓを加熱するためのヒーター（図示省略）を備えている。
また、上記反応容器６の上部には、基板保持部７に保持された被処理基板Ｓの表面に向けて電子線Ｅを照射する電子線照射部８が配置されている。
上述したような電子線照射装置を用いて、被処理基板Ｓの表面に電子線Ｅを照射する場合には、反応容器６内の基板保持部７上に、空孔形成材料を含有する絶縁膜が成膜された被処理基板Ｓを載置し、被処理基板Ｓの表面に電子線Ｅを照射する。
次に、本発明の半導体装置の製造方法に係る実施の形態を、図３〜図４の工程断面図を用いて説明する。ただし、製造工程中に用いるＣＶＤ装置および電子線照射装置については、図１、図２をそれぞれ用いて説明することとする。
まず、図３（ａ）に示すように、例えばプラズマ励起化学的気相成長（ＰＥ−ＣＶＤ）法により、基板１１上に、骨格形成材料と炭化水素化合物からなる空孔形成材料であるポロジェンＡ’とを含む成膜ガスを供給し、無機材料からなる骨格構造中にポロジェンＡ’を含有する第１絶縁膜１２を形成する。
具体的に、上記第１絶縁膜１２の成膜の際には、図１を用いて説明したＣＶＤ装置１の反応容器２内に基板１１（被処理基板Ｓ）を導入し、基板保持部３に載置保持する。次いで、反応容器２内を１３ｋＰａ以下に減圧した状態で、基板保持部３を加熱する。
続いて、例えばジエトキシメチルシラン（ＤＥＭＳ）、酸素（Ｏ2）からなる骨格形成材料と、例えばα−テルピネン（Alpha Terpinene（ＡＴＲＰ）)からなるポロジェンＡ’とを含む成膜ガス、ヘリウム（Ｈｅ）からなるキャリアガスとを反応容器２に導入する。続いて、基板保持部３と上部電極４との間に高周波電力を印加することで、プラズマＰを発生させる。この際、ポロジェンＡ’が解離しないように、ポロジェンＡ’の解離エネルギーよりも低いエネルギーのプラズマが供給されるように、ＲＦパワーを制御することとする。ここでは、一例として、ガス流量比をＤＥＭＳ：Ｏ2：ＡＴＲＰ：Ｈｅ＝１：１：２：５とし、ＲＦパワーを５００Ｗ、反応容器２内の圧力を７．０ｋＰａ、基板温度を２５０℃に設定する。
これにより、炭素含有酸化シリコン（ＳｉＯＣ）からなる無機材料の骨格構造中に、プラズマによりＡＴＲＰからなるポロジェンＡ’が高分子化して、分散された状態の第１絶縁膜１２が成膜される。
ここで、第１絶縁膜１２の骨格構造を構成する無機材料は、上記ＳｉＯＣに限定されるものではないが、比誘電率の低い無機材料で構成されることが好ましい。また、上記ポロジェンＡ’としては、ここでは、α−テルピネン（Ｃ10Ｈ16）を用いることとするが、ＣxＨyで表される炭化水素や、ＣxＨyＯzで表される酸素含有炭化水素からなる炭化水素化合物であればよい。いずれの場合においても、ｘは１〜１２のものが好ましく、分子構造が鎖状でも分岐していてもよい。また、ポロジェンＡ’は、例えばベンゼンまたはシクロへキサンのような環状分子構造を持つことが好ましい。
次いで、例えば基板１１を加熱した状態での電子線照射により、第１絶縁膜１２中のポロジェンＡ’を分解除去することで、図３（ｂ）に示すように、第１絶縁膜１２（前記図３（ａ）参照）を、複数の空孔Ａを設けてなる第１多孔質絶縁膜１２Ａとする。この場合には、図２を用いて説明した電子線照射装置５の反応容器６内に、第１絶縁膜１２が設けられた基板１１（被処理基板Ｓ）を導入し、基板保持部７に載置保持する。次いで、基板保持部７を加熱して例えば４００℃とし、電子線照射部８から電子線Ｅを基板１１の表面に向けて照射する。
次に、図３（ｃ）に示すように、例えばＰＥ−ＣＶＤ法により、第１多孔質絶縁膜１２Ａ上に、骨格形成材料と炭化水素化合物からなるポロジェンＢ’とを含む成膜ガスを供給することで、無機材料からなる骨格構造中にポロジェンＢ’を含有してなる第２絶縁膜１３を形成する。
ここで、第２絶縁膜１３は、炭化水素化合物からなるポロジェンＢ’を含有していることから、第１多孔質絶縁膜１２Ａよりも炭素含有率は高くなる。また、上記第１絶縁膜１２（前記図３（ａ）参照）中のポロジェンＡ’（前記図３（ａ）参照）の含有率よりも第２絶縁膜１３中のポロジェンＢ’の含有率を高くすることで、第１多孔質絶縁膜１２Ａに対する炭素含有率をより高くすることができるため、好ましい。ポロジェンＢ’としては、ポロジェンＡ’と同様の炭化水素化合物を用いることができる。
この場合には、図１を用いて説明したＣＶＤ装置１を用い、例えばＤＥＭＳからなる骨格形成材料と、例えばＡＴＲＰからなるポロジェンＢ’とを含む成膜ガスと、Ｈｅからなるキャリアガスとを反応容器２内に導入した後、基板保持部３と上部電極４との間に高周波電力を印加して、プラズマＰを発生させる。この際、ポロジェンＢ’が解離しないように、ポロジェンＢ’の解離エネルギーよりも低いエネルギーのプラズマが供給されるように、ＲＦパワーを制御することとする。ここでは、一例として、ガス流量比をＤＥＭＳ：ＡＴＲＰ：Ｈｅ＝１：６：５とし、ＲＦパワーを５００Ｗ、反応容器２内の圧力を１３ｋＰａ、基板温度を２５０℃に設定する。この例においては、第１絶縁膜１２の成膜条件と比較して、ＤＥＭＳに対するＡＴＲＰ（ポロジェンＢ’）のガス流量比を高くし、骨格形成材料として、ＤＥＭＳのみを用いることにより、骨格構造の炭素含有率も高くなるように設定する。
これにより、第１絶縁膜１２よりも炭素含有率の高い炭素含有酸化シリコン（ＳｉＯＣ）からなる無機材料の骨格構造中に、プラズマによりＡＴＲＰからなるポロジェンＢ’が高分子化して、分散された状態の第２絶縁膜１３が成膜される。また、第２絶縁膜１３中のポロジェンＢ’の含有率は、第１絶縁膜１２中のポロジェンＡ’の含有率よりも高くなる。この第２絶縁膜１３は、ポロジェンＢ’を含有することで、擬似的な有機材料膜となる。
次いで、図３（ｄ）に示すように、第２絶縁膜１３上に、第１マスクパターン１４を形成し、この第１マスクパターン１４上からのエッチングにより、第１多孔質絶縁膜１２Ａに達するまで、第２絶縁膜１３に配線溝１５を形成する。ここで、第１マスクパターン１４は、第２絶縁膜１３が擬似的な有機材料膜となることから、例えば酸化シリコン（ＳｉＯ2）からなる無機材料で構成されることとする。
また、上記エッチングにおいては、第２絶縁膜１３が炭化水素化合物からなるポロジェンＢ’を高い割合で含むため、エッチングガスとして、カーボン系膜のエッチングに用いるアンモニア（ＮＨ3）を用いることが好ましい。これにより、後述するように、第１多孔質絶縁膜１２Ａに対する第２絶縁膜１３のエッチング選択比が高くなるため、好ましい。このエッチング条件の一例としては、エッチングガスにＮＨ3とＯ2とを用い、ガス流量比をＮＨ3：Ｏ2＝３０：１、バイアスパワーを４００Ｗ、基板温度を０℃に設定する。なお、ここでは、エッチングガスとしてＮＨ3とＯ2を用いることとするが、ＮＨ3のみでエッチングを行ってもよい。
この際、第２絶縁膜１３は擬似的な有機材料膜となっているため、第１多孔質絶縁膜１２Ａと第２絶縁膜１３との間に擬似的な無機材料膜と有機材料膜の界面が形成される。これにより、第１多孔質絶縁膜１２Ａに対する第２絶縁膜１３のエッチング選択比が高くなるため、加工制御性よく第２絶縁膜１３にエッチングを行うことが可能となる。その後、第１マスクパターン１４を除去する。
次に、図４（ｅ）に示すように、第２絶縁膜１３上に、例えばレジストからなる第２マスクパターン１６を形成し、この第２マスクパターン１６上からのエッチングにより配線溝１５の底部に露出させた第１多孔質絶縁膜１２Ａにエッチングを行う。これにより、第１多孔質絶縁膜１２Ａに接続孔１７を形成する。ここで、エッチング条件の一例としては、エッチングガスとして、オクタフルオロシクロブタン（Ｃ4Ｆ8）、一酸化炭素（ＣＯ）、窒素（Ｎ2）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣ4Ｆ8：ＣＯ：Ｎ2：Ａｒ＝３：１０：２００：５００、バイアスパワーを１０００Ｗ、基板温度を２０℃に設定する。また、このエッチングの後には、必要に応じて第２マスクパターン１６を除去する工程を行う。
その後、例えば基板２１を加熱した状態での電子線照射により、第２絶縁膜１３中のポロジェンＢ’を分解除去することで、図４（ｆ）に示すように、第２絶縁膜１３（前記図４（ｅ）参照）を、複数の空孔Ｂを設けてなる第２多孔質絶縁膜１３Ｂとする。この場合には、電子線照射装置５の反応容器６内に第２絶縁膜１３が設けられた基板１１を導入し、基板保持部７上に載置保持する。次いで、基板保持部７を加熱して例えば４００℃とし、電子線照射部８から電子線Ｅを基板１１の表面に向けて例えば５分間照射する。
なお、本実施形態では、図３（ｂ）および図４（ｆ）を用いて説明したように、基板２１を加熱した状態での電子線照射により、第１絶縁膜１２中のポロジェンＡ’、第２絶縁膜１３中のポロジェンＢ’を分解除去することとしたが、基板２１を加熱した状態での紫外線（ＵＶ）照射により分解除去してもよく、熱処理のみで分解除去してもよい。
以上の後には、ここでの図示は省略したが、例えば配線溝１５および接続孔１７内を導電性材料によって埋め込み、基板１１に接続されたビアおよび配線を形成する。
以上のような半導体装置の製造方法によれば、第１多孔質絶縁膜１２Ａ上に、ポロジェンＢ’を含有する第２絶縁膜１３を形成することで、第１多孔質絶縁膜１２Ａよりも第２絶縁膜１３の炭素含有率が高くなるため、第２絶縁膜１３のエッチングを行う際の第１多孔質絶縁膜１２Ａに対するエッチング選択比が高くなる。これにより、第１多孔質絶縁膜１２Ａがストッパーとなり、配線溝１５と接続孔１７の加工制御性が向上する。したがって、この配線溝１５に設けられる配線および接続孔１７に設けられるビアを寸法制御性よく形成することができる。
また、第１絶縁膜１２、第２絶縁膜１３の両方ともにＣＶＤ法により成膜することから、膜質に不具合が発生した場合にも、成膜条件を変更することで即座に対応できるため、生産性を向上させることができ、より緻密で機械強度の高い膜が形成することができる。
ここで、図５には、図３〜図４を用いて説明した第１多孔質絶縁膜１２Ａに対する第２絶縁膜１３または第２多孔質絶縁膜１３Ｂのエッチング選択比を示す。グラフ中、横軸のＲｅｆは４００℃に加熱した状態で第１絶縁膜１２に電子線照射を５分間行った後の第１多孔質絶縁膜１２Ａである。また、（１）は４００℃に加熱した状態で第２絶縁膜１３に電子線照射を５分間行った後の第２多孔質絶縁膜１３Ｂ、（２）は第２絶縁膜１３に熱処理（４００℃）を５分間行った後の第２多孔質絶縁膜１３Ｂ、（３）は第２絶縁膜１３である。すなわち、膜中の炭素含有率は、（１）＜（２）＜（３）となる。また、エッチングガスとしては、カーボン系膜のエッチングに用いるＮＨ3を用いた場合と、ＳｉＯＣ膜のエッチングに用いるＯ2とＣXＦYを用いた場合の２通りで行った。この結果、エッチングガスとしてＮＨ3を用いた場合に、炭素含有率が高くなるにつれて、第１多孔質絶縁膜１２Ａに対する第２多孔質絶縁膜１３Ｂまたは第２絶縁膜１３のエッチング選択比が高くなることが確認された。一方、エッチングガスとして、酸素含有ガス（Ｏ2，ＣＯ等）とＣXＦYを用いた場合には、炭素含有率が高くなるにつれてエッチング選択比が低くなる。これにより、Ｏ2とＣXＦYを用いた場合には、炭素含有率の高い第２絶縁膜１３または第２多孔質絶縁膜１３Ｂに対する炭素含有率の低い第１多孔質絶縁膜１２Ａのエッチング選択比が高くなることが確認された。
なお、Ｒｅｆの第１多孔質絶縁膜１２Ａと比較して（１）の第２多孔質絶縁膜１３Ｂのエッチング選択比が高くなるのは、第１絶縁膜１２および第２絶縁膜１３を成膜する際の成膜条件により、第２多孔質絶縁膜１３Ｂの骨格構造中の炭素含有率も高くなっていること、また、第１絶縁膜１２中のポロジェンＡ’の含有率よりも第２絶縁膜１３中のポロジェンＢ’の含有率が高いため、同じ除去条件では除去し切れないポロジェンＢ’が残存するためと考えられる。
なお、上記第１実施形態では、第２絶縁膜１３に配線溝１５を形成した後、第１多孔質絶縁膜１２Ａに接続孔１７を形成する例について説明したが、第１多孔質絶縁膜１２Ａに接続孔１７を形成した後に、第２絶縁膜１３に配線溝１５を形成してもよい。
さらに、上記第１実施形態では、第２絶縁膜１３の下層が多孔質絶縁膜である例について説明したが、例えば非多孔質のＳｉＯＣ膜であっても本発明は適用可能である。この場合には、第１絶縁膜１２に電子線照射を行わなくてもよいことから、ＣＶＤ法により、第１絶縁膜１２と第２絶縁膜１３を連続成膜することもでき、生産性をさらに向上させることができる。
（変形例１）
また、上記第１実施形態では、第２絶縁膜１３にポロジェンＢ’を含有させることで、第１多孔質絶縁膜１２よりも炭素含有率の高い状態とし、第２絶縁膜１３のエッチングを行う例について説明したが、第１絶縁膜１２にポロジェンＡ’を含有させることで、第２絶縁膜１３よりも炭素含有率の高い状態とし、第２絶縁膜１３のエッチングを行ってもよい。
この場合には、図６（ａ）に示すように、上記第１実施形態において、図３（ｃ）を用いて説明した第２絶縁膜１３と同一の成膜条件で、基板１１上にポロジェンＡ’を含む第１絶縁膜１２を形成する。すなわち、ポロジェンＡ’にＡＴＲＰを用い、ポロジェンＡ’が解離しない条件で成膜を行う。次に、第１絶縁膜１２上に、例えば非多孔質のＳｉＯＣ膜からなる第２絶縁膜１３を形成する。これにより、第１絶縁膜１２にはポロジェンＡ’が含有されている分、第２絶縁膜１３よりも炭素含有率は高くなり、擬似的な有機材料膜となる。
次いで、図６（ｂ）に示すように、第２絶縁膜１３上に、例えばレジストからなる第１マスクパターン１４を形成し、この第１マスクパターン１４上からのエッチングにより、第１絶縁膜１２に達するまで、第２絶縁膜１３に配線溝１５を形成する。
また、エッチングガスとしては、酸素含有ガスとフッ化炭素（ＣxＦy）を用いることとする。図５を用いて説明したように、エッチングガスに酸素含有ガス（Ｏ2，ＣＯ等）とフッ化炭素（ＣxＦy）を用いることで、炭素含有率の低い無機材料膜のエッチング選択比が高くなる。このエッチング条件の一例としては、エッチングガスとして、Ｃ4Ｆ8、ＣＯ、Ｎ2、およびＡｒを用い、ガス流量比をＣ4Ｆ8：ＣＯ：Ｎ2：Ａｒ＝３：１０：２００：５００、バイアスパワーを１０００Ｗ、基板温度を２０℃に設定する。
この際、第１絶縁膜１２は擬似的な有機材料膜となっているため、第１絶縁膜１２と第２絶縁膜１３との間に擬似的な有機材料膜と無機材料膜の界面が形成される。これにより、第１絶縁膜１２に対する第２絶縁膜１３のエッチング選択比が高くなるため、加工制御性よく第２絶縁膜１３にエッチングを行うことが可能となる。その後、第１マスクパターン１４を除去する。
次に、図６（ｃ）に示すように、第２絶縁膜１３上に、例えばＳｉＯ2からなる第２マスクパターン１６を形成し、この第２マスクパターン１６上からのエッチングにより配線溝１５の底部に露出させた第１多孔質絶縁膜１２Ａにエッチングを行う。これにより、第１絶縁膜１２に接続孔１７を形成する。このエッチング条件の一例としては、エッチングガスにＮＨ3とＯ2とを用い、ガス流量比をＮＨ3：Ｏ2＝３０：１、バイアスパワーを４００Ｗ、基板温度を０℃に設定する。また、このエッチングの後には、必要に応じて第２マスクパターン１６を除去する工程を行う。
その後、例えば基板２１を加熱した状態での電子線照射により、第１絶縁膜１２中のポロジェンＡ’を分解除去することで、図６（ｄ）に示すように、第１絶縁膜１２（前記図６（ｃ）参照）を、複数の空孔Ａを設けてなる第１多孔質絶縁膜１２Ａとする。
このような半導体装置の製造方法であっても、ポロジェンＡ’を含有する第１絶縁膜１２上に、ＳｉＯＣ膜からなる第２絶縁膜１３を形成することで、第２絶縁膜１３よりも第１絶縁膜１２の炭素含有率が高くなるため、第２絶縁膜１３のエッチングを行う際の第１絶縁膜１２に対するエッチング選択比が高くなる。これにより、第１絶縁膜１２がストッパーとなり、配線溝１５と接続孔１７の加工制御性が向上する。また、第１絶縁膜１２、第２絶縁膜１３の両方ともにＣＶＤ法により成膜することができる。したがって、第１実施形態と同様の効果を奏することができる。
なお、本変形例１では、第２絶縁膜１３としてＳｉＯＣ膜を形成することとしたが、ポロジェンＢ’を含む第２絶縁膜１３を形成し、ポロジェンＢ’を分解除去することで、複数の空孔Ｂを設けてなる第２多孔質絶縁膜１３Ｂを形成してもよい。ただし、この場合には、ポロジェンＡ’よりも解離エネルギーの低いポロジェンＢ’を用いて、ポロジェンＢ’のみが選択的に分解除去される条件により、第２多孔質絶縁膜１３Ｂを形成する。
（変形例２）
ここで、上記第１実施形態では、図３（ｃ）を用いて説明した工程において、ポロジェンＢ’が解離しない程度に、ＲＦパワーを調整して成膜することとしたが、ポロジェンＢ’の解離エネルギーよりも高いエネルギーのプラズマを発生させることで、ポロジェンＢ’の一部を解離し、解離した炭素が結合したＳｉＯＣからなる骨格構造中に、一部が解離した状態のポロジェンＢ’を含有させて、第２絶縁膜１３を形成してもよい。この場合には、例えばＲＦパワーを８００Ｗ〜１５００Ｗに制御する。これにより、第２絶縁膜１３の骨格構造自体の炭素含有率が高くなる。このため、第２絶縁膜１３中のポロジェンＢ’を分解除去し、第２多孔質絶縁膜１３Ｂとした後に、エッチングにより、第２多孔質絶縁膜１３Ｂに配線溝１５を形成したとしても、第１多孔質絶縁膜１２Ａとのエッチング選択比をとることが可能となる。また、骨格構造中に炭素が結合することで、第２多孔質絶縁膜１３Ｂの強度も高くなる。
また、変形例１において、図６（ａ）を用いて説明した工程でも同様に、ポロジェンＡ’の解離エネルギーよりも高いエネルギーのプラズマを発生させることで、ポロジェンＡ’の一部を解離し、解離した炭素が結合したＳｉＯＣからなる骨格構造中に一部が解離した状態のポロジェンＡ’を含有させて、第１絶縁膜１２を形成してもよい。
（第２実施形態）
図７〜図８は、第２実施形態を説明する断面工程図である。本実施形態においては、エッチングが施された積層構造の多孔質絶縁膜を形成する手順を説明する。
まず、第１実施形態において、図３（ａ）、（ｂ）を用いて説明したのと同様の手順で、図７（ａ）に示すように、基板２１上に、骨格構造中にポロジェンＡ’を含有させた第１絶縁膜２２を形成する。次いで、基板２１を加熱した状態での電子線照射により、第１絶縁膜２２中のポロジェンＡ’を分解除去することで、図７（ｂ）に示すように、第１絶縁膜２２（前記図７（ａ）参照）を、複数の空孔Ａを設けてなる第１多孔質絶縁膜２２Ａとする。
次に、図７（ｃ）に示すように、例えばＰＥ−ＣＶＤ法により、第１多孔質絶縁膜２２Ａ上に、骨格形成材料と、炭化水素化合物からなる空孔形成材料であるポロジェンＢ’と、ポロジェンＢ’よりも低分子の炭化水素化合物からなる微小空孔形成材料であるポロジェンＣ’を含む成膜ガスを供給する。
ここで、ポロジェンＢ’、ポロジェンＣ’としては、ＣxＨyで表される炭化水素や、ＣxＨyＯzで表される酸素含有炭化水素からなる炭化水素化合物のうち、「ポロジェンＢ’のx」＞「ポロジェンＣ’のx」となるような材料を選択して用いることとする。一例としては、ポロジェンＢ’として、環状分子構造を有するｘが６〜１２のものを用い、ポロジェンＣ’として、例えばｘが１〜５のものを用いてもよい。ここでは、ポロジェンＢ’にＡＴＲＰを用いるとともに、ポロジェンＣ’にエチレン（Ｃ2Ｈ4）を用いることとする。ポロジェンＣ’としてはＣ2Ｈ4の他にプロピレン（Ｃ3Ｈ6）も好適に用いることができる。また、ポロジェンＣ’はポロジェンＢ’よりも解離エネルギーが低いことから、ここでは、ポロジェンＣ’が解離しないように、ＲＦパワーを制御して成膜を行うこととする。
この場合には、図１を用いて説明したＣＶＤ装置１を用い、例えばＤＥＭＳからなる骨格形成材料と、例えばＡＴＲＰからなるポロジェンＢ’と、例えばエチレン（Ｃ2Ｈ4）からなるポロジェンＣ’とを含む成膜ガスと、例えばＨｅからなるキャリアガスを反応容器２内に導入した後、基板保持部３と上部電極４との間に高周波電力を印加して、プラズマＰを発生させる。ここでは、一例として、ガス流量比をＤＥＭＳ：ＡＴＲＰ：Ｃ2Ｈ4：Ｈｅ＝１：６：２：５とし、ＲＦパワーを５００Ｗ、反応容器２内の圧力を１３ｋＰａ、基板温度を２５０℃に設定する。
これにより、ＳｉＯＣからなる骨格構造中に、プラズマによって反応し、高分子化したポロジェンＢ’とポロジェンＣ’とがそれぞれ分散された第２絶縁膜２３が形成される。ここで、上記ポロジェンＢ’の含有率は成膜可能な範囲とするため限界があるが、ポロジェンＣ’はポロジェンＢ’よりも分子量が低いため、ポロジェンＢ’を成膜の限界まで含有させた場合であっても、さらに追加して含有させることができる。このため、ポロジェンＣ’を含む成膜ガスを供給することで、第１実施形態で図３（ｃ）を用いて説明したポロジェンＢ’のみを含有する第２絶縁膜１３よりも、さらに炭素含有率を高い第２絶縁膜２３を形成することが可能となる。これにより、第１多孔質絶縁膜２２Ａに対する第２絶縁膜２３のエッチング選択比がさらに高くなるため、好ましい。
次に、図７（ｄ）に示すように、第２絶縁膜２３上に、例えばＳｉＯ2からなる第１マスクパターン２４を形成し、この第１マスクパターン２４上からのエッチングにより、第１多孔質絶縁膜２２Ａに達するまで、第２絶縁膜２３に配線溝２５を形成する。エッチング条件は、第１実施形態において図３（ｄ）を用いて説明した工程と同一条件で行うこととする。
この際、第２絶縁膜１３中には、炭化水素化合物からなるポロジェンＢ’およびポロジェンＣ’が含まれていることから、第２絶縁膜１３は擬似的な有機材料膜となり、第１多孔質絶縁膜２２Ａと第２絶縁膜２３との間に、擬似的な無機材料膜と有機材料膜の界面が形成される。これにより、第１多孔質絶縁膜２２Ａに対する第２絶縁膜２３のエッチング選択比が高くなるため、第１多孔質絶縁膜２２Ａがストッパーとなり、加工制御性よく第２絶縁膜２３にエッチングを行うことが可能となる。その後、第２マスクパターン２４を除去する。
次に、図８（ｅ）に示すように、第２絶縁膜２３上に、例えばレジストからなる第２マスクパターン２６を形成し、この第２マスクパターン２６上からのエッチングにより配線溝２５の底部に露出させた第１多孔質絶縁膜２２Ａにエッチングを行う。エッチング条件は、第１実施形態において図４（ｅ）を用いて説明した工程と同一条件で行うこととする。これにより、第１多孔質絶縁膜２２Ａに接続孔２７を形成する。また、このエッチングの後には、必要に応じて第２マスクパターン２６を除去する工程を行う。
以上の後、第１実施形態と同様に、基板２１を加熱した状態での電子線の照射により、第２絶縁膜２３中のポロジェンＢ’およびポロジェンＣ’を分解除去することで、図８（ｆ）に示すように、第２絶縁膜２３（前記図８（ｅ）参照）を複数の空孔Ｂと空孔Ｂよりも径の小さい複数の空孔Ｃを設けてなる第２多孔質絶縁膜２３Ｂとする。ここで、第２絶縁膜２３は、第１実施形態で図３（ｃ）を用いて説明したポロジェンＢ’のみを含有する第２絶縁膜１３よりもポロジェンが多く含まれるため、空孔の含有率も高くなり、第２多孔質絶縁膜１３Ｂ（図４（ｆ）参照）よりも比誘電率の低い第２多孔質絶縁膜２３Ｂが形成される。
以上の後には、ここでの図示は省略したが、例えば配線溝２５および接続孔２７内を導電性材料によって埋め込み、基板２１に接続されたビアおよび配線を形成する。
以上のような半導体装置の製造方法であっても、第１多孔質絶縁膜２２Ａよりも炭素含有率が高くなるように、第１多孔質絶縁膜２２Ａ上に、ポロジェンＢ’、Ｃ’を含有する第２絶縁膜２３を形成することで、第２絶縁膜２３をエッチングする際の第１多孔質絶縁膜２２Ａに対するエッチング選択比が高くなる。本実施形態によれば、第１実施形態と比較しても第２絶縁膜２３の炭素含有率を高くすることができるため、第１多孔質絶縁膜２２Ａに対するエッチング選択比がさらに高くなり、配線溝２５と接続孔２７の加工制御性をさらに向上させることができる。したがって、この配線溝２５に設けられる配線および接続孔２７に設けられるビアを寸法制御性よく形成することができる。
さらに、本実施形態によれば、第１実施形態の第２多孔質絶縁膜１３Ｂ（前記図４（ｆ）参照）よりも空孔の含有率が高い第２多孔質絶縁膜２３Ｂを形成することができるため、比誘電率をさらに低減することができ、配線間容量を低減することができる。
また、第１絶縁膜２２、第２絶縁膜２３の両方ともにＣＶＤ法により成膜することから、第１実施形態と同様の効果を奏することができる。
（変形例３）
また、第２実施形態の変形例３として、図９（ａ）に示すように、第１多孔質絶縁膜２２Ａ上に第２絶縁膜２３を成膜した後に、図９（ｂ）に示すように、例えば３００℃、０．５時間の熱処理を行うことによって、ポロジェンＣ’のみを分解除去し、高分子化したポロジェンＢ’の一部、例えば中央部が分解除去された状態の空孔Ｂ’’が設けられた第２多孔質絶縁膜２３Ｂ’を形成してもよい。
次いで、図９（ｃ）に示すように、第２多孔質絶縁膜２３Ｂ’上に第１マスクパターン２４を形成した後、エッチングにより、第２多孔質絶縁膜２３Ｂ’に配線溝２５を形成してもよい。この場合には、ポロジェンＢ’が残存することで、第１多孔質絶縁膜２２Ａとのエッチング選択比をとることが可能となる。また、多孔質化された状態でエッチングが行われるが、低分子炭化水素化合物からなるポロジェンＣ’の分解除去により形成される空孔Ｃ、および高分子化されたポロジェンＢ’の一部を分解除去してなる空孔Ｂ’’は小さく、空孔Ｂ’’の周囲にポロジェンＢ’が残存しているため、ポロジェンＢ’、Ｃ’を全て除去してからエッチングする場合と比較して、エッチングによるダメージが低減される。
その後、図９（ｄ）に示すように、配線溝２５の底部に露出された第１多孔質絶縁膜２２Ａに接続孔２７を形成した後、例えば４００℃、０．５時間の追加の熱処理を行うことで、残存したポロジェンＢ’（前記図９（ｃ）参照）を分解除去して、空孔Ｂが形成された第２多孔質絶縁膜１３Ｂとする。ここでは、ポロジェンＢ’、Ｃ’を２段階で除去することで、ポロジェンＢ’、Ｃ’が確実に除去される。
このような半導体装置の製造方法であっても、第１多孔質絶縁膜２２Ａよりも炭素含有率が高い状態で、第２絶縁膜２３をエッチングするため、第１多孔質絶縁膜２２Ａに対するエッチング選択比が高くなり、第１実施形態と同様の効果を奏することができる。
（変形例４）
また、上記第２実施形態では、第２絶縁膜２３にポロジェンＢ’およびポロジェンＣ’を含有させることで、第１多孔質絶縁膜２２Ａよりも炭素含有率の高い状態とし、第２絶縁膜２３のエッチングを行う例について説明したが、第１実施形態の変形例１を第２実施形態に適用してもよい。
この場合には、図１０（ａ）に示すように、上記第２実施形態において、図７（ｃ）を用いて説明した第２絶縁膜２３と同一の成膜条件で、基板１１上にポロジェンＡ’およびポロジェンＣ’を含む第１絶縁膜２２を形成する。すなわち、ポロジェンＡ’にＡＴＲＰ、ポロジェンＣ’にＣ2Ｈ4を用い、ポロジェンＣ’が解離しない条件で成膜を行う。次に、第１絶縁膜２２上に、例えば非多孔質のＳｉＯＣ膜からなる第２絶縁膜２３を形成する。これにより、第１絶縁膜２２にはポロジェンＡ’が含有されている分、第２絶縁膜２３よりも炭素含有率は高くなり、擬似的な有機材料膜となる。なお、ここでは、第２絶縁膜１３としてＳｉＯＣ膜を形成することとしたが、変形例１と同様に、複数の空孔Ｂを設けてなる第２多孔質絶縁膜１３Ｂを形成してもよい。
この後の工程は、上述した変形例１と同様に行うこととする。すなわち、図１０（ｂ）に示すように、第２絶縁膜２３上に、第１マスクパターン２４を形成し、第１マスクパターン２４上からのエッチングにより、第１絶縁膜２２に達するまで、第２絶縁膜２３に配線溝２５を形成する。エッチング条件は、変形例１において図６（ｂ）を用いて説明した工程と同一条件で行うこととする。この際、第１絶縁膜２２は擬似的な有機材料膜となっているため、第１絶縁膜２２と第２絶縁膜２３との間に擬似的な有機材料膜と無機材料膜の界面が形成される。これにより、第１絶縁膜２２に対する第２絶縁膜２３のエッチング選択比が高くなるため、加工制御性よく第２絶縁膜２３にエッチングを行うことが可能となる。その後、第１マスクパターン２４を除去する。
次に、図１０（ｃ）に示すように、第２絶縁膜２３上に、第２マスクパターン２６を形成し、この第２マスクパターン２６上からのエッチングにより配線溝２５の底部に露出させた第１多孔質絶縁膜２２Ａにエッチングを行う。エッチング条件は、変形例１において図６（ｃ）を用いて説明した工程と同一条件で行うこととする。これにより、第１絶縁膜２２に接続孔２７を形成する。また、このエッチングの後には、必要に応じて第２マスクパターン２６を除去する工程を行う。
その後、例えば基板２１を加熱した状態での電子線照射により、第１絶縁膜２２中のポロジェンＡ’およびポロジェンＣ’を分解除去することで、図１０（ｄ）に示すように、第１絶縁膜２２（前記図１０（ｃ）参照）を、複数の空孔Ａを設けてなる第１多孔質絶縁膜２２Ａとする。
このような半導体装置の製造方法であっても、ポロジェンＡ’、Ｃ’を含有する第１絶縁膜２２上に、ＳｉＯＣ膜からなる第２絶縁膜２３を形成することで、第２絶縁膜２３よりも第１絶縁膜２２の炭素含有率が高くなるため、第２絶縁膜２３のエッチングを行う際の第１絶縁膜２２に対するエッチング選択比が高くなる。これにより、第１絶縁膜２２がストッパーとなり、配線溝２５と接続孔２７の加工制御性が向上する。また、第１絶縁膜２２、第２絶縁膜２３の両方ともにＣＶＤ法により成膜することができる。したがって、第２実施形態と同様の効果を奏することができる。
（変形例５）
また、上記第２実施形態および変形例３では、第２絶縁膜２３を成膜する際に、ポロジェンＣ’が解離しないように、成膜時のＲＦパワーを制御する例について説明したが、ポロジェンＣ’の解離エネルギーよりも高く、ポロジェンＢ’の解離エネルギーよりも低いエネルギーのプラズマが発生するように、成膜時のＲＦパワーを制御して、ポロジェンＣ’のみを解離し、解離した炭素が結合した骨格構造中にポロジェンＢ’を含有させて、第２絶縁膜２３を形成してもよい。次いで、ポロジェンＢ’を分解除去することで、第２絶縁膜２３を複数の空孔Ｂを設けてなる第２多孔質絶縁膜１３Ｂとする。これにより、解離した炭素が結合することで、骨格構造中の炭素含有率が高くなるため、強度が高く、また、空孔Ｂが設けられることで、比誘電率の低い第２多孔質絶縁膜１３Ｂを得ることができる。
さらには、ポロジェンＢ’の解離エネルギーよりも高いエネルギーのプラズマが供給されるように、成膜時のＲＦパワーを制御することで、ポロジェンＣ’を解離するだけでなくポロジェンＢ’の一部を解離し、解離した炭素が結合した骨格構造中に一部が解離した状態のポロジェンＢ’を含有させて、第２絶縁膜２３を形成してもよい。その後、ポロジェンＢ’を分解除去することで、第２絶縁膜２３を複数の空孔Ｂを設けてなる第２多孔質絶縁膜１３Ｂとする。この場合には、ポロジェンＣ’だけでなくポロジェンＢ’の一部も解離して、骨格構造に結合するため、骨格構造の炭素含有率をさらに高めることができ、強度の高い第２多孔質絶縁膜１３Ｂを得ることができる。
以上説明したように、ポロジェンＣ’またはポロジェンＣ’およびポロジェンＢ’の一部を解離し、第２絶縁膜２３の骨格構造に炭素を結合させる場合には、第２絶縁膜２３を多孔質化し、第２多孔質絶縁膜２３Ｂとした後に、エッチングにより配線溝２５を形成する場合であっても、第２多孔質絶縁膜２３Ｂは第１多孔質絶縁膜２２Ａよりも炭素含有率が高い状態で維持されるため、第１多孔質絶縁膜２２Ａに対してエッチング選択比をとることができる。
また、変形例４において、図９（ａ）を用いて説明した工程でも同様に、ポロジェンＣ’の解離エネルギーよりも高く、ポロジェンＡ’の解離エネルギーよりも低いエネルギーのプラズマが発生するように、成膜時のＲＦパワーを制御して、ポロジェンＣ’のみを解離し、解離した炭素が結合した骨格構造中にポロジェンＡ’を含有させて、第１絶縁膜２２を形成してもよい。さらには、ポロジェンＡ’の解離エネルギーよりも高いエネルギーのプラズマが供給されるように、成膜時のＲＦパワーを制御することで、ポロジェンＣ’を解離するだけでなくポロジェンＡ’の一部を解離し、解離した炭素が結合した骨格構造中に一部が解離した状態のポロジェンＡ’を含有させて第２絶縁膜２３を形成してもよい。
（第３実施形態）
次に、本発明をデュアルダマシン工程に適用した第３実施形態を、図１１〜図１４の断面工程図に基づいて説明する。尚、本第３実施形態は、図３、４を用いて説明した第１実施形態の応用例である。
まず、図１１（ａ）に示すように、素子領域等（図示省略）が形成された半導体基板上に、下地絶縁膜を形成してなる基板１０１上に、ＰＡＥ膜１０２とＳｉＯＣ膜１０３とからなる積層膜を配線間絶縁膜として成膜する。次いで、この配線間絶縁膜に配線溝１０４を形成し、配線溝１０４にバリアメタル１０５を介して、例えばＣｕからなる埋め込み配線（Ｃｕ配線）１０６を形成する。続いて、Ｃｕ配線１０６上およびＳｉＯＣ膜１０３上に、例えばＳｉＣからなるエッチング阻止膜１０７を形成する。ここまでの構成が請求項の基板に相当する。
次に、第１実施形態において図３（ａ）〜（ｃ）を用いて説明したと同様の手順で、エッチング阻止膜１０７上に、骨格構造中にポロジェンＡ’を含有させた第１絶縁膜１０８を形成する。次いで、基板１０１を加熱した状態での電子線照射により、第１絶縁膜１０８中のポロジェンＡ’を分解除去することで、図１１（ｂ）に示すように、第１絶縁膜１０８（前記図１１（ａ）参照）を、複数の空孔Ａを設けてなる第１多孔質絶縁膜１０８Ａとする。続いて、第１多孔質絶縁膜１０８Ａ上に、骨格構造中にポロジェンＢ’を含有させた第２絶縁膜１０９を成膜する。
次に、図１１（ｃ）に示すように、第２絶縁膜１０９上に、第１マスク形成層２０１、第２マスク形成層２０２、および第３マスク形成層２０３を順次形成する。これらのマスク形成層は、例えば第１マスク形成層２０１が酸化シリコン（ＳｉＯ2）膜からなり、第２マスク形成層２０２が窒化炭化シリコン（ＳｉＣＮ）からなり、第３マスク形成層２０３が酸化シリコン（ＳｉＯ2）からなる。
これらのマスク形成層２０１〜２０３のうち、ＳｉＯ2からなる第１マスク形成層２０
１と第３マスク形成層２０３とは、例えばシリコン源としてモノシラン(ＳｉＨ4）を用い、酸化剤として一酸化二窒素（Ｎ2Ｏ）ガスを用いたＰＥ−ＣＶＤ法により成膜される。また、ＳｉＣＮからなる第２マスク形成層２０２は、ＰＥ−ＣＶＤ法により成膜される。次いで、上記第３マスク形成層２０３上に、配線溝パターンを有するレジストマスク３０１を形成する。
続いて、図１２（ｄ）に示すように、レジストマスク３０１（前記図１１（ｃ）参照）をマスクとして用いたドライエッチングにより、第３マスク形成層２０３（前記図１１（ｃ）参照）をエッチングして、配線溝パターンを有する第３マスク２０３’を形成する。その後、例えばＯ2プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク３０１及びエッチング処理の際に生じた残留付着物を完全に除去する。
次に、図１２（ｅ）に示すように、第３マスク２０３’上を含む第２マスク形成層２０２上に、接続孔パターンを有するレジストマスク３０２を形成する。この際、レジストマスク３０２に設けられた接続孔パターンの少なくとも一部が、第３マスク２０３’の配線溝パターンの開口部内に重なるようにレジストマスク３０２をパターン形成する。
次に、図１２（ｆ）に示すように、レジストマスク３０２（前記図１１（ｅ）参照）をエッチングマスクに用いたドライエッチング法により、第３マスク２０３’、第２マスク形成層２０２（前記図１１（ｅ）参照）、および第１マスク形成層２０１（前記図１１（ｅ）参照）をエッチングし、さらに第２絶縁膜１０９をエッチングする。このエッチングの際、第２絶縁膜１０９中にはポロジェンＢ’が高分子化して分散されていることから、第１多孔質絶縁膜１０８Ａに対する第２絶縁膜１０９のエッチング選択比が高くなり、第１多孔質絶縁膜１０８Ａがストッパーとなる。これにより、第１多孔質絶縁膜１０８Ａを露出させた接続孔３０３を形成する。
この際、レジストマスク３０２は、第２絶縁膜１０９のエッチングにおいて同時に除去される。そして、このエッチングによって残存する第３マスク２０３’は、配線溝パターンのマスクとなる。また、第２マスク形成層２０２のエッチングによってパターン形成された第２マスク２０２’は、接続孔パターンのマスクとなる。
以上のようなエッチングにおいて、第３マスク（ＳｉＯ2）２０３’から第１マスク形成層（ＳｉＯ2膜）２０１までのエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてトリフロロメタン（ＣＨＦ3）、酸素（Ｏ2）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣＨＦ3：Ｏ2：Ａｒ＝５：１：５０、バイアスパワーを１０００Ｗ、基板温度を４０℃に設定して行われる。
また、これらの下層の第２絶縁膜１０９のエッチングにも、一般的なマグネトロン方式
のエッチング装置が用いられる。このエッチング条件の一例としては、例えばエッチングガスとして、ＮＨ3およびＯ2を用い、ガス流量比をＮＨ3：Ｏ2＝３０：１、バイアスパワーを４００Ｗ、基板温度を０℃に設定する。
次に、図１３（ｇ）に示すように、第３マスク（ＳｉＯ2）２０３’をエッチングマスクとしたドライエッチング法により、第２マスク（ＳｉＣＮ）２０２’をエッチングする。これにより、第２マスク２０２’が配線溝パターンのマスクとなる。また、第１マスク形成層２０１（前記図１０（ｅ）参照）は、接続孔パターンが形成された第１マスク２０１’になる。このドライエッチングにおいては、接続孔３０３の底部に露出する第１多孔質絶縁膜１０８Ａが途中までエッチングされて接続孔３０３が掘り下げられる。
次に、図１３（ｈ）に示すように、第１マスク（ＳｉＯ2）２０１’をエッチングマスクにして、第１多孔質絶縁膜１０８Ａの下部層をエッチングして、接続孔３０３をさらに掘り下げてエッチングストッパー膜１０７を露出させる。この際、第３マスク（ＳｉＯ2）２０３’（前記図１１（ｇ）参照）と第２マスク（ＳｉＣＮ）２０２’をエッチングマスクとして、第１マスク（ＳｉＯ2）２０１’がエッチングされ、第１マスク２０１’に配線溝３０４が形成される。
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用いて行われる。このエッチング条件の一例としては、エッチングガスとして、オクタフルオロシクロブタン（Ｃ4Ｆ8）、一酸化炭素（ＣＯ）、窒素（Ｎ2）、およびアルゴン（Ａｒ）を用い、ガス流量比をＣ4Ｆ8：ＣＯ：Ｎ2：Ａｒ＝３：１０：２００：５００、バイアスパワーを１０００Ｗ、基板温度を２０℃に設定する。
続いて、図１３（ｉ）に示すように、第２マスク（ＳｉＣＮ）２０２’（前記図１１（ｈ）参照）をエッチングマスクにして、配線溝３０４の底部に残存するポロジェンＢ’を含む第２絶縁膜１０９をエッチングする。これにより、第１マスク２０１’に形成された配線溝３０４をさらに掘り下げ、第１マスク２０１’と第２絶縁膜１０９とに、配線溝３０４を形成する。この際、第２絶縁膜１０９中には高分子化されたポロジェンＢ’が分散されていることから、第１多孔質絶縁膜１０８Ａに対する第２絶縁膜１０９のエッチング選択比は高くなり、第１多孔質絶縁膜１０８Ａをストッパーとしたエッチングが行われる。
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用いて行われる。このエッチング条件の一例としては、エッチングガスとして、ＮＨ3およびＯ2を用い、ガス流量比をＮＨ3：Ｏ2＝３０：１、バイアスパワーを４００Ｗ、基板温度を０℃に設定する。
続いて、接続孔３０３底部に残存しているエッチングストッパー膜１０７をエッチングすることにより、配線溝３０４の底部に開口させた接続孔３０３を下層配線１０６に連通させ、所定のデュアルダマシン加工を完了させる。このエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン（ＣＨ2Ｆ2）、酸素（Ｏ2）、及びアルゴン（Ａｒ）を用い、ガス流量比をＣＨ2Ｆ2：Ｏ2：Ａｒ＝２：１：５、バイアスパワーを１００Ｗに設定して行われる。
次に、例えば基板１０１を加熱した状態の電子線照射により、第２絶縁膜１０９中のポロジェンＢ’を分解除去することで、図１４（ｊ）に示すように、第２絶縁膜１０９（前記図１３（ｉ）参照）を、複数の空孔Ｂを備えた第２多孔質絶縁膜１０９Ｂとする。
この後の工程は、通常のデュアルダマシン法と同様に行う。すなわち、図１４（ｋ）に示すように、例えばスパッタリング法により、例えばＴａからなるバリアメタル膜３０５を成膜し、例えば電解めっき法またはスパッタリング法により、配線溝３０４と接続孔３０３とに例えば銅（Ｃｕ）からなる導電膜３０６の埋め込みを行う。
その後、図１４（ｌ）に示すように、導電膜３０６（前記図１２（ｋ）参照）およびバリアメタル膜３０５のうち、配線パターンとして不要な部分（第１マスク２０１’上に残された部分）を化学的機械的研磨（Chemical Mechanical Polishing(ＣＭＰ)）法により除去することにより、接続孔３０３にビア３０７を形成するとともに、配線溝３０４に配線３０８を形成する。そして、配線３０８上を含む第１マスク２０１’上に、例えばＳｉＣからなるエッチングストッパー膜３０９を形成する。
この後の工程は、図１１（ａ）〜図１４（ｌ）を用いて説明した工程を繰り返すことで、デュアルダマシン構造を有する多層配線構造を形成することができる。
以上説明した半導体装置の製造方法によれば、第１多孔質絶縁膜１０８Ａよりも炭素含有率が高くなるように、第１多孔質絶縁膜１０８Ａ上にポロジェンＢ’を含有する第２絶縁膜１０９を形成することで、第２絶縁膜１０９をエッチングする際の第１多孔質絶縁膜１０８Ａに対するエッチング選択比が高くなる。また、第１絶縁膜１０８および第２絶縁膜１０９をＣＶＤ法により成膜することができる。したがって、第１実施形態と同様の効果を奏することができる。
本発明の半導体装置の製造方法に係る実施形態に用いるＣＶＤ装置の断面構成図である。 本発明の半導体装置の製造方法に係る実施形態に用いる電子線照射装置の断面構成図である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。 本発明の半導体装置の製造方法に係る第１実施形態における第２絶縁膜の第１絶縁膜に対するエッチング選択比を示すグラフである。 本発明の半導体装置の製造方法に係る第１実施形態の変形例１を説明するための製造工程断面図である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その２）である。 本発明の半導体装置の製造方法に係る第２実施形態の変形例３を説明するための製造工程断面図である。 本発明の半導体装置の製造方法に係る第２実施形態の変形例４を説明するための製造工程断面図である。 本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図である（その１）。 本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図である（その２）。 本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図である（その３）。 本発明の半導体装置の製造方法に係る第３実施形態を説明するための製造工程断面図である（その４）。
符号の説明
１１…基板、１２,２２,１０８…第１絶縁膜、１２Ａ,２２Ａ,１０８Ａ…第１多孔質絶縁膜、１３,２３,１０９…第２絶縁膜、１３Ｂ,２３Ｂ,１０９Ｂ…第２多孔質絶縁膜、１５,２５,３０４…配線溝、１７，２７,３０３…接続孔、Ａ’，Ｂ’，Ｃ’…ポロジェン、Ａ，Ｂ，Ｃ…空孔

Claims (8)

  1. 基板上に、無機材料からなる骨格構造を有する２層の絶縁膜を備えた積層膜を形成する第１工程と、下層の絶縁膜に達するまで、上層の絶縁膜のエッチングを行う第２工程とを有する半導体装置の製造方法において、
    前記第１工程では、前記積層膜を構成する一方の絶縁膜の炭素含有率が他方の絶縁膜よりも高くなるように、前記骨格構造中に炭化水素化合物からなる空孔形成材料を含有させて、前記一方の絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第２工程の後に、前記一方の絶縁膜中の空孔形成材料を分解除去し、当該絶縁膜に空孔を形成して多孔質化する工程を行う
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記無機材料は炭素含有酸化シリコンである
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記第１工程では、前記空孔形成材料の一部を解離し、解離した炭素が結合した前記骨格構造中に当該空孔形成材料を含有させて、前記一方の絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記第１工程では、前記骨格構造中に、前記空孔形成材料と、当該空孔形成材料よりも低分子の炭化水素化合物からなる微小空孔形成材料とを含有させて、前記一方の絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記第１工程と前記第２工程の間に、前記一方の絶縁膜中の前記微小空孔形成材料を分解除去するとともに、前記空孔形成材料の一部を分解除去し、当該絶縁膜にそれぞれ空孔を形成して多孔質化する工程を行い、
    前記第２工程の後に、残存した前記空孔形成材料を分解除去する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項５記載の半導体装置の製造方法において、
    前記第１工程では、前記微小空孔形成材料を解離し、解離した炭素が結合した前記骨格構造中に前記空孔形成材料を含有させて、前記一方の絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、
    前記第２工程では、前記下層の絶縁膜をストッパーにしたパターンエッチングによって、前記上層の絶縁膜に配線溝を形成するととともに、前記配線溝の底部に露出する前記下層の絶縁膜をパターンエッチングすることにより、当該下層の絶縁膜に接続孔を形成する
    ことを特徴とする半導体装置の製造方法。
JP2006070272A 2006-03-15 2006-03-15 半導体装置の製造方法 Expired - Fee Related JP4788415B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006070272A JP4788415B2 (ja) 2006-03-15 2006-03-15 半導体装置の製造方法
US11/680,709 US8759222B2 (en) 2006-03-15 2007-03-01 Method for fabrication of semiconductor device
TW096107900A TWI338347B (en) 2006-03-15 2007-03-07 Method for fabrication of semiconductor device
KR1020070025644A KR101354413B1 (ko) 2006-03-15 2007-03-15 반도체 소자 제조 방법
CNB2007100863716A CN100485882C (zh) 2006-03-15 2007-03-15 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006070272A JP4788415B2 (ja) 2006-03-15 2006-03-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007250706A true JP2007250706A (ja) 2007-09-27
JP4788415B2 JP4788415B2 (ja) 2011-10-05

Family

ID=38594699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006070272A Expired - Fee Related JP4788415B2 (ja) 2006-03-15 2006-03-15 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8759222B2 (ja)
JP (1) JP4788415B2 (ja)
KR (1) KR101354413B1 (ja)
CN (1) CN100485882C (ja)
TW (1) TWI338347B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094123A (ja) * 2007-10-04 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009147096A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP2011049217A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置及びその製造方法
CN102339741A (zh) * 2010-07-22 2012-02-01 中芯国际集成电路制造(上海)有限公司 填充有金属的沟槽结构及形成方法及化学机械研磨方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
JP5173863B2 (ja) * 2009-01-20 2013-04-03 パナソニック株式会社 半導体装置およびその製造方法
CN102487035B (zh) * 2010-12-01 2014-03-19 中芯国际集成电路制造(上海)有限公司 具有多孔结构的超低介电常数的层间介质的淀积方法
CN102891080B (zh) * 2011-07-18 2015-10-14 中芯国际集成电路制造(上海)有限公司 介质层的形成方法
US8664012B2 (en) * 2011-09-30 2014-03-04 Tokyo Electron Limited Combined silicon oxide etch and contamination removal process
CN103871962B (zh) * 2012-12-18 2017-12-29 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN105826237A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US20200165727A1 (en) * 2018-11-27 2020-05-28 Versum Materials Us, Llc 1-Methyl-1-Iso-Propoxy-Silacycloalkanes And Dense Organosilica Films Made Therefrom

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216153A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法、配線構造体及びその形成方法
JP2001110789A (ja) * 1999-06-09 2001-04-20 Applied Materials Inc 集積した低ｋ誘電体層とエッチング停止層
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531906B2 (ja) * 1991-09-13 1996-09-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 発泡重合体
US5494858A (en) * 1994-06-07 1996-02-27 Texas Instruments Incorporated Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US5965679A (en) * 1996-09-10 1999-10-12 The Dow Chemical Company Polyphenylene oligomers and polymers
US5895263A (en) * 1996-12-19 1999-04-20 International Business Machines Corporation Process for manufacture of integrated circuit device
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
EP1141128B1 (en) * 1998-11-24 2006-04-12 Dow Global Technologies Inc. A composition containing a cross-linkable matrix precursor and a poragen, and a porous matrix prepared therefrom
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6271273B1 (en) * 2000-07-14 2001-08-07 Shipley Company, L.L.C. Porous materials
JP2004509468A (ja) * 2000-09-13 2004-03-25 シップレーカンパニー　エル　エル　シー 電子デバイスの製造
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
US6383920B1 (en) * 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US6812134B1 (en) * 2001-06-28 2004-11-02 Lsi Logic Corporation Dual layer barrier film techniques to prevent resist poisoning
US20030218253A1 (en) * 2001-12-13 2003-11-27 Avanzino Steven C. Process for formation of a wiring network using a porous interlevel dielectric and related structures
US6933586B2 (en) * 2001-12-13 2005-08-23 International Business Machines Corporation Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
US20030219968A1 (en) * 2001-12-13 2003-11-27 Ercan Adem Sacrificial inlay process for improved integration of porous interlevel dielectrics
US7196422B2 (en) * 2001-12-14 2007-03-27 Intel Corporation Low-dielectric constant structure with a multilayer stack of thin films with pores
US20030165625A1 (en) * 2002-02-15 2003-09-04 So Ying Hung Method of making a nanoporous film
US20040137153A1 (en) * 2002-04-16 2004-07-15 Michael Thomas Layered stacks and methods of production thereof
US6528409B1 (en) * 2002-04-29 2003-03-04 Advanced Micro Devices, Inc. Interconnect structure formed in porous dielectric material with minimized degradation and electromigration
US6831003B1 (en) * 2002-05-31 2004-12-14 Advanced Micro Devices, Inc. Continuous barrier for interconnect structure formed in porous dielectric material with minimized electromigration
US20040052948A1 (en) * 2002-06-03 2004-03-18 Shipley Company, L.L.C. Electronic device manufacture
JP4193438B2 (ja) 2002-07-30 2008-12-10 ソニー株式会社 半導体装置の製造方法
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
US7018918B2 (en) * 2002-11-21 2006-03-28 Intel Corporation Method of forming a selectively converted inter-layer dielectric using a porogen material
US7365023B2 (en) * 2003-04-17 2008-04-29 Nissan Chemical Industries, Ltd. Porous underlayer coating and underlayer coating forming composition for forming porous underlayer coating
TW200523298A (en) * 2003-08-04 2005-07-16 Honeywell Int Inc Coating composition optimization for via fill and photolithography applications and methods of preparation thereof
US7057287B2 (en) * 2003-08-21 2006-06-06 International Business Machines Corporation Dual damascene integration of ultra low dielectric constant porous materials
US20050042976A1 (en) * 2003-08-22 2005-02-24 International Business Machines Corporation Low friction planarizing/polishing pads and use thereof
JP2005142473A (ja) * 2003-11-10 2005-06-02 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US8053159B2 (en) * 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
US7125793B2 (en) * 2003-12-23 2006-10-24 Intel Corporation Method for forming an opening for an interconnect structure in a dielectric layer having a photosensitive material
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
JP2005354024A (ja) * 2004-05-11 2005-12-22 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
US7504727B2 (en) * 2004-05-14 2009-03-17 International Business Machines Corporation Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials
JP4379596B2 (ja) * 2004-06-10 2009-12-09 信越化学工業株式会社 犠牲膜形成用組成物、パターン形成方法、犠牲膜及びその除去方法
US8263316B2 (en) * 2004-10-01 2012-09-11 Rohm And Haas Electronic Materials Llc Electronic device manufacture
EP1693484A3 (en) * 2005-02-15 2007-06-20 Rohm and Haas Electronic Materials, L.L.C. Plating Method
KR100668333B1 (ko) * 2005-02-25 2007-01-12 삼성전자주식회사 Ｐｒａｍ 소자 및 그 제조방법
JP4679193B2 (ja) * 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
US20070173070A1 (en) * 2006-01-26 2007-07-26 Mei-Ling Chen Porous low-k dielectric film and fabrication method thereof
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216153A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法、配線構造体及びその形成方法
JP2001110789A (ja) * 1999-06-09 2001-04-20 Applied Materials Inc 集積した低ｋ誘電体層とエッチング停止層
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
JP2004274052A (ja) * 2003-03-04 2004-09-30 Air Products & Chemicals Inc Ｕｖ照射による高密度及び多孔質有機ケイ酸塩材料の機械的強化

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094123A (ja) * 2007-10-04 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009147096A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP2011049217A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置及びその製造方法
CN102339741A (zh) * 2010-07-22 2012-02-01 中芯国际集成电路制造(上海)有限公司 填充有金属的沟槽结构及形成方法及化学机械研磨方法

Also Published As

Publication number Publication date
CN100485882C (zh) 2009-05-06
TW200810013A (en) 2008-02-16
TWI338347B (en) 2011-03-01
KR101354413B1 (ko) 2014-01-22
KR20070093920A (ko) 2007-09-19
US20080254631A1 (en) 2008-10-16
US8759222B2 (en) 2014-06-24
CN101038873A (zh) 2007-09-19
JP4788415B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
JP4788415B2 (ja) 半導体装置の製造方法
US6506692B2 (en) Method of making a semiconductor device using a silicon carbide hard mask
US7867922B2 (en) Film forming method for dielectric film
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP4357434B2 (ja) 半導体装置の製造方法
US8564136B2 (en) Semiconductor device and method for fabricating the same
JP2008529296A (ja) 半導体デバイスの製造方法
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
KR100400907B1 (ko) 반도체 장치의 제조 방법
JP4194508B2 (ja) 半導体装置の製造方法
JP2009194072A (ja) 半導体装置の製造方法
JP4578507B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US6281113B1 (en) Method for forming an interplayer insulating film and semiconductor device
JP2009289996A (ja) 半導体装置の製造方法および半導体装置
JP2005142473A (ja) 半導体装置の製造方法
JP2006073612A (ja) レジスト除去方法
WO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
JP2004281837A (ja) 半導体装置の製造方法
WO2011061879A1 (ja) 半導体装置及びその製造方法
JP2008053308A (ja) 半導体装置の製造方法およびプラズマ処理装置
JP2009094123A (ja) 半導体装置の製造方法
JP2005217292A (ja) 半導体装置の製造方法
JP2007115863A (ja) 半導体装置の製造方法
JP4643975B2 (ja) 半導体装置の製造方法
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees