CN103871962B - 互连结构及其制造方法 - Google Patents

互连结构及其制造方法 Download PDF

Info

Publication number
CN103871962B
CN103871962B CN201210553292.2A CN201210553292A CN103871962B CN 103871962 B CN103871962 B CN 103871962B CN 201210553292 A CN201210553292 A CN 201210553292A CN 103871962 B CN103871962 B CN 103871962B
Authority
CN
China
Prior art keywords
porous medium
medium layer
layer
aperture
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210553292.2A
Other languages
English (en)
Other versions
CN103871962A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210553292.2A priority Critical patent/CN103871962B/zh
Priority to US14/038,789 priority patent/US9136171B2/en
Publication of CN103871962A publication Critical patent/CN103871962A/zh
Application granted granted Critical
Publication of CN103871962B publication Critical patent/CN103871962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种互连结构及其制造方法。所述互连结构的制造方法，包括：在基底上形成多孔介质层；在所述多孔介质层上形成硬掩模；所述形成多孔介质层的步骤包括：在基底上形成第一多孔介质层；在第一多孔介质层上形成第二多孔介质层，所述第二多孔介质层的孔径与所述第一多孔介质层的孔径不同。所述互连结构，包括：基底；位于所述基底上的多孔介质层；所述多孔介质层包括：位于基底上的第一多孔介质层；位于所述第一多孔介质层上的第二多孔介质层。本发明提高了互连结构的机械强度。

Description

互连结构及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种互连结构及其制造方法。
背景技术
现今集成电路设计和制造领域所遇到的一个挑战是如何降低信号传输RC延迟(Resistive Capacitive delay)，对此，现在技术已经采用的一种方法是将铝金属层替换为铜金属层，降低金属层串联电阻；还有一种方法是降低金属层之间的寄生电容，这可以通过在金属层之间的介质层中构造多孔的(Porous)低介电常数(Low k)材料或者空气隙(AirGap)来实现。
在公开号为US7279427B2的美国专利中公开了一种互连结构的制造方法，参考图1，示出了所述美国专利中互连结构的示意图。所述互连结构的制造方法包括：提供基底5，所述基底5中形成有半导体元件；在基底5上形成低k介质层4；在低k介质层4上形成掩模6；通过所述掩模6对所述低k介质层4进行图形化，以形成通孔(图未示)；在所述通孔中填充金属材料，以形成于所述半导体元件相连的互连结构。具体地，所述低k介质层4为多孔介质层，所述掩模6为硬掩模。
所述多孔介质层内具有多个孔，由于孔的介电常数为1，低于围成所述孔的介质材料的介电常数，因此，所述多孔介质层具有较低的介电常数。
然而，在实际工艺中发现，由多孔介质层所形成的互连结构的机械强度较弱，在后续诸如去除多余的金属材料等的化学机械研磨工艺中，所述多孔介质层容易受到损伤，从而降低了互连结构的制造良率。
发明内容
本发明解决的技术问题是提供一种互连结构及其制造方法，以提高互连结构的机械强度。
为了解决上述问题，本发明提供一种互连结构的制造方法，包括：在基底上形成多孔介质层；在所述多孔介质层上形成硬掩模；所述形成多孔介质层的步骤包括：在基底上形成第一多孔介质层；在第一多孔介质层上形成第二多孔介质层，所述第二多孔介质层的孔径与所述第一多孔介质层的孔径不同。
为了解决上述问题，本发明还提供了一种互连结构，包括：基底；位于所述基底上的多孔介质层；所述多孔介质层包括：位于基底上的第一多孔介质层；位于所述第一多孔介质层上的第二多孔介质层。
与现有技术相比，本发明具有以下优点：由具有不同孔径的第一多孔介质层、第二多孔介质层构成多孔介质层，由于所述多孔介质层除了具有较大孔径的孔，还具有较小孔径的孔；小孔径的孔比大孔径的孔能承受更大的外力，小孔径的孔和大孔径的孔相互配合可以获得多孔介质层所需要的较低的介质常数，而小孔径的孔的存在提高了多孔介质层的机械强度
附图说明
图1为现有技术中互连结构的制造方法的示意图；
图2至图9是本发明互连结构制造方法一实施例的示意图；
图10是本发明互连结构一实施例的示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
为了解决现有技术的问题，发明人对现有技术做了大量研究，发明人发现多孔介质层的机械强度较弱的原因在于多孔介质层内具有多个孔，而由于所述孔为中空结构，因此多孔介质层在承受较强外力时(例如：在进行化学机械研磨时)多孔介质层内的孔容易受到损坏。
相应地，本发明提供一种互连结构的制造方法，大致包括以下步骤：
步骤S1，在基底上形成多孔介质层；形成多孔介质层的步骤包括：在基底上形成第一多孔介质层；在所述第一多孔介质层上形成第二多孔介质层，所述第二多孔介质层的孔径与所述第一多孔介质层的孔径不同；
步骤S2，在所述多孔介质层上形成硬掩模；。
需要说明的是，此处描述的“第一多孔介质层的孔径”、“第二多孔介质层的孔径”分别指的是第一多孔介质层内所具有的多个孔的孔径、第二多孔介质层内所具有的多个孔的孔径。
通过形成不同孔径的第一多孔介质层、第二多孔介质层，以形成由第一多孔介质层、第二多孔介质层构成的多孔介质层，相对于仅具有较大孔径的多孔介质层(例如：第一多孔介质层的孔较大，现有技术多孔介质层为具有较大孔径的第一多孔介质层)相比，本发明多孔介质层还具有较小孔径的孔(例如：第二多孔介质层的孔径小于所述第一多孔介质层的孔径)，小孔径的孔比大孔径的孔能承受更大的外力，小孔径的孔和大孔径孔的孔相配合可以获得多孔介质层所需要的介质常数，而小孔径的孔的存在提高了多孔介质层的机械强度。
下面结合附图和具体实施例对本发明互连结构的制造方法的技术方案做详细说明。
参考图2至图9，示出了本发明互连结构制造方法一实施例的示意图。
如图2所示，执行步骤S1，首先，提供基底100。
本实施例中所述基底100包括：形成有晶体管等半导体元件的衬底层(图未示)，形成于所述衬底层上的金属层(图未示)，形成于所述金属层上的阻挡层(图未示)。其中所述金属层通过本实施例形成的互连结构实现与其他器件的电连接。此处所述阻挡层用于防止金属层中金属的扩散。
具体地，金属层的材料为铜或铝。所述阻挡层的材料为掺氮的碳化硅(NitrogenDoped Silicon Carbon，NDC)。但是本发明对金属层和阻挡层的材料不作限制。
结合参考图2和图3，在基底100上形成第一介质材料111；对所述第一介质材料111进行紫外光处理，以形成第一多孔介质层101。
在本实施例中，通过二乙氧基甲基硅烷和原子转移自由基聚合形成所述第一介质材料111。具体地，可以采用溶胶凝胶的方式在所述基底100上形成所述第一介质材料111。
需要说明的是，在其他实施例中，此处所述第一介质材料111还可以是SiO2、SiOF、SiCOH、SiO、SiCO、SiCON、黑金刚石中的一种或多种。可以通过化学气相沉积的方式沉积所述介质材料111。本发明对第一介质材料111不作限制，对所述第一介质材料111的形成方式也不作限制。
所述第一介质材料111用于形成第一多孔介质层101。本实施例中，以第一多孔介质层101的孔径大于第二多孔介质层的孔径为例进行说明。相应地，在形成第一多孔介质层101的步骤中，二乙氧基甲基硅烷(dimethyldiethoxysilane，DEMS)与原子转移自由基聚合(Atom Transfer Radical Polymerization，ATRP)比例为1:1.2～1.7。也就是说，用作制泡剂的原子转移自由基聚合的比例较大，从而可以形成较大孔径的孔。
如图3所示，对所述第一介质材料111进行紫外光处理后，在所述紫外光的热辅助的作用下，在所述第一介质材料111中形成多孔结构，以形成第一多孔介质层101。
需要说明的是，在其他参数相同的条件下，孔径越大介电常数较低，孔径越小介电常数较高。如果第一多孔介质层101的孔径过大，其承受外力的能力过低，而如果第一多孔介质层101的孔径过小，则不利于获得具有较低介电常数的多孔介质层。本实施例中，第一多孔介质层101的孔径为7nm～9nm。但是本发明对第一多孔介质层101的孔径不作限制。
参考图4和图5，继续在第一多孔介质层101上形成第二介质材料112，对所述第二介质材料112进行紫外光处理，以形成第二多孔介质层102。本实施例中，所述第二介质材料112与所述第一介质材料111材料相同，这样所述第二介质材料112可以与所述第一多孔介质层101具有较好的结合力，从而提高薄膜质量，但是本发明对此不作限制。
此外，本实施例中，形成所述第二介质材料112时采用与第一介质材料111相同的形成方法。也就是说，采用溶胶凝胶的方式在所述第一多孔介质层101上形成所述第二介质材料112。采用同样的方法形成所述第二介质材料112可以方便地对所述第一多孔介质层101、第二多孔介质层102的孔径进行控制，但是本发明对此不作限制。
具体地，在形成第二多孔介质层102的步骤中，二乙氧基甲基硅烷和原子转移自由基聚合比例为1:0.5～1。也就是说，在形成第二多孔介质层102时，用作制泡剂的原子转移自由基聚合的比例较小，这样可以形成较小孔径的孔。
如果第二多孔介质层102的孔径过大，不能有效提高多孔介质层的机械强度；如果第二多孔介质层102的孔径过小，则不利于获得具有较低介电常数的介质层。本实施例中，所述第二多孔介质层102的孔径为3nm～6nm。但是，本发明对第二多孔介质层102的孔径不作限制。
需要说明的是，如果第二多孔介质层102的孔径与第一多孔介质层101的孔径差异过大，则容易因第一多孔介质层102的孔径过大容易降低多孔介质层承受外力的能力；而如果所述第二多孔介质层102的孔径与第一多孔介质层101的孔径如果较为接近，则第二多孔介质层102提高多孔介质层机械强度的作用不明显。因此，优选地，所述第一多孔介质层的孔径是所述第二多孔介质层的孔径的1.1～5倍。实际应用中，可以根据待形成的多孔介质层的介电常数设计第一多孔介质层101的孔径和第二多孔介质层102的孔径比例，从而提高了设计自由度。
具体地，具有较大孔径的第一多孔介质层101的介电常数较低，而具有较小孔径的第二多孔介质层102的介电常数较高，为了获得具有较低介电常数的超低k多孔介质层，可以使第一多孔介质层101的厚度大于第二多孔介质层102的厚度。从而使具有较低介电常数的第一多孔介质层101在整个多孔介质层中所占据的比例较大，进而获得具有较低介电常数的多孔介质层。实际应用中，可以根据实际应用中待形成的多孔介质层的介电常数设计第一多孔介质层101和第二多孔介质层102的厚度比例，从而提高了设计自由度。
需要说明的是，本实施例中，所述第二多孔介质层102的厚度小于所述第一多孔介质层101的厚度，但是本发明对此不做限制，在其他实施例中，所述第二多孔介质层102的厚度还可以大于所述第一多孔介质层101的厚度。此外，除了使所述第二多孔介质层102与所述第一多孔介质层101的厚度不同之外，所述第二多孔介质层102的厚度还可以与所述第一多孔介质层101的厚度相同。
参考图6和图7，继续在第二多孔介质层102上形成第一介质材料111，对所述第一介质材料111进行紫外光处理，以在所述第二多孔介质层102上再形成第一多孔介质层101。
参考图8，在所述第一多孔介质层101上再形成一层第二多孔介质层102。
至此形成了相互堆叠的第一多孔介质层101、第二多孔介质层102，以形成多孔介质层。
如图9所示，执行步骤S2，在多孔介质层上形成硬掩模。具体地，在本实施例中，形成硬掩模的步骤包括：依次在多孔介质层上形成多孔介质层硬掩模106、TEOS硬掩模107、金属硬掩模108和氧化硅层109。但是本发明对此不作限制，在其他实施例中可以根据具体结构形成不同层的硬掩模。
需要说明的是，在形成硬掩模之后，还包括：通过硬掩模图形化所述多孔介质层以形成通孔，继续图形化多孔介质层下的阻挡层以露出金属层，向所述通孔中填充金属材料以形成插塞等的步骤。所述步骤与现有技术相同，在此不再赘述。
需要说明的是，在上述本发明互连结构的制造方法的实施例中，通过在基底100上形成相互堆叠的第一多孔介质层101、第二多孔介质层102，以形成多孔介质层。但是本发明对此不作限制，在其他实施例中，还可以只包括一层多孔介质层101和一层第二多孔介质层102，或者，所述第一多孔介质层101与所述第二多孔介质层102的数量并不相同(例如：在基底100上依次形成第一多孔介质层101、第二多孔介质层102、再一层第一多孔介质层101，从而形成由所述第一多孔介质层101、第二多孔介质层102、第一多孔介质层101构成的多孔介质层)。
还需要说明的，还可以在基底100上先形成第二多孔介质层102，之后再形成第一多孔介质层101，以形成多孔介质层。本发明对此不作限制。
还需要说明的是，在上述实施例中，第一多孔介质层101的孔径大于第二多孔介质层102的孔径，但是本发明对此不作限制，在其他实施例中，所述第一多孔介质层101的孔径还可以大于所述第二多孔介质层102的孔径。
相应地，本发明还提供一种互连结构。参考图10，示出了本发明互连结构一实施例的示意图。本发明互连结构包括：基底100；位于所述基底上的多孔介质层。
其中，所述基底100包括形成有晶体管等半导体元件的衬底层(图未示)，形成于衬底层上的金属层(图未示)，形成于金属层上的阻挡层(图未示)。其中所述金属层通过本实施例形成的互连结构实现与其他器件的电连接。此处所述阻挡层用于防止金属层中金属的扩散。具体地，金属层的材料为铜或铝。所述阻挡层的材料为掺氮的碳化硅(NitrogenDoped Silicon Carbon，NDC)。但是本发明对金属层和阻挡层的材料不作限制。
所述多孔介质层包括：位于基底100上的第一多孔介质层101；位于所述第一多孔介质层101上的第二多孔介质层102。
本实施例中，所述第二多孔介质层102的孔径小于所述第一多孔介质层101的孔径。但是本发明对此不做限制，在其他实施例中，所述，所述第二多孔介质层102的孔径大于所述第一多孔介质层101的孔径。具有较小孔径的孔能承受较大的外力，小孔径的孔的存在提高了多孔介质层的机械强度，进而提高了互连结构的机械强度。
本实施例中，所述多孔介质层包括相互堆叠的第一多孔介质层101和第二多孔介质层102。具体地说，本实施例的互连结构包括依次位于所述基底100上的第一多孔介质层101、第二多孔介质层102、再一第一多孔介质层101、再一第二多孔介质层102。但是本发明对此不作限制，还可以只包括第一多孔介质层101和第二多孔介质层102。此外，第一多孔介质层101与第二多孔介质层102的层数也可以不同。
具体地，具有较大孔径的第一多孔介质层101具有较低的介电常数，但是其承受外力的能力较弱；具有较小孔径的第二多孔介质层102具有较大的介电常数，但是所述第二多孔介质层102承受外力的能力较强。优选地，所述第一多孔介质层101的孔径是所述第二多孔介质层102的孔径的1.1～5倍。
本实施例中，所述第二多孔介质层102的厚度小于第一多孔介质层101的厚度，在其他实施例中，所述第二多孔介质层102的厚度还可以大于第一多孔介质层101的厚度，即第一多孔介质层101与第二多孔介质层102的厚度可以不同。但是本发明对此不做限制，在其他实施例中，所述第二多孔介质层102与第一多孔介质层101的厚度相同。
实际应用中，可以根据多孔介质层的机械强度的需求、介电常数的需求，调整第一多孔介质层101和第二多孔介质层102的层数、厚度或孔径。从而提高了设计自由度。
需要说明的是，本实施例互连结构可以由本发明提供的互连结构的制造方法形成，也可以由其他互连结构的制造方法形成。本发明对此不作限制。
还需要说明的是，互连结构还包括形成于多孔介质层中的插塞(图未示)，与现有技术相同，在此不再赘述。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (12)

1.一种互连结构的制造方法，其特征在于，包括：在基底上形成多孔介质层；
在所述多孔介质层上形成硬掩模；
所述形成多孔介质层的步骤包括：
在基底上形成第一多孔介质层；
在所述第一多孔介质层上形成第二多孔介质层，所述第二多孔介质层的孔径与所述第一多孔介质层的孔径不同；
所述第二多孔介质层的孔径小于所述第一多孔介质层的孔径；
所述形成多孔介质层的步骤包括：形成多个相互堆叠的第一多孔介质层和第二多孔介质层。
2.如权利要求1所述的互连结构的制造方法，其特征在于，所述第二多孔介质层与所述第一多孔介质层的厚度相同。
3.如权利要求1所述的互连结构的制造方法，其特征在于，所述第二多孔介质层与所述第一多孔介质层的厚度不同。
4.如权利要求1所述的互连结构的制造方法，其特征在于，所述第一多孔介质层的孔径是所述第二多孔介质层的孔径的1.1～5倍。
5.如权利要求1所述的互连结构的制造方法，其特征在于，形成第一多孔介质层、第二多孔介质层的步骤包括：
在基底上形成介质材料；
对所述介质材料进行紫外光处理。
6.如权利要求5所述的互连结构的制造方法，其特征在于，形成介质材料的步骤包括：通过二乙氧基甲基硅烷和原子转移自由基聚合形成介质材料。
7.如权利要求6所述的互连结构的制造方法，其特征在于，形成第一多孔介质层的步骤中，二乙氧基甲基硅烷和原子转移自由基聚合比例为1∶1.2～1.7。
8.如权利要求6所述的互连结构的制造方法，其特征在于，形成第二多孔介质层的步骤中，二乙氧基甲基硅烷和原子转移自由基聚合比例为1:0.5～1。
9.一种互连结构，其特征在于，包括：
基底；
位于所述基底上的多孔介质层；
所述多孔介质层包括：位于基底上的第一多孔介质层、位于所述第一多孔介质层上的第二多孔介质层；
所述第二多孔介质层的孔径小于所述第一多孔介质层的孔径；
所述多孔介质层包括多个相互堆叠的第一多孔介质层和第二多孔介质层。
10.如权利要求9所述的互连结构，其特征在于，所述第一多孔介质层的孔径是所述第二多孔介质层的孔径的1.1～5倍。
11.如权利要求9所述的互连结构，其特征在于，所述第二多孔介质层与第一多孔介质层的厚度相同。
12.如权利要求9所述的互连结构，其特征在于，所述第二多孔介质层与第一多孔介质层的厚度不同。
CN201210553292.2A 2012-12-18 2012-12-18 互连结构及其制造方法 Active CN103871962B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210553292.2A CN103871962B (zh) 2012-12-18 2012-12-18 互连结构及其制造方法
US14/038,789 US9136171B2 (en) 2012-12-18 2013-09-27 Interconnect structure and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210553292.2A CN103871962B (zh) 2012-12-18 2012-12-18 互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103871962A CN103871962A (zh) 2014-06-18
CN103871962B true CN103871962B (zh) 2017-12-29

Family

ID=50910366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210553292.2A Active CN103871962B (zh) 2012-12-18 2012-12-18 互连结构及其制造方法

Country Status (2)

Country Link
US (1) US9136171B2 (zh)
CN (1) CN103871962B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
CN105448655B (zh) * 2014-09-02 2019-01-08 中芯国际集成电路制造(上海)有限公司 多孔低介电薄膜、其制作方法及包括其的层间介质层
US10008382B2 (en) * 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958524B2 (en) * 2003-11-06 2005-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Insulating layer having graded densification
US7279427B2 (en) 2005-08-03 2007-10-09 Tokyo Electron, Ltd. Damage-free ashing process and system for post low-k etch
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
US8043959B2 (en) * 2006-04-21 2011-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a low-k dielectric layer with improved damage resistance and chemical integrity
KR100900231B1 (ko) * 2007-06-21 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20140167285A1 (en) 2014-06-19
CN103871962A (zh) 2014-06-18
US9136171B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
TWI616977B (zh) 半導體裝置及其製造方法
TWI703633B (zh) 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法
US8252659B2 (en) Method for producing interconnect structures for integrated circuits
CN102386240B (zh) 圆柱形嵌入式电容器
TWI258801B (en) New fuse structure
US9496170B2 (en) Interconnect having air gaps and polymer wrapped conductive lines
US9412651B2 (en) Air-gap formation in interconnect structures
KR20140119652A (ko) 하이브리드 카본-금속 상호연결 구조
KR20140131976A (ko) 스트레인-완화된 tsv에 대한 구조 및 방법
KR20180058757A (ko) 반도체 장치 및 반도체 장치 형성 방법
JP2015505171A (ja) 基板貫通ビアを集積回路の中間工程層に組み込むこと
DE112013000373B4 (de) Back - end - of - line - verdrahtungsstrukturen mit hoher leistungsfähigkeit und verfahren zur herstellung derselben
CN102427054A (zh) 实现高性能金属-氧化物-金属的制作方法
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN104112734B (zh) 双嵌套铜互连结构及其制作方法
CN103871962B (zh) 互连结构及其制造方法
US9153480B2 (en) Interconnect structure and fabrication method
CN109427656B (zh) 半导体装置及其制造方法
CN103050439B (zh) 互连线结构及互连线结构的形成方法
CN106463506A (zh) 用于金属栅极技术的p栅极到n栅极边界电阻的分路
CN103077921B (zh) 互连线结构及互连线结构的形成方法
JP2004095916A (ja) 半導体装置及びその製造方法
CN103579089B (zh) 半导体结构及其形成方法
CN105742197B (zh) 一种键合晶圆结构及其制备方法
CN102324403B (zh) 超低介电常数薄膜铜互连的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant