JP2015505171A - 基板貫通ビアを集積回路の中間工程層に組み込むこと - Google Patents
基板貫通ビアを集積回路の中間工程層に組み込むこと Download PDFInfo
- Publication number
- JP2015505171A JP2015505171A JP2014552358A JP2014552358A JP2015505171A JP 2015505171 A JP2015505171 A JP 2015505171A JP 2014552358 A JP2014552358 A JP 2014552358A JP 2014552358 A JP2014552358 A JP 2014552358A JP 2015505171 A JP2015505171 A JP 2015505171A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating layer
- layer
- substrate via
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本出願は、V.Ramachandranらの名義の2012年1月13日に出願された米国仮特許出願第61/586,463号および2012年7月13日に出願された米国仮特許出願第61/671,607号の利益を主張し、上記の仮出願の開示は、参照により全体が本明細書に明示的に組み込まれる。
102 基板
104 STI領域
106 IDL層
110 FEOL相互接続層
120 MOL層
130 研磨ストップ層
112 能動デバイス
114 能動デバイス
116 能動デバイス
121 導電素子
122 導電素子
124 導電素子
126 導電素子
128 導電素子
134 TSVキャビティ
136 DRIエッチング
140 絶縁層
142 テーパ部分
144 一定部分
146 削減された絶縁層
152 テーパ部分
154 一定部分
200 ICデバイス
250 多層キャップ層
252 第1のキャップ部分
254 第2のキャップ部分
300 ICデバイス
338 導電材料
400 ICデバイス
450 TSV
470 CMPプロセス
500 ICデバイス
504 表面
560 TSV
580 CMPオーバー研磨プロセス
600 ICデバイス
690 相互接続層
800 ICデバイス
834 TSVキャビティ
836 エッチング
840 絶縁層
870 フォトレジスト
900 ICデバイス
946 削減された絶縁層
1000 ICデバイス
1100 ICデバイス
1160 CMPプロセス
1200 ICデバイス
1232 研磨停止部分
1248 絶縁層部分
1252 TSV部分
1270 CMPオーバー研磨プロセス
1400 ワイヤレス通信システム
1420 遠隔ユニット
1440 基地局
1425A ICデバイス
1425B ICデバイス
1425C ICデバイス
1430 遠隔ユニット
1450 遠隔ユニット
1480 順方向リンク信号
1490 逆方向リンク信号
Claims (25)
- 基板と、
前記基板の第1の側に形成された誘電体層と、
前記誘電体層および前記基板を貫通して延びる基板貫通ビアであって、前記基板貫通ビアが導電材料および絶縁層を含み、前記絶縁層が前記導電材料を少なくとも部分的に囲み、前記絶縁層がテーパ部分を備える、基板貫通ビアと
を備える半導体ウェハ。 - 前記絶縁層が、実質的に一定の直径を有する一定部分を備え、前記テーパ部分が変動直径を有し、前記変動直径が前記実質的に一定の直径より大きい、請求項1に記載の半導体ウェハ。
- 前記導電材料が、実質的に一定の直径を有する第1の部分と、前記テーパ部分の前記変動直径に対応して変動する直径を有する第2の部分とを備える、請求項2に記載の半導体ウェハ。
- 前記絶縁層の前記テーパ部分が、能動デバイスおよび/または受動デバイスを有する前記基板の前記第1の側に近接して配設される、請求項1に記載の半導体ウェハ。
- 前記絶縁層の前記テーパ部分が、前記基板の前記第1の側、および前記誘電体層に近接して配設される、請求項1に記載の半導体ウェハ。
- 前記基板貫通ビアが、前記導電材料の一部分を前記絶縁層から分離するフォトレジスト層をさらに備える、請求項1に記載の半導体ウェハ。
- 前記基板貫通ビアが、前記導電材料を前記絶縁層から分離する多層キャップ層をさらに備える、請求項1に記載の半導体ウェハ。
- 前記半導体ウェハの一部分が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置のデータユニット、およびコンピュータの内の少なくとも1つに組み込まれる、請求項1に記載の半導体ウェハ。
- 基板貫通ビアを作製する方法であって、
基板の第1の側に形成された誘電体層を含む前記基板において基板貫通ビアキャビティを画成するステップと、
前記基板貫通ビアキャビティ内に絶縁層を堆積させるステップと、
前記絶縁層の一部分をエッチングするステップであって、前記エッチングするステップが、前記誘電体層に実質的に近接した前記絶縁層のテーパ部分を生成するステップと、
前記基板貫通ビアキャビティ内に導電材料を堆積させるステップと
を含む方法。 - 能動デバイスおよび/または受動デバイスを含む前記基板の前記第1の側に前記絶縁層を堆積させるステップと、
前記絶縁層上にフォトレジストを堆積させるステップと、
前記基板の前記第1の側に配設された前記絶縁層の一部分から前記フォトレジストを除去するステップと
をさらに含む、請求項9に記載の基板貫通ビアを作製する方法。 - エッチングするステップが、
方向性反応性イオンエッチングによって前記絶縁層の前記テーパ部分を生成するステップと、
前記方向性反応性イオンエッチングによって、前記誘電体層の表面に形成された前記絶縁層の厚さを減らすステップと
をさらに含む、請求項9に記載の基板貫通ビアを作製する方法。 - 前記基板貫通ビアキャビティ内に配設された前記絶縁層の一部分からフォトレジストを除去するステップをさらに含む、請求項11に記載の基板貫通ビアを作製する方法。
- 前記基板の前記第1の側に配設された層間誘電体(IDL)層の表面に配線工程(BEOL)導電層を形成するステップをさらに含む、請求項9に記載の基板貫通ビアを作製する方法。
- 前記基板貫通ビアを半導体ダイ内に組み込むステップと、
音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置のデータユニット、およびコンピュータの内の少なくとも1つに、前記半導体ダイを組み込むステップと
をさらに含む、請求項9に記載の基板貫通ビアを作製する方法。 - 半導体基板と、
前記基板の第1の側に形成された誘電体層と、
前記誘電体層および前記基板を通って伝導するための手段と、
前記伝導手段を絶縁するための手段であって、前記伝導手段を囲み、テーパ部分を備える絶縁手段と
を備える半導体ウェハ。 - 前記伝導手段の一部分が、
前記絶縁手段の前記テーパ部分に少なくとも部分的に基づいて直径が変動する、請求項15に記載の半導体ウェハ。 - 前記絶縁手段の前記テーパ部分が、能動デバイスおよび/または受動デバイスを有する前記基板の前記第1の側に近接して配設される、請求項15に記載の半導体ウェハ。
- 前記絶縁手段の前記テーパ部分が、前記基板の前記第1の側、および前記誘電体層に近接して配設される、請求項15に記載の半導体ウェハ。
- 前記半導体ウェハの一部分が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置のデータユニット、およびコンピュータの内の少なくとも1つに組み込まれる、請求項15に記載の半導体ウェハ。
- 基板貫通ビアを作製する方法であって、
半導体基板において基板貫通ビアキャビティを画成するステップと、
前記基板貫通ビアキャビティ内および前記基板貫通ビアキャビティの外側に、絶縁層を堆積させるステップと、
前記基板貫通ビアキャビティにフォトレジストを堆積させるステップと、
前記基板貫通ビアキャビティの外側の前記絶縁層をエッチングするステップと、
前記基板貫通ビアキャビティを覆う前記フォトレジストを除去するステップと、
前記基板貫通ビアキャビティを導電材料で充填するステップと、
前記基板貫通ビアキャビティの外側の前記絶縁層を化学機械オーバー研磨して、中間工程層を露出させるステップと
を含む方法。 - 前記基板貫通ビアを半導体ダイ内に組み込むステップと、
音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置のデータユニット、およびコンピュータの内の少なくとも1つに、前記半導体ダイを組み込むステップと
をさらに含む、請求項20に記載の基板貫通ビアを作製する方法。 - 半導体基板と、
前記半導体基板の表面に形成された誘電体層と、
前記誘電体層の表面に形成された研磨停止層と、
前記研磨停止層、前記誘電体層、および前記半導体基板を貫通して延びる基板貫通ビアであって、導電材料を含む基板貫通ビアと
少なくとも部分的に前記導電材料を囲み、前記研磨停止層の一部分を部分的に覆う絶縁層と
を備える半導体ウェハ。 - 前記半導体ウェハの一部分が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置のデータユニット、およびコンピュータの内の少なくとも1つに組み込まれる、請求項22に記載の半導体ウェハ。
- 半導体基板と、
前記基板の表面に形成された誘電体層と、
前記誘電体層の表面に形成された研磨停止層と、
前記研磨停止層、前記誘電体層、および前記半導体基板を通って伝導するための手段と、
前記伝導手段を絶縁するための手段であって、少なくとも部分的に前記伝導手段を囲み、前記研磨停止層の一部分を部分的に覆う絶縁手段と
を備える半導体ウェハ。 - 前記半導体ウェハの一部分が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置のデータユニット、およびコンピュータの内の少なくとも1つに組み込まれる、請求項24に記載の半導体ウェハ。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261586463P | 2012-01-13 | 2012-01-13 | |
US61/586,463 | 2012-01-13 | ||
US201261671607P | 2012-07-13 | 2012-07-13 | |
US61/671,607 | 2012-07-13 | ||
US13/724,038 US8975729B2 (en) | 2012-01-13 | 2012-12-21 | Integrating through substrate vias into middle-of-line layers of integrated circuits |
US13/724,038 | 2012-12-21 | ||
PCT/US2013/021342 WO2013106796A1 (en) | 2012-01-13 | 2013-01-12 | Integrating through substrate vias into middle-of-line layers of integrated circuits |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015505171A true JP2015505171A (ja) | 2015-02-16 |
JP2015505171A5 JP2015505171A5 (ja) | 2015-06-18 |
JP6012763B2 JP6012763B2 (ja) | 2016-10-25 |
Family
ID=48779411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014552358A Active JP6012763B2 (ja) | 2012-01-13 | 2013-01-12 | 基板貫通ビアを集積回路の中間工程層に組み込むこと |
Country Status (7)
Country | Link |
---|---|
US (1) | US8975729B2 (ja) |
EP (2) | EP3731265B1 (ja) |
JP (1) | JP6012763B2 (ja) |
KR (1) | KR101548664B1 (ja) |
CN (1) | CN104067383B (ja) |
ES (1) | ES2829898T3 (ja) |
WO (1) | WO2013106796A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9245790B2 (en) * | 2013-01-23 | 2016-01-26 | GlobalFoundries, Inc. | Integrated circuits and methods of forming the same with multiple embedded interconnect connection to same through-semiconductor via |
CN104637861A (zh) * | 2013-11-11 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 硅通孔工艺方法 |
US9620454B2 (en) | 2014-09-12 | 2017-04-11 | Qualcomm Incorporated | Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods |
US20160079167A1 (en) * | 2014-09-12 | 2016-03-17 | Qualcomm Incorporated | Tie-off structures for middle-of-line (mol) manufactured integrated circuits, and related methods |
US9653399B2 (en) | 2015-02-13 | 2017-05-16 | Qualcomm Incorporated | Middle-of-line integration methods and semiconductor devices |
KR102411064B1 (ko) * | 2015-03-10 | 2022-06-21 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그의 제조방법 |
US10748906B2 (en) | 2015-05-13 | 2020-08-18 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
KR102366804B1 (ko) | 2015-05-13 | 2022-02-25 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US9761509B2 (en) | 2015-12-29 | 2017-09-12 | United Microelectronics Corp. | Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device |
KR102495587B1 (ko) | 2016-01-12 | 2023-02-03 | 삼성전자주식회사 | 관통 비아 구조체를 갖는 반도체 소자 |
US10199315B2 (en) | 2016-08-29 | 2019-02-05 | Globalfoundries Inc. | Post zero via layer keep out zone over through silicon via reducing BEOL pumping effects |
US10049981B2 (en) * | 2016-09-08 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Through via structure, semiconductor device and manufacturing method thereof |
US9768133B1 (en) | 2016-09-22 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of forming the same |
KR102406583B1 (ko) | 2017-07-12 | 2022-06-09 | 삼성전자주식회사 | 반도체 장치 |
CN107958194B (zh) * | 2017-08-17 | 2021-11-19 | 柳州梓博科技有限公司 | 光电传感装置及电子设备 |
CN113228240A (zh) * | 2018-10-31 | 2021-08-06 | 浜松光子学株式会社 | 镶嵌配线构造、致动装置、和镶嵌配线构造的制造方法 |
US11495559B2 (en) * | 2020-04-27 | 2022-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits |
US11355464B2 (en) * | 2020-11-10 | 2022-06-07 | Nanya Technology Corporation | Semiconductor device structure with bottle-shaped through silicon via and method for forming the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0926726A1 (en) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Fabrication process and electronic device having front-back through contacts for bonding onto boards |
US20070184654A1 (en) * | 2006-02-03 | 2007-08-09 | Salman Akram | Methods for fabricating and filling conductive vias and conductive vias so formed |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5545581A (en) | 1994-12-06 | 1996-08-13 | International Business Machines Corporation | Plug strap process utilizing selective nitride and oxide etches |
JP4322508B2 (ja) | 2003-01-15 | 2009-09-02 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP4878434B2 (ja) * | 2004-09-22 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7564115B2 (en) * | 2007-05-16 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tapered through-silicon via structure |
US7615480B2 (en) | 2007-06-20 | 2009-11-10 | Lam Research Corporation | Methods of post-contact back end of the line through-hole via integration |
EP2306506B1 (en) | 2009-10-01 | 2013-07-31 | ams AG | Method of producing a semiconductor device having a through-wafer interconnect |
JP5537197B2 (ja) | 2010-03-12 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8405222B2 (en) | 2010-06-28 | 2013-03-26 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with via and method of manufacture thereof |
-
2012
- 2012-12-21 US US13/724,038 patent/US8975729B2/en active Active
-
2013
- 2013-01-12 EP EP20179789.1A patent/EP3731265B1/en active Active
- 2013-01-12 EP EP13703655.4A patent/EP2803081B1/en active Active
- 2013-01-12 CN CN201380005315.9A patent/CN104067383B/zh active Active
- 2013-01-12 KR KR1020147022299A patent/KR101548664B1/ko active IP Right Grant
- 2013-01-12 WO PCT/US2013/021342 patent/WO2013106796A1/en active Application Filing
- 2013-01-12 JP JP2014552358A patent/JP6012763B2/ja active Active
- 2013-01-12 ES ES13703655T patent/ES2829898T3/es active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0926726A1 (en) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Fabrication process and electronic device having front-back through contacts for bonding onto boards |
US20070184654A1 (en) * | 2006-02-03 | 2007-08-09 | Salman Akram | Methods for fabricating and filling conductive vias and conductive vias so formed |
Also Published As
Publication number | Publication date |
---|---|
EP2803081A1 (en) | 2014-11-19 |
KR101548664B1 (ko) | 2015-09-01 |
CN104067383A (zh) | 2014-09-24 |
EP3731265A1 (en) | 2020-10-28 |
EP3731265B1 (en) | 2023-03-08 |
WO2013106796A1 (en) | 2013-07-18 |
EP2803081B1 (en) | 2020-08-12 |
ES2829898T3 (es) | 2021-06-02 |
KR20140117521A (ko) | 2014-10-07 |
CN104067383B (zh) | 2017-04-12 |
US8975729B2 (en) | 2015-03-10 |
US20130181330A1 (en) | 2013-07-18 |
JP6012763B2 (ja) | 2016-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6012763B2 (ja) | 基板貫通ビアを集積回路の中間工程層に組み込むこと | |
JP5706055B2 (ja) | Tsvの歪緩和のための構造および方法 | |
JP6049877B2 (ja) | 集積回路のウェハ裏面の層からの基板貫通ビアの統合 | |
JP6068492B2 (ja) | 低誘電率配線層に基板貫通ビアのパターンを形成するための低誘電率誘電体保護スペーサ | |
CN104733435B (zh) | 3dic互连装置和方法 | |
JP5497756B2 (ja) | 半導体素子の製造方法および半導体素子 | |
US20100164062A1 (en) | Method of manufacturing through-silicon-via and through-silicon-via structure | |
US20130119547A1 (en) | Integrated circuit device including through-silicon via structure having offset interface | |
US9583434B2 (en) | Metal line structure and method | |
CN104040684B (zh) | 厚的片上高性能布线结构 | |
US20130140688A1 (en) | Through Silicon Via and Method of Manufacturing the Same | |
US8692359B2 (en) | Through silicon via structure having protection ring | |
JP2007059826A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2013074275A (ja) | 半導体装置の製造方法 | |
US20150017798A1 (en) | Method of manufacturing through-silicon-via | |
TW201250970A (en) | Method for fabricating through-silicon via structure | |
TW201327762A (zh) | 矽貫穿電極以及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150422 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150422 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160307 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6012763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |