CN104067383B - 将贯穿基板通孔集成到集成电路的中段工序层中 - Google Patents

将贯穿基板通孔集成到集成电路的中段工序层中 Download PDF

Info

Publication number
CN104067383B
CN104067383B CN201380005315.9A CN201380005315A CN104067383B CN 104067383 B CN104067383 B CN 104067383B CN 201380005315 A CN201380005315 A CN 201380005315A CN 104067383 B CN104067383 B CN 104067383B
Authority
CN
China
Prior art keywords
substrate
layer
hole
separation layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380005315.9A
Other languages
English (en)
Other versions
CN104067383A (zh
Inventor
V·拉马钱德兰
S·顾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104067383A publication Critical patent/CN104067383A/zh
Application granted granted Critical
Publication of CN104067383B publication Critical patent/CN104067383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种具有集成式贯穿基板通孔(TSV)的半导体晶圆。该半导体晶圆包括基板(102)。介电层(106)可在该基板的第一侧上形成。贯穿基板通孔可延伸穿过该介电层和该基板。该贯穿基板通孔可包括导电材料和隔离层(140)。该隔离层可至少部分地围绕该导电材料。该隔离层可具有楔形部分(142)。

Description

将贯穿基板通孔集成到集成电路的中段工序层中
相关申请
本申请请求以V.Ramachandran等人的名义于2012年1月13日提交的美国临时专利申请No.61/586,463和于2012年7月13日提交的美国临时专利申请No.61/671,607的权益，其公开全部内容通过援引明确纳入于此。
技术领域
本公开一般涉及集成电路(IC)。更具体而言，本公开涉及将贯穿基板通孔(TSV)集成到高级CMOS(互补金属氧化物半导体)节点中的中段工序(middle-of-line)层中。
背景
用于集成电路(IC)的半导体制造的工艺流程可包括前端工序(FEOL)工艺、中段工序(MOL)工艺和后端工序(BEOL)工艺。FEOL工艺可包括晶圆制备、隔离、阱形成、栅极图案化、间隔、延伸和源极/漏极植入、硅化物形成和双应力衬垫形成。MOL工艺可包括栅极触点形成。BEOL工艺可包括用于使在FEOL和MOL工艺期间产生的半导体器件互连的一系列晶圆处理步骤。成功的现代半导体芯片产品制造和合格涉及所采用材料和工艺之间的相互作用。具体而言，在MOL工艺期间的栅极触点形成是该工艺流程中的日益富有挑战性的部分，尤其对于光刻图案化而言。
随着半导体节点的进展(即，节点变得更小并且制造技术进展)，将TSV(贯穿基板通孔)集成到MOL层中变得更加困难。中段工序层可包括但不限于MOL触点或在半导体器件晶体管或其他类似有源器件的紧密邻近区内的其他层。MOL层与器件晶体管的邻近产生了很窄的能成功集成TSV的工艺窗，因为MOL层一般展现出缩减的厚度。因此，由TSV集成工艺引起的管芯/晶圆厚度的可变性对于MOL层而言变得更为显著，因为TSV工艺制造贯穿半导体器件的主体的纵向连接。而且，TSV的有限的大小缩放能力进一步加大了其对MOL层的影响。
一种对管芯和晶圆厚度可变性有影响的TSV工艺是TSV化学机械抛光(CMP)过抛光。过抛光被执行以用于完全移除由TSV填充工艺置于晶圆上的所有层(包括膜)。具体而言，由TSV填充工艺置于晶圆上的诸层可在晶圆的MOL层上形成。遗憾地是，因过抛光导致的层从晶圆的移除可进一步缩减MOL层的厚度，尤其对于20纳米(20nm)或更小的工艺而言。
概述
在本公开的一个方面，描述了具有集成式贯穿基板通孔(TSV)的半导体晶圆。该半导体晶圆包括基板。介电层可在该基板的第一侧上形成。贯穿基板通孔可延伸穿过该介电层和该基板。该贯穿基板通孔可包括导电材料和隔离层。该隔离层可至少部分地围绕该导电材料。该隔离层可包括楔形部分。
在本公开的一个方面，描述了一种用于将贯穿基板通孔(TSV)集成到高级CMOS(互补金属氧化物半导体)节点中的方法。该方法包括在包含在基板的第一侧上形成的介电层的该基板中界定贯穿基板通孔腔。该方法还包括在该贯穿基板通孔腔内沉积隔离层。该方法进一步包括蚀刻该隔离层的一部分。该蚀刻可产生该隔离层的与该介电层充分邻近的楔形部分。该方法还包括在该贯穿基板通孔腔内沉积导电材料。
在本公开的一个方面，描述了具有集成式贯穿基板通孔(TSV)的半导体晶圆。该半导体晶圆包括基板。介电层可在该基板的第一侧上形成。该半导体晶圆包括用于穿过介电层和半导体基板导电的装置。该半导体晶圆还包括用于隔离该导电装置的装置。该隔离装置可围绕该导电装置。该隔离装置还可包括楔形部分。
在本公开的另一方面，描述了一种用于将贯穿基板通孔(TSV)集成到高级CMOS(互补金属氧化物半导体)节点中的方法。该方法包括在半导体基板中界定贯穿基板通孔腔。该方法还包括在该贯穿基板通孔腔之内和在该贯穿基板通孔腔之外沉积隔离层。该方法还包括在该贯穿基板通孔腔上沉积光刻胶。该方法还包括蚀刻落在该贯穿基板通孔腔之外的该隔离层。该方法还包括移除覆盖该贯穿基板通孔腔的该光刻胶。该方法还包括用导电材料填充该贯穿基板通孔腔。该方法还包括对落在该贯穿基板通孔腔之外的该隔离层进行化学机械过抛光以暴露中段工序层。
在本公开的又一方面，描述了具有集成式贯穿基板通孔(TSV)的半导体晶圆。该半导体晶圆包括半导体基板。介电层可在该半导体基板的表面上形成。止抛层可在该介电层的表面上形成。贯穿基板通孔可延伸穿过该止抛层、该介电层和该半导体基板。该贯穿基板通孔可包括导电材料和隔离层。该隔离层可至少部分地围绕该导电材料。该隔离层还可部分地覆盖该止抛层的一部分。
在本公开的另一方面，描述了具有集成式贯穿基板通孔(TSV)的半导体晶圆。该半导体晶圆包括半导体基板。介电层可在该半导体基板的表面上形成。止抛层可在该介电层的表面上形成。该半导体晶圆包括用于穿过该止抛层、该介电层和该半导体基板导电的装置。该半导体晶圆包括用于隔离该导电装置的装置。该隔离装置可至少部分地围绕该导电材料。该隔离装置还可部分地覆盖该止抛层的一部分。
至此已相当宽泛地概括了本公开的特征和技术优势，从而以下的详细描述可被更好地理解。本公开的附加特征和优势在以下描述。本领域技术人员应领会，本公开可容易地用作修改或设计用于执行本公开的相同目的的其他结构的基础。本领域技术人员还应认识到，此类等效结构不脱离如所附权利要求中阐述的本公开的教导。认为是本公开的特性的新颖特征就其组织和操作方法两者而言与进一步目的和优势一起，将在结合附图考虑以下描述时被更好地理解。然而，要明确理解的是，每个附图仅供解说和描述的目的，而不旨在作为对本公开的限定的定义。
附图简要描述
为了对本公开更全面的理解，现在结合附图参考以下描述。
图1A示出解说根据本公开的一个方面的包括有源器件和隔离层的集成电路(IC)设备的横截面图。
图1B和1C示出解说根据本公开的一个方面的包括了布置在隔离层上的光刻胶的图1A的IC设备的横截面图。
图2A示出根据本公开的一个方面的图1C的的IC设备的横截面图，其解说了对隔离层进行蚀刻以形成隔离层的楔形部分。
图2B示出根据本公开的一个方面的图1A的的IC设备的横截面图，其解说了对隔离层进行蚀刻以形成隔离层的楔形部分。
图2C示出根据本公开的一个方面的图2B的的IC设备的横截面图，其解说了多膜封顶层在隔离层上的形成。
图3A示出解说根据本公开的一个方面的图2B的IC设备的横截面图，其遵循TSV壁垒晶种和铜填充工艺。
图3B示出解说根据本公开的一个方面的图2C的IC设备的横截面图，其遵循TSV壁垒晶种和铜填充工艺。
图4A示出解说根据本公开的一个方面的图3A的IC设备的横截面图，其遵循铜化学机械抛光(CMP)工艺。
图4B示出解说根据本公开的一个方面的图3B的IC设备的横截面图，其遵循铜化学机械抛光(CMP)工艺。
图5A示出解说根据本公开的一个方面的图4A的IC设备的横截面图，其中TSV被在该IC设备的工作面附近具有楔形部分的隔离层围绕。
图5B示出解说根据本公开的一个方面的图4C的IC设备的横截面图，其中TSV被在IC设备的工作面附近具有楔形部分的隔离层上的多膜封顶层围绕。
图6A示出解说根据本公开的一个方面的图5A的IC设备的横截面图，其遵循后端工序(BEOL)堆叠制造。
图6B示出解说根据本公开的一个方面的图5B的IC设备的横截面图，其遵循后端工序(BEOL)堆叠制造。
图7是解说根据本公开的一个方面的用于将贯穿基板通孔(TSV)集成到高级CMOS(互补金属氧化物半导体)节点中的方法的框图。
图8示出根据本公开的一个方面的图1A的IC设备的横截面图，其解说在TSV腔之上和之内形成的去胶。
图9示出解说根据本公开的一个方面的图8的IC设备的横截面图，其遵循对场氧化层和去胶的蚀刻以形成缩减的隔离层。
图10示出解说根据本公开的一个方面的图9的IC设备的横截面图，其遵循TSV壁垒晶种和铜填充工艺。
图11示出解说根据本公开的一个方面的图10的IC设备的横截面图，其遵循铜化学机械抛光(CMP)工艺。
图12示出解说根据本公开的一个方面的图11的IC设备的横截面图，其遵循化学机械抛光(CMP)过抛光工艺。
图13是解说根据本公开的一个方面的用于将贯穿基板通孔(TSV)集成到高级CMOS(互补金属氧化物半导体)节点中的方法的框图。
图14是示出其中本公开的一配置可被有利地采用的无线通信系统的框图。
详细描述
以下结合附图阐述的详细描述旨在作为对各种配置的描述，而非旨在代表其中可实践的本文中所描述概念的仅有配置。详细描述包括出于提供对各种概念的彻底理解的目的的具体细节。然而，对本领域技术人员而言显而易见地是，这些概念可不用这些具体细节来实践。在一些实例中，公知的结构和组件以框图形式示出以避免模糊此类概念。如本文中所描述，术语“和/或”的使用旨在代表“包容性的或”，而术语“或”的使用旨在代表“排斥性的或”。
本公开的各个方面提供用于将贯穿基板通孔(TSV)集成到集成电路(IC)中的中段工序层中的技术。用于集成电路(IC)的半导体制造的工艺流程可包括前端工序(FEOL)工艺、中段工序(MOL)工艺和后端工序(BEOL)工艺。将理解，术语“层”包括膜并且不应解释成指示纵向或水平厚度，除非另行声明。根据本公开的一个方面，隔离层将贯穿基板通孔(TSV)的导电部分与晶圆的基板(例如，硅)隔开并且还与晶圆的层间介电层隔开。在一个配置中，隔离层包括与晶圆的介电层充分邻近的楔形部分。该隔离层还包括沿着该晶圆的基板的水平长度布置的基本上恒定的部分。在另一配置中，贯穿基板通孔的隔离层具有第一部分和第二部分，其中第一部分具有第一基本上恒定的直径，第二部分具有更大的基本上恒定的直径。在又一配置中，多膜封顶将隔离层与填充贯穿基板通孔的导电材料隔开。
在本公开的一个方面，定向反应离子(DRI)蚀刻使得隔离层的一部分被楔形化。在本公开的该方面，DRI蚀刻在CMP(化学机械抛光)之前显著地将诸层的一部分从晶圆的水平表面移除，从而CMP过抛光移除隔离层的减少的量。在本公开的该方面，DRI蚀刻在TSV形成工艺之前显著缩减形成在晶圆的水平表面上的隔离层的厚度。在本公开的另一方面，继TSV形成工艺后，后端工序(BEOL)互连层被制造在晶圆上以完成IC设备。
有利的是，移除在TSV填充工艺期间置于晶圆上的所有层的CMP过抛光因使用了DRI蚀刻而有所减少。换言之，DRI蚀刻将诸层的绝大部分从晶圆的水平表面移除，从而需要较少的CMP过抛光工艺来移除(在TSV填充工艺期间置于)晶圆上剩余的层。DRI蚀刻还移除诸层的沉积在TSV的侧壁内部的的一些部分，从而产生楔形隔离层。移除的主要部分在TSV的顶部附近。通过减少CMP过抛光，晶圆的中段工序(MOL)层在CMP过抛光期间就被更好地保留/保护。TSV还可在MOL层上方插入，诸如在导电材料(例如，金属)级(例如，BEOL互连层)处。
图1A示出解说根据本公开的一个方面的包括有源器件112-116的集成电路(IC)设备100的横截面图。代表性地，IC设备100包括具有浅沟槽隔离(STI)区域104的基板(例如，硅晶圆)102。在STI区域104和基板102之上的是层间介电(ILD)层106。还置备有前端工序(FEOL)互连层110。中段工序(MOL)层120也被置备。ILD层106保护FEOL互连层110的有源器件112-116和MOL层120的导电元件(例如，通孔)121-128免受后续工艺的损害。在该配置中，ILD层106由氧化硅或其它用于防止MOL层120的导电元件121-128之间的短路的类似材料形成。在替换配置中，ILD层106是低介电常数(K)电介质或其他类似材料。
如图1A所示，根据本公开的一个方面，TSV腔134具有增大的尺寸(例如，10-100微米的深度)以用于容适一个或更多个隔离层和TSV(贯穿基板通孔)导电材料。如图1A所示，在将止抛层130沉积在ILD层106的表面上和包括导电元件121-128的MOL层120的表面上之后，光刻界定出比最终TSV的实际导电部分(见图4和5)稍大的TSV腔134。在该配置中，TSV的尺寸在1-20微米(μm)的数量级。止抛层130可由碳化硅、氮化硅、SiCON或其他类似保护材料形成。
图1A示出根据本公开的一个方面的隔离层140。在该配置中，蚀刻和/或光刻工艺蚀穿ILD层106、以及基板102的STI区域104。该工艺形成TSV腔134。在蚀刻完成之后，隔离沉积在止抛层130、TSV腔134的侧壁和底部上形成隔离层140。隔离层140可用未氟化的石英玻璃(USG)层、正硅酸乙酯(TEOS)层、氧化硅层、氮化硅层、或其他用于形成氧化层或电绝缘膜的类似前体层来形成。隔离层140可具有20-1000纳米(nm)范围内的厚度。
图1B和1C示出解说根据本公开的一个方面的包括了布置在隔离层140上的光刻胶180的图1A的IC设备的横截面图。代表性地，光刻胶180被沉积在形成于止抛层130上的隔离层140的顶表面上。在该配置中，光刻胶180还被沉积在TSV腔134内的隔离层140上。在该配置中光刻胶180的薄层被布置在TSV腔134的侧壁的顶部上。
图1C解说回蚀工艺(例如，O2等离子体工艺)，其用于移除光刻胶180的布置在形成于止抛层130上的隔离层140的顶部水平表面上的部分。在该配置中，光刻胶180的形成在TSV腔134的底部处的隔离层140上的部分未被完全移除。在该配置中，在TSV腔134的侧壁的顶部上的光刻胶180被完全移除。在本公开的该方面，光刻胶180保护隔离层140的布置在TSV腔134的底部上的部分。在该配置中，布置在TSV腔134的底部上的隔离层140的完好性防止TSV腔134内的导电填充材料(见图3A-6B)与基板102之间的接触。
图2A示出解说根据本公开的一个方面的包括隔离层140的形成在TSV腔134内的楔形部分142的IC设备200的横截面图。如图2A所示，对隔离层140的定向反应离子(DRI)蚀刻136被执行。DRI蚀刻136缩减隔离层140的形成在止抛层130之上的一部分，从而产生缩减的隔离层146。而且，在该配置中，DRI蚀刻136使得隔离层140的形成在侧壁上的一部分被如图2A所示地楔形化。换言之，形成在TSV的侧壁上的隔离层140的最顶部部分(即，隔离层140的在TSV的侧壁上的与DRI蚀刻工艺最紧密邻近的那部分)具有相对于隔离层140的形成在TSV的侧壁上的较低部份而言缩减的水平宽度。隔离层140的一部分的水平宽度的缩减是渐变的或楔形的。
隔离层140的在TSV腔134的顶部处的楔形部分142的楔形轮廓可减小TSV尖顶角处的高电场。隔离层140的楔形部分142(例如，沿着纵轴的)长度基于器件(例如，有源器件112-116)延伸到基板102中多深，这可根据晶体管技术来确定。将理解，DRI蚀刻136不显著影响隔离层140的(例如，非楔形、非缩减的)恒定部分144。而且，光刻胶180在DRI蚀刻236期间保护隔离层140的在TSV腔134的底部上的部分。
图2B示出IC设备200的横截面图，其解说对隔离层的DRI蚀刻使得隔离层140的一部分被楔形化。在该示例性配置中，未提供在图1B、1C和2A中示出的示例性配置中所置备的光刻胶180。换言之，图2B的示例性配置是通过与图2A的示例性配置中所得到的工艺相似的工艺来获得的；然而，添加光刻胶层180的工艺被省略。因为不存在光刻胶层来保护位于TSV腔134的底部的隔离层140，所以隔离层140的该部分被DRI蚀刻136所缩减。在一些配置中，DRI蚀刻136的工艺参数被调整成防止DRI蚀刻136到达TSV腔134的底部。在这些配置中，TSV腔136的底部的隔离层140在没有沉积光刻胶180的情况下被保护。
如图2A和2B所示，DRI蚀刻136工艺将隔离层的一些部分从基板102上的落在TSV腔134之外的水平区域移除。在图2B中，TSV腔134内部的隔离层140的一些部分也被移除。如图2A和2B所示，缩减的隔离层146使得能减少CMP过抛光。CMP过抛光稍后被执行来移除剩余缩减的隔离层146和止抛层130以暴露由中段工序工艺形成的MOL层120的导电元件121-128。在本公开的该方面，减少CMP过抛光降低了对基板102的MOL层120的影响，因为因蚀刻了缩减的隔离层146导致的差错(即，对MOL层的潜在移除)一般小于因蚀刻较厚层导致的可能差错。
图2C示出根据本公开的一个方面的图2B的IC设备200的横截面图，其解说了多膜封顶层250在隔离层140上的形成。代表性地，封顶沉积在隔离层140上形成多膜封顶层250。多膜封顶层250可通过沉积第一封顶层252接着进行DRI蚀刻136来形成。DRI蚀刻136缩减第一封顶层252的形成在缩减的隔离层146之上的一部分。在该配置中，DRI蚀刻136使得第一封顶层252的(形成在侧壁上的)一部分被楔形化。亦即，形成在TSV的侧壁上的第一封顶层252的最顶部部分(即，第一封顶层252的在TSV的侧壁上的与DRI蚀刻工艺最紧密邻近的部分)具有相对于第一封顶层252的形成在TSV的侧壁上的底部部分而言缩减的水平宽度。第一封顶层252的一部分的水平宽度的缩减是渐变的或楔形的。
如图2C进一步解说的，封顶沉积和DRI蚀刻被重复进行以形成第二封顶层254。在该配置中，形成在TSV的侧壁上的第二封顶层254的最顶部部分具有相对于形成在TSV的侧壁上的第一封顶层252的底部部分而言缩减的水平宽度。尽管示为具有两层，但多膜封顶层250可包括任何数目的膜，包括单膜。而且，尽管示为包括楔形部分，但多膜封顶层250可通过省略DRI蚀刻136来形成为具有恒定水平宽度。多膜封顶层250可使用多层电介质或导电膜来形成，电介质包括但不限于氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亚胺或其他类似绝缘膜，导电膜包括氮化钛、氮化钽、钨、钽或其他类似导电膜。多膜封顶层250可具有2-1000纳米(nm)范围内的厚度。
图3A示出解说根据本公开的一个方面的图2B的IC设备200的横截面图，其遵循TSV壁垒晶种和导电材料填充工艺。如图3A所示，IC设备300经历用于在IC设备200上沉积导电材料338的TSV壁垒晶种和导电材料填充工艺。图3A示出的导电材料338覆盖缩减的隔离层146并填充TSV腔134。隔离层140的楔形部分142和恒定部分144防止TSV腔134内的填充材料接触基板102。导电材料338可包括但不限于铜、钨或其他类似导电材料。尽管未示出，但光刻胶可保持在隔离层140的位于TSV腔134的底部部分处的那部分之上；或其可在用导电材料填充TSV腔134之前被移除。
图3B示出解说根据本公开的一个方面的图2C的IC设备200的横截面图，其遵循TSV壁垒晶种和铜填充工艺。如图3B所示，IC设备300经历用于在IC设备200上沉积导电材料338的TSV壁垒晶种和导电材料填充工艺。图3A中示出的导电材料338覆盖缩减的隔离层146上的多膜封顶层250并填充包括隔离层140上的第一覆盖层252和第二覆盖层254的TSV腔134。
图4A示出解说对图3A的IC设备300施加化学机械抛光(CMP)工艺470之后的并且根据本公开的一个方面的IC设备400的横截面图。如图4A所示，CMP工艺470将导电材料338从基板102的表面移除。例如，如图3A所示，CMP工艺470将位于止抛层130之上的导电材料338移除。如图4A所示，缩减的隔离层146、以及止抛层130在CMP工艺470之后保持在基板102的表面上。这些层通过CMP过抛光工艺来移除，例如，如图5A所示。
图4B示出解说根据本公开的一个方面的在对图3B的IC设备300施加化学机械抛光(CMP)工艺470之后的IC设备400的横截面图。如图4B所示，CMP工艺470将导电材料338从基板102的表面移除。例如，CMP工艺470将如图3B所示的位于缩减的隔离层146之上的多膜封顶层250上的导电材料338移除。如图4B所示，多膜封顶层250的缩减部分、缩减的隔离层146、和止抛层130在CMP工艺470之后保持在基板102的表面上。这些层通过CMP过抛光工艺来移除，例如，如图5B所示。
图5A示出解说根据本公开的一个方面的包括被隔离层140围绕的TSV560的IC设备500的横截面图。如图5A所示，CMP过抛光工艺580移除基板102的表面504上的层的剩余部分以暴露MOL层120的导电元件121-128。例如，CMP过抛光工艺580在不损害基板102的MOL层120的导电元件121-128的情况下移除缩减的隔离层146、以及止抛层130(见图4A)。亦即，CMP过抛光工艺580的历时较短，并且因此由于缩减的隔离层146而对基板102的底下的MOL层120具有较小的影响，如2A-4B所示。
如图5A所示，CMP过抛光工艺580完成对TSV560的形成，其中TSV560的导电材料的直径根据TSV腔134内的隔离层140的楔形部分142和恒定部分144而变化。代表性地，CMP过抛光工艺580被执行以移除缩减的隔离层146、以及止抛层130(见图4A)，来为后端工序互连层的形成做准备，如图6A所示。在本公开的该方面，基板102经历用于使TSV560从ILD层106显露出来的工艺(例如，磨削)。
图5B示出解说根据本公开的一个方面的图4C的IC设备400的横截面图，其中TSV560被在IC设备500的工作面附近的具有楔形部分的隔离层140上的多膜封顶层250围绕。代表性地，CMP过抛光工艺580被执行以移除多膜封顶层250、缩减的隔离层146、和止抛层130(见图4B)，来为后端工序互连层的形成做准备，如图6B所示。
图6A示出解说根据本公开的一个方面的IC设备600的横截面图，其遵循用来制造互连层的后端工序(BEOL)工艺。代表性地，在TSV工艺完成之后，互连层690通过BEOL工艺被制造在基板102上以完成对IC设备600的形成。在该配置中，互连层690被形成为包括触点级。附加或替换互连层可由BEOL工艺形成。互连层690提供用于将IC设备600电耦合和/或热耦合到另一IC设备(未示出)的机构。
图6B示出解说图5B的IC设备500的横截面图，其遵循后端工序(BEOL)堆叠制造以形成IC设备600。在该配置中，根据本公开的一方面，IC设备600包括TSV560，该TSV560被在IC设备500的工作面附近具有楔形部分的隔离层140上的多膜封顶层250围绕。互连层690提供用于将IC设备600电耦合和/或热耦合到另一IC设备(未示出)的机构。
图7是解说根据本公开的一个方面的用于将贯穿基板通孔(TSV)集成到高级CMOS(互补金属氧化物半导体)节点中的方法700的框图。在框710，TSV腔134被界定为穿过基板和该基板上的介电层(例如，层间电介质(ILD))，例如，如图1A-5B所示。尽管本描述提及了硅基板，但其他基板材料也被构想，包括玻璃、蓝宝石或任何其他合适材料。在框712，隔离层被沉积在TSV腔中和止抛层上，例如，如图1A-1C所示。
仍参照图7，在框714，隔离层被蚀刻以移除该隔离层的位于有源器件之上的部分(例如，隔离层的位于止抛层之上的部分被移除)。此蚀刻使得隔离层的一部分被楔形化。例如，如图2A和2B所示，对隔离层140的定向反应离子(DRI)蚀刻产生隔离层140的在TSV腔134的侧壁上的楔形部分142。在框716，用导电材料填充TSV腔134，例如，如图2A-5B所示。尽管本描述提及了铜填充物，但其他导电材料也被构想。
在一种配置中，IC设备600包括用于穿过介电层和基板导电的装置。该导电装置具有导电填充材料。在本公开的一个方面，该导电装置是图5A-6B的TSV560，其配置成执行由该导电装置所叙述的功能。在该配置中，IC设备600还包括用于将该导电装置与基板隔离的装置。该用于隔离的装置可围绕导电材料并包括与ILD层充分邻近的楔形部分。在本公开的一个方面，该隔离装置是图4A-6B的包括楔形部分142和恒定部分144的隔离层140，其配置成执行由隔离装置所叙述的功能。在另一方面，前述装置可以是配置成执行由前述装置叙述的功能的器件或任何层。
图8示出解说IC设备800的横截面图，其中采用了另一工艺。根据本公开的一个方面，在隔离层沉积之后，光刻胶870被形成在TSV腔834之上和之内。在另一配置中，光刻胶可部分地填充TSV腔834。如图8所示，对隔离层840和在TSV腔834上方的光刻胶870的蚀刻836被执行。蚀刻836工艺移除隔离层840的不在光刻胶870下方的一些部分(例如，落在TSV腔834之外的隔离层，如图9所示)。TSV腔834的侧壁上的隔离层840由光刻胶870保护。
图9示出解说根据本公开的一个方面的IC设备900的横截面图，其遵循如图8所示的对隔离层840的部分蚀刻和对光刻胶870的移除，以形成缩减的隔离层946。如图9所示，不落在TSV腔834之内的隔离层在基板102的表面上被缩减以形成缩减的隔离层946。在本公开的一个方面，缩减的隔离层946使得能在将缩减的隔离层946、以及止抛层130从基板102的表面移除时减少CMP过抛光。在本公开的该方面，减少CMP过抛光限制了对基板102的中段工序(MOL)层120的导电元件121-128的影响。
图10示出解说根据本公开的一个方面的IC设备1000的横截面图，其遵循TSV壁垒晶种和导电材料填充工艺。如图10所示，TSV壁垒晶种和导电材料填充工艺用导电材料338填充TSV腔834。在所解说示例中，导电材料338是同样形成在缩减的隔离层946上的铜。隔离层840防止TSV腔834内的导电材料338接触基板102。填充材料可包括但不限于铜、钨或其他类似导电材料。
图11示出解说根据本公开的一个方面的IC设备1100的横截面图，其遵循化学机械抛光(CMP)工艺1160。如图11所示，CMP工艺1160将导电材料338从基板102的表面移除。如图11所示，缩减的隔离层946、以及止抛层130保持在基板102的表面上。这些层通过CMP过抛光工艺来移除，例如，如图12所示。
图12示出解说根据本公开的一个方面的包括了被隔离层840围绕的TSV1250的图11的IC设备1200的横截面图。如图12所示，CMP过抛光工艺1270移除基板102的表面1204上的隔离层的剩余部分。代表性地，CMP过抛光工艺1270在不损害基板102的MOL部分的情况下移除缩减的隔离层946、以及止抛层130(见图11)。亦即，CMP过抛光工艺1270较短，并且因此由于缩减的隔离层946而对基板102的MOL层120的导电元件121-128具有较小的影响，如图9-11所示。
如图12所示，CMP过抛光工艺1270完成对TSV1250的形成，TSV1250包括在TSV腔834上方和在ILD层106之上延伸的TSV部分1252。代表性地，止抛部分1232、和TSV1250的隔离层部分1248延伸到TSV腔834之外。CMP过抛光工艺1270将缩减的隔离层946、以及止抛层130(见图11)从基板102的表面1204移除，来为形成例如通过BEOL工艺形成的互连层做准备，诸如图6A中所示。
图13是解说根据本公开的一个方面的用于将贯穿基板通孔(TSV)集成到高级CMOS(互补金属氧化物半导体)节点中的方法1300的框图。在框1310，TSV腔834被界定为穿过基板和ILD，例如，如图8-12所示。尽管本描述提及了硅基板，但其他基板材料也被构想。在框1312，隔离层被沉积在TSV腔中和止抛层上，例如，如图8所示。
仍参照图13，在框1314，半导体基板被图案化以沉积只覆盖贯穿基板通孔腔的光刻胶。例如，如图8所示，光刻胶870在TSV腔834上方和在位于TSV腔834的侧壁上的隔离层840之上形成。在框1316，隔离层的落在TSV腔之外的一部分被蚀刻成形成缩减的隔离层部分。例如，如图9所示，蚀刻移除了隔离层840的一部分以形成缩减的隔离层946。在框1318，覆盖TSV腔的光刻胶被移除。在框1320，用导电材料838填充TSV腔834，例如，如图10所示。
仍参照图13，在框1322，在晶圆的表面上执行化学机械过抛光以暴露由MOL工艺产生的层。此化学机械过抛光将导电材料、隔离层和止抛层从晶圆的表面移除，如图11-12所示。例如，导电材料、壁垒晶种、和CMP工艺1160的止蚀被执行，如图11所示。如图12中所见，CMP过抛光工艺1270被执行，其中隔离层部分1248、止抛部分1232、和TSV1250的TSV部分1252保持并突出于TSV腔834之外。
在一种配置中，IC设备1200包括用于穿过止抛层、层间介电(ILD)层和基板导电的装置。该导电装置具有导电材料。在本公开的一个方面，该导电装置是图12的贯穿基板通孔1250，其配置成执行由该导电装置所叙述的功能。在该配置中，IC设备1200还包括用于将该导电装置与半导体基板隔离的装置。该用于隔离的装置可围绕导电材料并部分地覆盖止抛层的一部分。在本公开的一个方面，该隔离装置是包括图12的止抛部分1232和隔离层部分1248的隔离层840，其配置成执行由隔离装置所叙述的功能。在另一方面，前述装置可以是配置成执行由前述装置所叙述的功能的器件或任何层。
图14是示出其中本公开的配置可被有利地采用的示例性无线通信系统1400的框图。出于解说目的，图14示出三个远程单元1420、1430和1450以及两个基站1440。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元1420、1430和1450包括含所公开的带有楔形隔离层/额外止抛部分/隔离层部分的贯穿基本通孔(TSV)的IC设备1425A、1425B和1425C。将认识到，任何包含IC的设备都可包括此处所公开的被楔形隔离层/额外止抛部分/隔离层部分围绕的TSV，包括基站、交换设备和网络装备。图14示出从基站1440到远程单元1420、1430和1450的前向链路信号1480和从远程单元1420、1430和1450到基站1440的反向链路信号1490。
在图14中，远程单元1420被示为移动电话，远程单元1430被示为便携式计算机，并且远程单元1450被示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助手)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读取装备)、或存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图14解说根据本公开的教导的远程单元，但本公开不限于这些示例性解说的单元。本公开的各方面可在任何包括被楔形隔离层/额外止抛部分/隔离层部分围绕的TSV的设备中合适地采用。
对于固件和/或软件实现而言，诸方法体系可用执行本文所描述的功能的模块(例如，规程、函数等等)来实现。有形地实施指令的任何机器可读介质可用来实现本文中描述的方法体系。例如，软件代码可存储在存储器中并由处理器单元执行。存储器可实现成在处理器单元之内或在处理器单元之外。如本文中所使用的，术语“存储器”指任何长期型、短期型、易失型、非易失型或其他存储器，并且不限于任何特定类型或数目的存储器，或记忆存储于其上的媒质的类型。
尽管本公开及其优势已被详细描述，但应理解，可在本文中进行各种变化、替代和更改，而不会脱离由所附权利要求定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子期间被颠倒，那么上方变成下方，反之亦然。替换地，如果是侧向朝向的，那么上方和下方可指代基板或电子器件的侧面。而且，本申请的范围不旨在被限定于说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。如本领域普通技术人员将从本公开容易地领会的，可根据本公开利用目前存在的或将来要被开发的执行与本文中描述的相对应实施例基本上相同的功能或达成与其基本上相同的结果的工艺、机器、制造、物质组成、装置、方法或步骤。相应地，所附权利要求旨在在其范围内包括此类工艺、机器、制造、物质组成、装置、方法或步骤。

Claims (24)

1.一种半导体管芯，包括：
基板；
介电层，其在所述基板的第一侧上形成；以及
贯穿基板通孔，其延伸穿过所述介电层和所述基板，所述贯穿基板通孔包括导电材料和至少部分地围绕所述导电材料的隔离层，所述隔离层包括楔形部分，所述贯穿基板通孔还包括将所述导电材料的一部分与所述隔离层隔开的光刻胶层。
2.如权利要求1所述的半导体管芯，其特征在于，所述隔离层包括具有基本上恒定的直径的恒定部分和具有变化的直径的所述楔形部分，所述变化的直径大于所述基本上恒定的直径。
3.如权利要求2所述的半导体管芯，其特征在于，所述导电材料包括具有基本上恒定直径的第一部分和具有根据所述楔形部分的所述变化的直径而相应变化的直径的第二部分。
4.如权利要求1所述的半导体管芯，其特征在于，所述隔离层的所述楔形部分与所述基板的所述第一侧邻近地布置，所述基板具有有源和/或无源器件。
5.如权利要求1所述的半导体管芯，其特征在于，所述隔离层的所述楔形部分与所述基板的所述第一侧和所述介电层邻近地布置。
6.如权利要求1所述的半导体管芯，其特征在于，所述贯穿基板通孔还包括将所述导电材料与所述隔离层隔开的多膜封顶层。
7.如权利要求1所述的半导体管芯，其特征在于，所述半导体管芯的一部分被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助手(PDA)、固定位置数据单元和计算机中的至少一者中。
8.一种用于制造贯穿基板通孔的方法，包括：
在基板中界定贯穿基板通孔腔，所述基板包括在所述基板的第一侧上形成的介电层；
在所述贯穿基板通孔腔内沉积隔离层；
蚀刻所述隔离层的一部分，所述蚀刻产生所述隔离层的与所述介电层充分邻近的楔形部分；以及
在所述贯穿基板通孔腔中沉积导电材料，
其中所述贯穿基板通孔腔还包括将所述导电材料的一部分与所述隔离层隔开的光刻胶层。
9.如权利要求8所述的用于制造贯穿基板通孔的方法，其特征在于，还包括：
在所述基板的所述第一侧上沉积所述隔离层，所述基板包括有源和/或无源器件；
将光刻胶沉积到所述隔离层上；以及
将所述光刻胶从所述隔离层的布置在所述基板的所述第一侧上的一部分移除。
10.如权利要求8所述的用于制造贯穿基板通孔的方法，其特征在于，蚀刻还包括：
用定向反应离子蚀刻来产生所述隔离层的所述楔形部分；以及
用所述定向反应离子蚀刻来缩减所述隔离层的形成在所述介电层的表面上的厚度。
11.如权利要求10所述的用于制造贯穿基板通孔的方法，其特征在于，还包括：
将光刻胶从所述隔离层的布置在所述贯穿基板通孔腔内的一部分移除。
12.如权利要求8所述的用于制造贯穿基板通孔的方法，其特征在于，还包括：
在布置在所述基板的所述第一侧上的层间介电(ILD)层的表面上形成后端工序(BEOL)导电层。
13.如权利要求8所述的用于制造贯穿基板通孔的方法，其特征在于，还包括：
将所述贯穿基板通孔纳入到半导体管芯中；以及
将所述半导体管芯集成到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助手(PDA)、固定位置数据单元和计算机中的至少一者中。
14.一种半导体管芯，包括：
半导体基板；
在所述基板的第一侧上形成的介电层；
贯穿基板通孔，其延伸穿过所述介电层和所述基板，所述贯穿基板通孔包括用于穿过所述介电层和所述基板导电的装置；以及
用于隔离所述导电装置的装置，所述隔离装置围绕所述导电装置并包括楔形部分，其中所述贯穿基板通孔还包括将所述导电装置的一部分与所述隔离装置隔开的光刻胶层。
15.如权利要求14所述的半导体管芯，其特征在于，所述导电装置的一部分的直径至少部分地基于所述隔离装置的所述楔形部分而变化。
16.如权利要求14所述的半导体管芯，其特征在于，所述隔离装置的所述楔形部分与所述基板的所述第一侧邻近地布置，所述基板具有有源和/或无源器件。
17.如权利要求14所述的半导体管芯，其特征在于，所述隔离装置的所述楔形部分与所述基板的所述第一侧和所述介电层邻近地布置。
18.如权利要求14所述的半导体管芯，其特征在于，所述半导体管芯的一部分被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助手(PDA)、固定位置数据单元和计算机中的至少一者中。
19.一种用于制造贯穿基板通孔的方法，包括：
在半导体基板中界定贯穿基板通孔腔；
在所述贯穿基板通孔腔之内并在所述贯穿基板通孔腔之外沉积隔离层；
在所述贯穿基板通孔腔上沉积光刻胶；
蚀刻落在所述贯穿基板通孔腔之外的所述隔离层；
移除覆盖所述贯穿基板通孔腔的所述光刻胶；
用导电材料填充所述贯穿基板通孔腔；以及
对落在所述贯穿基板通孔腔之外的所述隔离层进行化学机械过抛光以暴露中段工序层，
其中所述贯穿基板通孔腔还包括将所述导电材料的一部分与所述隔离层隔开的光刻胶层。
20.如权利要求19所述的用于制造贯穿基板通孔的方法，其特征在于，还包括：
将所述贯穿基板通孔纳入到半导体管芯中；以及
将所述半导体管芯集成到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助手(PDA)、固定位置数据单元和计算机中的至少一者中。
21.一种半导体管芯，包括：
半导体基板；
介电层，其在所述半导体基板的表面上形成；
止抛层，其在所述介电层的表面上形成；
贯穿基板通孔，其延伸穿过所述止抛层、所述介电层和所述半导体基板，所述贯穿基板通孔包括导电材料；以及
隔离层，其至少部分地围绕所述导电材料并部分地覆盖所述止抛层的一部分，
其中所述贯穿基板通孔还包括将所述导电材料的一部分与所述隔离层隔开的光刻胶层。
22.如权利要求21所述的半导体管芯，其特征在于，所述半导体管芯的一部分纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助手(PDA)、固定位置数据单元和计算机中的至少一者中。
23.一种半导体管芯，包括：
半导体基板；
介电层，其在所述基板的表面上形成；
止抛层，其在所述介电层的表面上形成；
贯穿基板通孔，其延伸穿过所述止抛层、所述介电层和所述半导体基板，所述贯穿基板通孔包括用于穿过所述止抛层、所述介电层和所述半导体基板导电的装置；以及
用于隔离所述导电装置的装置，所述隔离装置至少部分地围绕所述导电装置并部分地覆盖所述止抛层的一部分，
其中所述贯穿基板通孔还包括将所述导电装置的一部分与所述隔离装置隔开的光刻胶层。
24.如权利要求23所述的半导体管芯，其特征在于，所述半导体管芯的一部分被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助手(PDA)、固定位置数据单元和计算机中的至少一者中。
CN201380005315.9A 2012-01-13 2013-01-12 将贯穿基板通孔集成到集成电路的中段工序层中 Active CN104067383B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261586463P 2012-01-13 2012-01-13
US61/586,463 2012-01-13
US201261671607P 2012-07-13 2012-07-13
US61/671,607 2012-07-13
US13/724,038 2012-12-21
US13/724,038 US8975729B2 (en) 2012-01-13 2012-12-21 Integrating through substrate vias into middle-of-line layers of integrated circuits
PCT/US2013/021342 WO2013106796A1 (en) 2012-01-13 2013-01-12 Integrating through substrate vias into middle-of-line layers of integrated circuits

Publications (2)

Publication Number Publication Date
CN104067383A CN104067383A (zh) 2014-09-24
CN104067383B true CN104067383B (zh) 2017-04-12

Family

ID=48779411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380005315.9A Active CN104067383B (zh) 2012-01-13 2013-01-12 将贯穿基板通孔集成到集成电路的中段工序层中

Country Status (7)

Country Link
US (1) US8975729B2 (zh)
EP (2) EP2803081B1 (zh)
JP (1) JP6012763B2 (zh)
KR (1) KR101548664B1 (zh)
CN (1) CN104067383B (zh)
ES (1) ES2829898T3 (zh)
WO (1) WO2013106796A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245790B2 (en) * 2013-01-23 2016-01-26 GlobalFoundries, Inc. Integrated circuits and methods of forming the same with multiple embedded interconnect connection to same through-semiconductor via
CN104637861A (zh) * 2013-11-11 2015-05-20 上海华虹宏力半导体制造有限公司 硅通孔工艺方法
US20160079167A1 (en) * 2014-09-12 2016-03-17 Qualcomm Incorporated Tie-off structures for middle-of-line (mol) manufactured integrated circuits, and related methods
US9620454B2 (en) 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
US9653399B2 (en) 2015-02-13 2017-05-16 Qualcomm Incorporated Middle-of-line integration methods and semiconductor devices
KR102411064B1 (ko) * 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
US10748906B2 (en) 2015-05-13 2020-08-18 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102366804B1 (ko) 2015-05-13 2022-02-25 삼성전자주식회사 반도체 소자의 제조 방법
US9728501B2 (en) * 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
US9761509B2 (en) * 2015-12-29 2017-09-12 United Microelectronics Corp. Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device
KR102495587B1 (ko) 2016-01-12 2023-02-03 삼성전자주식회사 관통 비아 구조체를 갖는 반도체 소자
US10199315B2 (en) 2016-08-29 2019-02-05 Globalfoundries Inc. Post zero via layer keep out zone over through silicon via reducing BEOL pumping effects
US10049981B2 (en) * 2016-09-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure, semiconductor device and manufacturing method thereof
US9768133B1 (en) 2016-09-22 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
KR102406583B1 (ko) 2017-07-12 2022-06-09 삼성전자주식회사 반도체 장치
CN107958194B (zh) * 2017-08-17 2021-11-19 柳州梓博科技有限公司 光电传感装置及电子设备
US11987493B2 (en) 2018-10-31 2024-05-21 Hamamatsu Photonics K.K. Damascene interconnect structure, actuator device, and method of manufacturing damascene interconnect structure
US11495559B2 (en) * 2020-04-27 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US11355464B2 (en) * 2020-11-10 2022-06-07 Nanya Technology Corporation Semiconductor device structure with bottle-shaped through silicon via and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926726A1 (en) * 1997-12-16 1999-06-30 STMicroelectronics S.r.l. Fabrication process and electronic device having front-back through contacts for bonding onto boards
CN101308834A (zh) * 2007-05-16 2008-11-19 台湾积体电路制造股份有限公司 集成电路结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545581A (en) 1994-12-06 1996-08-13 International Business Machines Corporation Plug strap process utilizing selective nitride and oxide etches
JP4322508B2 (ja) 2003-01-15 2009-09-02 新光電気工業株式会社 半導体装置の製造方法
JP4878434B2 (ja) * 2004-09-22 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7892972B2 (en) 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US7615480B2 (en) 2007-06-20 2009-11-10 Lam Research Corporation Methods of post-contact back end of the line through-hole via integration
EP2306506B1 (en) 2009-10-01 2013-07-31 ams AG Method of producing a semiconductor device having a through-wafer interconnect
JP5537197B2 (ja) 2010-03-12 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8405222B2 (en) 2010-06-28 2013-03-26 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with via and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926726A1 (en) * 1997-12-16 1999-06-30 STMicroelectronics S.r.l. Fabrication process and electronic device having front-back through contacts for bonding onto boards
CN101308834A (zh) * 2007-05-16 2008-11-19 台湾积体电路制造股份有限公司 集成电路结构

Also Published As

Publication number Publication date
KR101548664B1 (ko) 2015-09-01
EP3731265A1 (en) 2020-10-28
EP3731265B1 (en) 2023-03-08
US20130181330A1 (en) 2013-07-18
WO2013106796A1 (en) 2013-07-18
ES2829898T3 (es) 2021-06-02
JP2015505171A (ja) 2015-02-16
CN104067383A (zh) 2014-09-24
EP2803081B1 (en) 2020-08-12
KR20140117521A (ko) 2014-10-07
US8975729B2 (en) 2015-03-10
JP6012763B2 (ja) 2016-10-25
EP2803081A1 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
CN104067383B (zh) 将贯穿基板通孔集成到集成电路的中段工序层中
KR101742925B1 (ko) 다마신 구조물의 구조물 및 형성방법
CN101789417B (zh) 硅通孔侧壁隔离结构
JP6068492B2 (ja) 低誘電率配線層に基板貫通ビアのパターンを形成するための低誘電率誘電体保護スペーサ
US10636698B2 (en) Skip via structures
US11810853B2 (en) Top electrode interconnect structures
US10586733B2 (en) Multi-level air gap formation in dual-damascene structure
CN112185981B (zh) 三维存储器结构制备方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
TWI841403B (zh) 具有不同關鍵尺寸導電特徵的佈線結構及其製備方法
KR100682246B1 (ko) 반도체 소자 및 그 제조방법
TW584930B (en) Method of semiconductor back-end process for preventing fuses damage
CN104637864B (zh) 提高数据保持能力的方法
CN117276194A (zh) 半导体制造方法及半导体结构
US7259024B2 (en) Method of treating a substrate in manufacturing a magnetoresistive memory cell
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant