TWI841403B - 具有不同關鍵尺寸導電特徵的佈線結構及其製備方法 - Google Patents
具有不同關鍵尺寸導電特徵的佈線結構及其製備方法 Download PDFInfo
- Publication number
- TWI841403B TWI841403B TW112120069A TW112120069A TWI841403B TW I841403 B TWI841403 B TW I841403B TW 112120069 A TW112120069 A TW 112120069A TW 112120069 A TW112120069 A TW 112120069A TW I841403 B TWI841403 B TW I841403B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- block
- metal layer
- critical dimension
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims description 244
- 238000000034 method Methods 0.000 claims description 96
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 230000008569 process Effects 0.000 claims description 73
- 238000002955 isolation Methods 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 18
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Abstract
本申請提供一種佈線結構、一種有該佈線結構的半導體元件及其製備方法。該佈線結構包括一基底、該基底之上的一金屬層、至少一個第一導電特徵以及至少一個第二導電特徵。該第一導電特徵及該第二導電特徵設置於該基底與該金屬層之間；該第一導電特徵具有一第一關鍵尺寸，該第二導電特徵具有小於該第一關鍵尺寸的一第二關鍵尺寸。可以藉由改變該第一導電特徵及該第二導電特徵的關鍵尺寸來調整該佈線結構的一有效電阻。
Description
本申請案主張美國第17/879,995號專利申請案之優先權(即優先權日為「2022年8月3日」)，其內容以全文引用之方式併入本文中。
本揭露內容關於一種用於半導體積體電路的佈線結構及其製備方法，特別是關於一種具有不同關鍵尺寸導電特徵的金屬互連及其製備方法。
半導體元件的製備通常分為兩個主要階段。"前段"(FEOL)致力於建立所有的主動元件，如在半導體元件的單個基底中或其上的電晶體，而"後段"(BEOL)則建立金屬線，將電晶體相互連接並向半導體元件提供電源。FEOL由一連串重覆的步驟組成，這些步驟改變了晶圓表面部分的電性能，並在選定的區域上方建立新的材料。一旦所有的主動元件建立後，製備的第二個階段(即BEOL)即開始。在BEOL期間，金屬線和金屬互連("通孔")被建立，以建構半導體元件的連接，其中金屬互連用於下部和上部金屬線的電性連接。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種佈線結構。該佈線結構包括一半導體元件、一金屬層、至少一個第一導電特徵、至少一個第二導電特徵、以及至少一個絕緣襯墊。該金屬層設置於該半導體元件之上。該第一導電特徵設置於該半導體元件與該金屬層之間並具有一第一關鍵尺寸。該第二導電特徵設置於該半導體元件與該金屬層之間並具有小於該第一關鍵尺寸的一第二關鍵尺寸。該絕緣襯墊包圍該第二導電特徵。
在一些實施例中，該第二關鍵尺寸與兩倍的該絕緣襯墊的一厚度之和等於該第一關鍵尺寸。
在一些實施例中，該佈線結構更包括包圍該第一導電特徵及該絕緣襯墊的一介電層。
在一些實施例中，該第一導電特徵及該第二導電特徵分別與該半導體元件及該金屬層接觸。
在一些實施例中，連接該第一導電特徵及該第二導電特徵的該半導體元件的一最頂層包含導電材料。
在一些實施例中，該第一電特徵及該第二導電特徵被一擴散阻障襯墊所包圍。
本揭露的一個方面提供一種半導體元件。該半導體元件包括一基底、設置於該基底上方的一佈線結構、以及該基底與該佈線結構之間用以將該佈線結構連接到該基底的一互連結構。該佈線結構包括一第一
金屬層、一第二金屬層、至少一個第一導電特徵、至少一個第二導電特徵以及至少一個隔離襯墊。該第二金屬層設置於該第一金屬層之上，而該第一導電特徵及該第二導電特徵設置於該第一金屬層與該第二金屬層之間。該第一導電特徵具有一第一關鍵尺寸，而該第二導電特徵具有小於該第一關鍵尺寸的一第二關鍵尺寸。該隔離襯墊包圍該第二導電特徵。
在一些實施例中，該第二關鍵尺寸與兩倍的該絕緣襯墊的一厚度之和等於該第一關鍵尺寸。
在一些實施例中，該佈線結構更包括包圍該第一導電特徵及該絕緣襯墊的一層間介電(ILD)層。
在一些實施例中，該第一導電特徵及該第二導電特徵分別與該第一金屬層及該第二金屬層接觸。
在一些實施例中，該互連結構包括一絕緣層、至少一個第一導電塊以及至少一個第二導電塊，其中該絕緣層設置於該基底上。穿透該絕緣層的該第一導電塊具有一第三關鍵尺寸，而穿透該絕緣層的該第二導電塊具有小於該第三關鍵尺寸的一第四關鍵尺寸。
在一些實施例中，該半導體元件包括至少一個中介於該絕緣層與該第二導電塊之間的一絕緣襯墊。
在一些實施例中，該第四關鍵尺寸與兩倍的該絕緣襯墊的一厚度之和等於該第三關鍵尺寸。
在一些實施例中，該第一導電塊及第二導電塊與該第一金屬層接觸。
在一些實施例中，該第一導電特徵及該第二導電特徵被一擴散阻障襯墊所包圍。
在一些實施例中，該佈線結構在後段製程中形成在該基底上方。
本揭露的一個方面提供一種半導體元件的製備方法。該製備方法包括步驟：在一基底上沉積一介電層，建立穿透該介電層的複數個開口，在該開口的至少一個中形成至少一個絕緣襯墊，以及在該開口中沉積一第一導電材料，以形成至少一個與該介電層物理連接的第一導電塊以及至少一個被該絕緣襯墊所包圍的第二導電塊。
在一些實施例中，該絕緣襯墊的形成包括步驟：在該至少一個開口中形成至少一個第一犧牲塊，在該第一犧牲塊及該介電層上以及該開口中沉積一絕緣膜，以及移除該絕緣膜的一水平部分。
在一些實施例中，該第一犧牲塊的形成包括步驟：在該介電層上及該開口中沉積一第一犧牲層，執行一曝光製程以曝光該第一犧牲層的一曝光部分，以及執行一顯影製程以移除該第一犧牲層的該曝光部分。
在一些實施例中，該製備方法更包括在沉積該第一導電材料之前在該開口中沉積一擴散阻障層的步驟。
在一些實施例中，該製備方法更包括步驟：沉積一第一金屬層以覆蓋該介電層、該第一導電塊以及該第二導電塊，在該第一金屬層上沉積一層間介電(ILD)層，建立穿透該ILD層的複數個溝槽，在該溝槽的至少一個中形成至少一個隔離襯墊；在該溝槽中沉積一第二導電材料，形成至少一個被該ILD層所包圍的第一導電特徵以及至少一個被該隔離襯墊所包圍的第二導電特徵，以及沉積一第二金屬層以覆蓋該ILD層、該第一導電特徵及該第二導電特徵。
藉由上述佈線結構的配置，包括具有不同關鍵尺寸的導電特徵，可以有效控制在後端製程中所形成佈線結構的有效電阻。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:半導體元件
11:互連結構
11A:互連結構
12:佈線結構
100:半導體構件
110:基底
112:半導體晶片
114:主要元件
115:隔離特徵
116:絕緣層
118:導電插塞
120:塊狀層
130:介電層
140:開口
150:絕緣膜
152:絕緣襯墊
160:導電材料
162:第一導電塊
164:第二導電塊
170:擴散阻障層
172:擴散阻障襯墊
180:第一金屬層
190:層間介電(ILD)層
200:溝槽
210:隔離膜
212:隔離襯墊
220:導電材料
222:第一導電特徵
224:第二導電特徵
230:第二金屬層
300:製備方法
410:光阻層
412:特徵圖案
414:窗口
420:第一犧牲層
422:犧牲塊
430:圖案遮罩
432:窗口
440:第二犧牲層
442:犧牲插塞
1122:上表面
1142:閘極電極
1144:雜質區
1146:閘極介電質
1148:閘極間隙子
CD:關鍵尺寸
CD1:第一關鍵尺寸
CD2:第二關鍵尺寸
CD3:第三關鍵尺寸
CD4:第四關鍵尺寸
S302:步驟
S304:步驟
S305:步驟
S306:步驟
S307:步驟
S308:步驟
S309:步驟
S310:步驟
S311:步驟
S312:步驟
S313:步驟
S314:步驟
S315:步驟
S316:步驟
S317:步驟
S318:步驟
S320:步驟
S322:步驟
S324:步驟
T:厚度
T1:厚度
T2:厚度
W:寬度
W1:第一寬度
W2:第二寬度
W3:第三寬度
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1為剖視圖，例示本揭露一些實施例之半導體元件。
圖2為流程圖，例示本揭露一些實施例之半導體元件的製備方法。
圖3至圖24為剖示圖，例示本揭露一些實施例之半導體元件的形成的中間階段。
現在用具體的語言來描述附圖中說明的本揭露的實施例，或實例。應理解的是，在此不打算限制本揭露的範圍。對所描述的實施例的任何改變或修改，以及對本文所描述的原理的任何進一步應用，都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考數字可以在整個實施例中重複，但這並不一定表示一實施例的特徵適用於另一實施例，即使它們共用相同的參考數字。
應理解的是，儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分，但這些元素、元件、區域、層或部分不受這些用語的限制。相反，這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此，下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。
本文使用的用語僅用於描述特定的實施例，並不打算局限於本發明的概念。正如本文所使用的，單數形式的"一"、"一個"及"該"也包括複數形式，除非上下文明確指出。應進一步理解，用語"包含"及"包括"，當在本說明書中使用時，指出了所述特徵、整數、步驟、操作、元素或元件的存在，但不排除存在或增加一個或多個其他特徵、整數、步驟、操作、元素、元件或其組。
圖1為剖視圖，例示本揭露一些實施例之半導體元件10。參照圖1，半導體元件10包括佈線結構12，和包括基底110及互連結構11的半導體構件100；互連結構11夾於基底110與佈線結構12之間，用於將佈線結構12連接到基底110。基底110在前端製程中可以具有一個或多個主要電子構件(未顯示)。
設置於基底110上的互連結構11包括一個或多個絕緣襯墊152、一個或多個第一導電塊162，以及一個或多個被絕緣襯墊152所包圍的第二導電塊164。第一導電塊162具有第一關鍵尺寸CD1，而第二導電塊164具有小於第一關鍵尺寸CD1的第二關鍵尺寸CD2。互連結構11更包括包圍第一導電塊162和絕緣襯墊152的塊狀層120和介電層130。如圖1所示，包括含矽材料的塊狀層120中介於基底110與介電層130之間。塊狀層
120的一厚度可以小於介電層130的一厚度。
佈線結構12包括覆蓋互連結構11的第一金屬層180、第一金屬層180之上的第二金屬層230、隔離襯墊212、第一金屬層180與第二金屬層230之間的第一導電特徵222和第二導電特徵224。佈線結構12可以更包括設置於第一金屬180與第二金屬層230之間並包圍第一導電特徵222和第二導電特徵224的層間介電(ILD)層190，其中第二導電特徵224被隔離襯墊212所包圍。第一導電特徵222穿透ILD層190，與第一金屬層180和第二金屬層230連接，並且具有第三關鍵尺寸CD3。第二導電特徵224與第一金屬層180和第二金屬層230物理連接，並且具有小於第三關鍵尺寸CD3的第四關鍵尺寸CD4。
圖2為流程圖，例示本揭露一些實施例之半導體元件10的製備方法300元件製備方法300。圖3至圖24為剖示圖，分別例示本揭露一些實施例之半導體元件10的製備方法300的各個製備階段。圖3至圖24中所示的階段在圖2的流程圖中也被示意性地說明。在之後的討論中，圖3至圖24所示的製備階段將參照圖2所示的製程步驟進行討論。
參照圖3，根據圖2中的步驟S302，塊狀層120和介電層130依次堆疊於基底110上。基底110包括半導體晶片112和一個或多個設置於半導體晶片112內或其上的主要元件114。半導體晶片112可以包含矽。另外或額外地，半導體晶片112可以包括其他元素(elementary)半導體材料，如鍺。在一些實施例中，半導體晶片112包含一化合物半導體，如碳化矽、砷化鎵或磷化銦。
主要元件114可以包括主動元件，如電晶體和/或二極體，以及被動元件，如電容、電阻或類似元件。主要元件114，例如一存取電
晶體，包括半導體晶片112上的閘極電極1142、閘極電極1142兩側的雜質區1144，以及半導體晶片112與閘極電極1142之間的閘極介電質1146。在一些實施例中，閘極電極1142可以包括但不限於摻雜的多晶矽，或包括鎢、鈦或金屬矽化物的含金屬材料。
與半導體晶片112的上表面1122相連的雜質區1144做為存取電晶體的汲極和源極區。雜質區1144的製作技術可以包含向半導體晶片112引入摻雜物。半導體晶片112摻雜物引入的實現技術包含一擴散製程或一離子植入製程。若相應的存取電晶體為p型電晶體，可以使用硼或銦進行摻雜物引入，若相應的存取電晶體為n型電晶體，則可以使用磷、砷或銻。
設置於半導體晶片112的上表面1122上的閘極介電質1146被用來維持閘極電極1142與汲極和源極區域之間的一導電通道的電容耦合。閘極介電質1146可以包括氧化物、氮化物、氧氮化物或高K材料。該存取電晶體的主要元件114可以更包括在閘極電極1142和閘極介電質1146的側壁上的閘極間隙子1148。閘極間隙子1148的製作技術包含選擇性地沉積一間隙材料(如氮化矽或二氧化矽)來覆蓋閘極電極1142和閘極介電質1146，並執行一非等向性蝕刻製程，以從閘極電極1142和閘極介電質1146的一水平表面移除間隙材料的部分。
在一些實施例中，可以在半導體晶片112中引入隔離特徵115，例如淺溝隔離(STI)特徵或區域矽氧化(LOCOS)特徵，以定義和隔離半導體晶片112中的各種主要元件114。換言之，主要元件114形成於被隔離特徵115所定義的主動區(未顯示)中。
基底110更包括絕緣層116和絕緣層116中的複數個導電插
塞118。絕緣層116的製作技術可以包含使用例如一化學氣相沉積(CVD)製程來均勻地沉積一介電材料，以覆蓋半導體晶片112和主要元件114的上表面1122。或者，絕緣層116可以使用一旋塗製程形成在半導體晶片112和主要元件114上。在一些實施例中，絕緣層116可以使用例如一化學機械研磨(CMP)製程進行平坦化，以產生一個可接受的平面態樣。絕緣層116可以包括氧化物、正矽酸四乙酯(TEOS)、未摻雜的矽酸鹽玻璃(SOG)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼磷矽酸鹽玻璃(BPSG)、氟矽酸鹽玻璃(FSG)、旋塗玻璃(SOG)、東燃矽氮烷(TOSZ)，或其組合。
導電插塞118穿透絕緣層116並分別與雜質區域1144接觸。包括鎢在內的導電插塞118具有關鍵尺寸CD，該尺寸在與半導體晶片112的上表面1122的距離增加的位置上可以逐漸增加。通常，導電插塞118形成在絕緣層116中的製作技術包含一鑲嵌製程。主要元件114、隔離特徵115、絕緣層116和導電插塞118在前段製程中形成在半導體晶片112中或其上。
在形成基底110之後，將塊狀層120沉積於基底110上，以共形地覆蓋絕緣層116和導電插塞118。塊狀層120的製作技術可以包含例如在基底110上進行全面沉積的一CVD製程或一物理氣相沉積(PVD)製程。在一些實施例中，塊狀層120包括含矽的介電質，如碳化矽或氮化矽。
隨後，在塊狀層120上沉積介電層130，以防止污染並減輕基底110和介電層130之間介面的應力。介電層130可以包括氧化矽、氮化矽、氮氧化物(oxynitride)、BSG、低K材料、其他適合的材料或其組合。
介電層130的製作技術可以包含蒸鍍製程。在介電層130的沉積之後，可以對介電層130執行一平坦化製程，以產生一個可接受的平面態樣。
接下來，藉由一旋塗製程將光阻層410塗覆於整個介電層130上，然後用一軟烘烤製程進行乾燥。光阻層410包括感光材料，被曝光和顯影以形成特徵圖案412以曝露出介電層130的部分，如圖4所示。特徵圖案412包括複數個具有寬度W的窗口414，並且隨後被蝕刻的介電層130的部分透過窗口414曝露出來。
參照圖4和圖5，根據圖2中的步驟S304，移除未被特徵圖案412所覆蓋的介電層130和塊狀層120的部分，以形成多個開口140。開口140具有第一寬度W1，它與特徵圖案412中的窗口414的寬度W相同。穿透介電層130和塊狀層120的開口140的製作技術可以包含利用根據塊狀層120和介電層130的材料來選擇多種蝕刻劑的一蝕刻製程，以依次蝕刻介電層130和塊狀層120直到基底110的部分被曝露出來，例如，在開孔140建立後，用一灰化製程或一剝離製程移除特徵圖案412。
參照圖6，根據步驟S305，應用第一犧牲層420來填充開口140。第一犧牲層420具有足夠的厚度以填充開口140，不僅填充開口140並且還覆蓋介電層130。第一犧牲層420包括一感光材料，藉由一旋塗製程塗覆於基底110上，然後用一軟烘烤製程進行乾燥，其中該軟烘烤製程可以從該感光材料中除去溶劑並固化該感光材料。
接下來，根據步驟S306執行一曝光製程，將第一犧牲層420的部分透過一目標遮罩(未示出)曝光於光照輻射，因此在第一犧牲層420中出現一幾何圖案的複製圖案。在該曝光製程之後，進行一顯影製程，以優先地移除第一犧牲層420的曝光部分，而第一犧牲層420的未曝
光部分(以下稱為"犧牲塊"422)，如圖7所示，被留在原處(圖2中的步驟S307)。從圖7中可以看出，穿透介電層130和塊狀層120的開口140之一被犧牲塊422佔據。
可以執行一後烘烤處理，以驅除開口140中的犧牲塊422的溶劑，並在該顯影製程之後使犧牲塊422變硬並提高其附著力。在一些實施例中，可以使用一深紫外線(UV)處理(在約150至200攝氏度的紫外線下烘烤犧牲塊422)用於更加強犧牲塊422，以更好地抵抗後續製程。
參照圖8，絕緣膜150共形地設置於介電層130、犧牲塊422以及基底110、塊狀層120和介電層130未被犧牲塊422佔據的開口140所曝露出的部分(圖2的步驟S308)。絕緣膜150具有一個實質上均勻的厚度和一個遵循犧牲塊422的態樣，在塊狀層120上方的介電層130的部分，以及介電層130、塊狀層120和基底110被開口140所曝露出的部分。亦即，絕緣膜150並不填充未被犧牲塊422佔據的開口140。舉例而言，絕緣膜150包括氧化物或高K材料，製作技術可以包含一CVD製程、一原子層沉積(ALD)製程或類似製程。
然後，製備方法300進入步驟S309，在該步驟中，如圖9所示，執行一移除製程以移除覆蓋在基底110上的絕緣膜150的部分。相應地，形成一個或多個絕緣襯墊152。具體而言，執行一非等向性蝕刻製程，以移除基底110、介電層130和犧牲塊422上的絕緣膜150的水平部分，而絕緣膜150的垂直部分則留在被開口140所曝露出的塊狀層120和介電層130的部分上，因此在介電層130和被開口140所曝露出的塊狀層120的側壁上形成複數數個絕緣襯墊152。該非等向性蝕刻製程的化學成分可以對絕緣膜150的材料具有選擇性。換言之，在蝕刻絕緣膜150的水平部
分時，沒有實質的基底110、塊狀層120、介電層130或犧牲塊422的材料被移除。在該移除製程之後，絕緣襯墊152所在的開口140具有第二寬度W2。
參照圖10，在形成絕緣襯墊152之後，根據圖2中的步驟S310，執行另一個移除製程，以移除犧牲塊422。因此，被犧牲塊422佔據並具有第一寬度W1的開口140被重新打開。開口140完全被犧牲塊422佔據，絕緣膜150沒有沉積在開口140中，因此，被犧牲塊422佔據的開口140的第一寬度W1大於絕緣襯墊152所在的開口140的第二寬度W2。在一些實施例中，犧牲塊422的移除技術可以包含一灰化製程或一濕式剝離製程，其中該濕式剝離製程可以化學地改變犧牲塊422，使其不再黏附在塊狀層120和介電層130上。
參照圖11，導電材料160沉積於具有第一寬度W1和第二寬度W2的開口140中(如圖10所示)。在一些實施例中，導電材料160不僅填滿開口140，並且還覆蓋介電層130和絕緣襯墊152，以促進導電材料160的沉積。更具體地，導電材料160被均勻地沉積於基底110、介電層130和絕緣襯墊152上，直到開口140被完全填滿。導電材料160包含導電材料，如銅、銅合金、鋁、鋁合金或其組合。導電材料160的製作技術包含在基底110、介電層130和絕緣襯墊152上的一電鍍製程或一CVD製程。
參照圖12，若導電材料是容易擴散的含銅材料，則可在沉積導電材料160之前，使用製作技術包含一PVD製程、一CVD製程或類似的製程在開口140中形成一擴散阻障層170(圖2中的步驟S311)。擴散阻障層170被共形地沉積於介電層130、絕緣襯墊152和被開口140所曝露出來的基底110的部分。擴散阻障層170可以是一單層結構，包括難熔材料(如
鉭或鈦)、難熔金屬氮化物，或難熔粉矽氮化物。在另一個實施例中，擴散阻障層170可以包括一個或多個難熔金屬、難熔金屬氮化物或難熔金屬矽氮化物的多層結構。接下來，導電材料160被沉積以完全填充塗有擴散阻障層170的開口140，如圖13所示。
參照圖14，在沉積導電材料160之後，根據圖2中的步驟S312，進行一研磨製程，以移除開口140上方的導電材料160，因此形成被塊狀層120和介電層130包圍的一個或多個第一導電塊162，以及被絕緣襯墊152包圍的一個或多個第二導電塊164。在移除多餘的導電材料160後，介電層130和絕緣襯墊152被曝露出來。因此，形成了包括介電層130、絕緣襯墊152以及第一導電塊162和第二導電塊164的互連結構11。
如圖14所示，第一導電塊162具有第一關鍵尺寸CD1，而第二導電塊164具有小於第一關鍵尺寸CD1的第二關鍵尺寸CD2。通常，對於一給定的材料，物體的一電阻與它的剖面面積成反比；因此，包含相同材料並具有相同長度(或高度)的第一導電塊162和第二導電塊164，第一導電塊162的電阻可以比第二導電塊164小。
在一些實施例中，絕緣襯墊152具有厚度T，並且第二關鍵尺寸CD2和兩倍的厚度T之和等於第一關鍵尺寸CD1。亦即，第二導電塊164的第二關鍵尺寸可以藉由精確地控制共形沉積於塊狀層120的側壁上的絕緣膜150的厚度和透過開口140所曝露出的介電層130來調整，因為絕緣襯墊152和第二導電塊164共同設置於同一開口140中，因此可以觀察到藉由調整絕緣膜150的厚度可以控制第一導電塊162和第二導電塊164的有效電阻。
在導電材料160沉積於擴散阻障層170上的實施例中(如圖
13所示)，執行該研磨製程以從介電層130上移除導電材料160和擴散阻障層170，如圖15所示(圖2的步驟S313)。因此，形成被擴散阻障襯墊172所包圍並與塊狀層120和介電層130接觸的一個或多個第一導電塊162，以及被擴散阻障襯墊172所包圍並與絕緣襯墊152接觸的一個或多個第二導電塊164，因此形成互連結構11A。第一導電塊162具有第三關鍵尺寸CD3，而第二導電塊164具有小於第三關鍵尺寸CD3的第四關鍵尺寸CD4。
參照圖16，在形成第一導電塊162和第二導電塊164之後，根據圖2中的步驟S314，依次設置第一金屬層180和層間介電(ILD)層190，以覆蓋介電層130、絕緣襯墊152以及第一導電塊162和第二導電塊164。第一金屬層180可以包含耐高溫的導電材料。在一些實施例中，第一金屬材料180包含鎢、銅、鋁、金、鈦或其組合的材料，並且製作技術包含一電鍍製程或一CVD製程。ILD層190的形成方法可以包括一CVD製程、一旋塗製程或另一種可以形成介電材料的適合製程。
接下來，在ILD層190上形成包括多個窗口432的圖案遮罩430。圖案遮罩430的形成步驟包括：(1)在ILD層190上共形地塗覆一感光材料，(2)將該感光材料的部分曝光於輻射(未顯示)，以及(3)顯影該感光材料，因此形成定義圖案的窗口432，以蝕刻穿過ILD層190。
參照圖17，根據圖2中的步驟S315，執行一蝕刻製程以移除未被圖案遮罩430保護的ILD層的部分。因此，形成複數個溝槽200，並且第一金屬層180的部分被曝露出來。換言之，具有均勻第三寬度W3的溝槽200穿透ILD層190。
參照圖18，應用第二犧牲層440來填充溝槽200。第二犧牲層440不僅填充溝槽200和窗口432，並且還覆蓋圖案遮罩430。接下來，
該方法進行到圖2所示的步驟S316，其中執行一微影製程以形成犧牲插塞442，如圖19所示。該微影製程通常包括曝光於紫外線和/或深紫外線下，隨後進行烘烤，包括一光化學反應以改變一光阻材料的曝光區域的溶解度。之後，使用一適當的顯影劑，通常是一水基溶液，選擇性地移除曝光區域中的該光阻材料(對於正色調抗蝕劑)。
參照圖20，根據步驟S317，共形地在犧牲插塞442、圖案遮罩430上以及在窗口432和溝槽200中形成隔離膜210，以覆蓋第一金屬層180、ILD層190、圖案遮罩430和犧牲插塞442。如圖20所示，隔離膜210可以包括一水平部分以封蓋犧牲插塞442、圖案遮罩430和第一金屬層180的部分，以及一垂直部分以塗覆於犧牲插塞442的部分、被窗口432所曝露的圖案遮罩430的部分和被溝槽200所曝露的ILD層190的部分。
隨後，如圖21所示，進行一蝕刻製程以至少移除與第一金屬層180接觸的隔離膜210的部分。在一些實施例中，隔離膜210可以被非等向性地蝕刻。因此，隔離膜210的該水平部分被移除，而隔離膜210的該垂直部分則留在被溝槽200所曝露出的ILD層190的側壁和被窗口432所曝露出的圖案遮罩430上，以形成隔離襯墊212(圖2中的步驟S318)。
在隔離襯墊212形成後，如圖22所示，使用一灰化製程或一剝離製程，例如根據圖2中的步驟S320，移除圖案遮罩430和犧牲插塞442。
然後，製備方法300進入步驟S322，在該步驟中，如圖23所示，執行一電鍍製程以導電材料220填充溝槽200。導電材料220可以藉由例如一電鍍製程，在ILD層190和隔離襯墊212上共形地和均勻地沉積，直到溝槽200被完全填充。導電材料220可以包括銅、鋁或類似材料。
接下來，再執行至少一個移除製程，以移除溝槽200上方的導電材料220，因此曝露出ILD層190(如圖24所示)。因此，形成被ILD層190所包圍的至少一個第一導電特徵222和被隔離襯墊212所包圍的至少一個第二導電特徵224。第一導電特徵222具有第三關鍵尺寸CD3，第二導電特徵224具有小於第三關鍵尺寸CD3的第四關鍵尺寸CD4。如上所述，包含相同材料並具有相同長度(高度)的第一導電特徵222和第二導電特徵224的電阻與它們的剖面面積成反比；因此，第一導電特徵222的電阻可以比第二導電特徵224小。具有較小關鍵尺寸的第二導電特徵224可以設置於需要較高電阻的區域，以降低電路設計的複雜性。
接下來，該製備方法300進入步驟S324，其中形成第二金屬層230以覆蓋ILD層190、隔離襯墊212以及第一導電特徵222和第二導電特徵224。第二金屬層230可以包含導電材料，包括鎢、銅、鋁、金、鈦或其組合。在一些實施例中，第一金屬層180和第二金屬層230包含同一種耐高溫的導電材料。
總之，藉由互連結構11(包括具有不同關鍵尺寸的第一導電塊162和第二導電塊164)和佈線結構12(包括具有不同關鍵尺寸的第一導電特徵222和第二導電特徵224)的配置，半導體元件10的有效電阻可以被有效的控制。
本揭露的一個方面提供一種佈線結構。該佈線結構包括一半導體元件、該半導體元件之上的一金屬層、至少一個該半導體元件與該金屬層之間的第一導電特徵、至少一個該半導體元件與該金屬層之間的第二導電特徵、以及至少一個包圍該第二導電特徵的一絕緣襯墊。該第一導電特徵具有一第一關鍵尺寸，而該第二導電特徵具有小於該第一關鍵尺寸
的一第二關鍵尺寸。
本揭露的一個方面提供一種半導體元件。該半導體元件包括一基底、設置於該基底上方的一佈線結構、以及夾於該基底與該佈線結構之間的一互連結構。該佈線結構包括一第一金屬層、該第一金屬層之上的一第二金屬層、至少一個第一導電特徵以及至少一個第二導電特徵設置於該第一金屬層與該第二金屬層之間、以及至少一個包圍該第二導電特徵的一絕緣襯墊。該第一導電特徵具有一第一關鍵尺寸，而該第二導電特徵具有小於該第一關鍵尺寸的一第二關鍵尺寸。
本揭露的一個方面提供一種半導體元件的製備方法。該製備方法包括步驟：在一基底上沉積一介電層，建立穿透該介電層的複數個開口，在該開口的至少一個中形成至少一個絕緣襯墊，以及在該開口中沉積一第一導電材料，以形成至少一個與該介電層物理連接的第一導電塊以及至少一個被該絕緣襯墊所包圍的第二導電塊。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請
專利範圍內。
10:半導體元件
11:互連結構
12:佈線結構
100:半導體構件
110:基底
120:塊狀層
130:介電層
152:絕緣襯墊
162:第一導電塊
164:第二導電塊
180:第一金屬層
190:層間介電(ILD)層
212:隔離襯墊
222:第一導電特徵
224:第二導電特徵
230:第二金屬層
CD1:第一關鍵尺寸
CD2:第二關鍵尺寸
CD3:第三關鍵尺寸
CD4:第四關鍵尺寸
T1:厚度
T2:厚度
Claims (20)
- 一種佈線結構，包括：一半導體構件；一金屬層，於該半導體構件之上；至少一個第一導電特徵，介於該半導體構件與該金屬層之間並具有一第一關鍵尺寸；至少一個第二導電特徵，介於該半導體構件與該金屬層之間並具有小於該第一關鍵尺寸的一第二關鍵尺寸；以及至少一個隔離襯墊，係包圍該第二導電特徵。
- 如請求項1所述的佈線結構，其中該第二關鍵尺寸與兩倍的該隔離襯墊的一厚度之和等於該第一關鍵尺寸。
- 如請求項2所述的佈線結構，更包括包圍該第一導電特徵及該隔離襯墊的一介電層。
- 如請求項3所述的佈線結構，其中該第一導電特徵及該第二導電特徵分別與該半導體構件及該金屬層接觸。
- 如請求項4所述的佈線結構，其中連接該第一導電特徵及該第二導電特徵的該半導體構件的一最頂層包含導電材料。
- 如請求項1所述的佈線結構，其中該第一導電特徵及該第二導電特徵被一擴散阻障襯墊所包圍。
- 一種半導體元件，包括：一基底；一佈線結構，設置於該基底上方，包括：一第一金屬層；一第二金屬層，於該第一金屬層之上；至少一個第一導電特徵，介於該第一金屬層與該第二金屬層之間並具有一第一關鍵尺寸；至少一個第二導電特徵，介於該第一金屬層與該第二金屬層之間並具有小於該第一關鍵尺寸的一第二關鍵尺寸；至少一隔離襯墊，係包圍該第二導電特徵；以及一互連結構，介於該基底與該佈線結構之間以將該佈線結構連接到該基底。
- 如請求項7所述的半導體元件，其中該第二關鍵尺寸與兩倍的該隔離襯墊的一厚度之和等於該第一關鍵尺寸。
- 如請求項8所述的半導體元件，其中該佈線結構更包括包圍該第一導電特徵及該隔離襯墊的一層間介電(ILD)層。
- 如請求項7所述的半導體元件，其中該第一導電特徵及該第二導電特 徵分別與該第一金屬層及該第二金屬層接觸。
- 如請求項7所述的半導體元件，其中該互連結構包括：一介電層，經設置於該基底上；至少一個第一導電塊，穿透該介電層並具有一第三關鍵尺寸；以及至少一個第二導電塊，穿透該介電層並具有小於該第三關鍵尺寸的一第四關鍵尺寸。
- 如請求項11所述的半導體元件，更包括至少一個絕緣襯墊，係中介於該介電層與該至少一個第二導電塊之間。
- 如請求項12所述的半導體元件，其中該第四關鍵尺寸與兩倍的該絕緣襯墊的一厚度之和等於該第三關鍵尺寸。
- 如請求項12所述的半導體元件，其中該至少一個第一導電塊及該至少一個第二導電塊與該第一金屬層接觸。
- 如請求項12所述的半導體元件，其中該至少一個第一導電塊及該至少一個第二導電塊被一擴散阻障層所包圍。
- 如請求項7所述的半導體元件，其中該佈線結構在後段製程中形成在該基底上方。
- 一種半導體元件的製備方法，包括：在一基底上沉積一介電層；建立穿透該介電層的複數個開口；在該開口的至少一個中形成至少一個絕緣襯墊；以及在該開口中沉積一第一導電材料，以形成至少一個與該介電層物理連接的第一導電塊以及至少一個被該絕緣襯墊所包圍的第二導電塊，其中該第一導電塊的最小寬度大於該第二導電塊的最小寬度。
- 如請求項17所述之半導體元件的製備方法，其中該絕緣襯墊的形成包括：在該開口的至少一個中形成至少一個犧牲塊；在該犧牲塊及該介電層上以及在該開口中沉積一層絕緣膜；以及移除覆蓋該犧牲塊及該基底的該絕緣膜的一水平部分；其中該犧牲塊的形成包括：在該介電層上及該開口中沉積一第一犧牲層；執行一曝光製程以曝光該第一犧牲層的一曝光部分；以及執行一顯影製程以移除該第一犧牲層的該曝光部分，其中在形成該絕緣襯墊之後，使用一灰化製程或一剝離製程移除該犧牲塊。
- 如請求項17所述之半導體元件的製備方法，更包括：在沉積該第一導電材料之前，在該開口中沉積一擴散阻障層；以及在該第一導電材料沉積之後移除該開口之上的該擴散阻障層的部 分。
- 如請求項17所述之半導體元件的製備方法，更包括在介電層、該絕緣襯墊以及該第一導電塊及該第二導電塊上形成一佈線結構；其中該佈線結構的形成包括：沉積一第一金屬層以覆蓋該介電層、該絕緣襯墊、該第一導電塊及該第二導電塊；在該第一金屬層上沉積一層間介電(ILD)層；建立穿透該ILD層的複數個溝槽；在該溝槽的至少一個中形成至少一個隔離襯墊；在該開口中沉積一第二導電材料，以形成至少一個被該ILD層所包圍的第一導電特徵以及至少一個被該隔離襯墊所包圍的第二導電特徵；以及沉積一第二金屬層以覆蓋該ILD層、該第一導電特徵及該第二導電特徵，其中該隔離襯墊的形成包括：在該溝槽的至少一個中形成至少一個犧牲插塞；在該犧牲插塞、該ILD層及該溝槽中沉積一隔離膜；以及移除覆蓋犧牲插塞及該第一金屬層的該隔離膜的一水平部分，其中該第一金屬層與該第二金屬層包含相同材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/879,995 | 2022-08-03 | ||
| US17/879,995 US20240047354A1 (en) | 2022-08-03 | 2022-08-03 | Wiring structure with conductive features having different critical dimensions, and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202407786A TW202407786A (zh) | 2024-02-16 |
| TWI841403B true TWI841403B (zh) | 2024-05-01 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220037202A1 (en) | 2020-07-30 | 2022-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming interconnect structure |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220037202A1 (en) | 2020-07-30 | 2022-02-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming interconnect structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251867B2 (ja) | 半導体ウエハの層間スタッド形成方法 | |
| US10937694B2 (en) | Chamferless via structures | |
| US10504780B2 (en) | Contact plug without seam hole and methods of forming the same | |
| CN113345857B (zh) | 半导体元件及其制备方法 | |
| US20120104622A1 (en) | Through Level Vias and Methods of Formation Thereof | |
| CN113658868B (zh) | 半导体元件及其制作方法 | |
| US7939445B1 (en) | High density via and metal interconnect structures, and methods of forming the same | |
| US6030896A (en) | Self-aligned copper interconnect architecture with enhanced copper diffusion barrier | |
| US20080135986A1 (en) | Method of forming pre-metal dielectric layer of semiconductor device | |
| US11189562B1 (en) | Interconnection structure having increased conductive features and method of manufacturing the same | |
| US7259083B2 (en) | Local interconnect manufacturing process | |
| US20050140012A1 (en) | Method for forming copper wiring of semiconductor device | |
| TWI841403B (zh) | 具有不同關鍵尺寸導電特徵的佈線結構及其製備方法 | |
| US20010016413A1 (en) | Semiconductor device and method of manufacturing a semiconductor device with reduced contact failures | |
| CN111211095B (zh) | 导电互连线的制造方法 | |
| US20050272217A1 (en) | Self-aligned metal electrode to eliminate native oxide effect for metal insulator semiconductor (MIS) capacitor | |
| US9805971B2 (en) | Method of forming a via contact | |
| US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
| TWI833591B (zh) | 具有漏斗狀互連之金屬結構的製備方法 | |
| TW202407786A (zh) | 具有不同關鍵尺寸導電特徵的佈線結構及其製備方法 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP4609041B2 (ja) | 半導体装置の製造方法 | |
| KR20040025948A (ko) | 반도체 소자의 콘택 전극 형성 방법 | |
| KR100565432B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조 방법 |