CN104112734B - 双嵌套铜互连结构及其制作方法 - Google Patents
双嵌套铜互连结构及其制作方法 Download PDFInfo
- Publication number
- CN104112734B CN104112734B CN201310136117.8A CN201310136117A CN104112734B CN 104112734 B CN104112734 B CN 104112734B CN 201310136117 A CN201310136117 A CN 201310136117A CN 104112734 B CN104112734 B CN 104112734B
- Authority
- CN
- China
- Prior art keywords
- copper
- layer
- layers
- interlayer dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种双嵌套铜互连结构及其制作方法,所述双嵌套铜互连结构中,金属连线表面的金属扩散阻挡层被一掺氮层所包围,或金属连线及导电插塞位于层间介质层中的部分表面的金属扩散阻挡层被一掺氮层所包围。所述掺氮层通过氮气或氨气等离子体处理得到。所述掺氮层提高了层间介质层与金属之间的粘附力,并且所述掺氮层与第二帽层之间连接的机械强度也更高,从而进一步提高了铜与第二帽层之间的粘附力,改善了器件的抗电迁移能力,并且所述掺氮层还可以在金属扩散阻挡层的基础上进一步阻止铜扩散到层间介质中,防止器件出现短路的现象。
Description
技术领域
本发明属于半导体制造领域,涉及一种互连结构及其制作方法,特别是涉及一种双嵌套铜互连结构及其制作方法。
背景技术
随着集成电路CMOS技术按照摩尔定律而高速发展,互连延迟逐渐取代器件延迟成为影响芯片性能的关键因素。互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率,优越的抗电迁移特性和高的可靠性,能够降低金属的互连电阻,进而减小总的互连延迟效应,现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟,而寄生电容C正比于电路层绝缘介质的相对介电常数k,因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO2介质已成为满足高速芯片的发展的需要。因此铜/低k介质体系逐渐取代了传统的Al/SiO2体系成为了业界的主流。
铜的熔点较高,能够提高电流携带能力,延长电迁移的寿命。但是,电迁移寿命更多取决于原子的行为,如铜/电介质界面处的原子传输。铜原子在电介质中的扩散系数较高,当在电场的加速下,铜将很容易穿透绝缘介质层而迅速地到达硅衬底里面进去,一旦铜扩散到硅衬底中将会与硅作用而导致铜穿透晶体管的界面而使得器件发生短路现象,因此需要在铜与电介质层之间增加一个扩散阻挡层,来阻止铜的扩散。
铜难以被刻蚀,因此出传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此,一种被称为双大马士革(Dual Damascene)结构的布线方式被开发出来。所谓双大马士革结构工艺是指:先在介质层中开出互连沟槽和通孔,然后在互连沟槽和通孔中淀积铜,再利用化学机械抛光将过填的铜磨去。
由于低k介质多为多孔疏松状,与金属之间的粘附性很差,容易导致出现器件断路或接触电阻过高的现象,并且随着线宽的不断缩小,为了减小电阻,扩散阻挡层的厚度越来越薄,导致铜通过扩散阻挡层扩散到介质中的机会大大增加,容易发生器件短路的现象。因此,提供一种可靠性高的铜互连结构实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种双嵌套铜互连结构及其制作方法,用于解决现有技术中金属与介质之间的粘附性太差导致器件断路或接触电阻过高的现象,及扩散阻挡层太薄使得铜容易扩散到介质中导致器件短路的问题。
为实现上述目的及其他相关目的,本发明提供一种双嵌套铜互连结构,所述双嵌套铜互连结构至少包括:第一铜层、依次形成于所述第一铜层之上的第一帽层、层间介质层及第二帽层;所述层间介质层及第一帽层中形成有用于导电互连的第二铜层,所述第二铜层上表面与所述第二帽层下表面连接,且所述第二铜层除上表面以外的其余部分被一金属扩散阻挡层所包围,所述金属扩散阻挡层底部与所述第一铜层上表面连接;所述第二铜层包括金属连线及连接于所述金属连线底部的导电插塞;所述金属连线表面的金属扩散阻挡层被一掺氮层所包围,或所述金属连线及所述导电插塞位于所述层间介质层中的部分表面的金属扩散阻挡层被一掺氮层所包围。
可选地,所述掺氮层的厚度为0.5~2 nm。
可选地,所述第一帽层及第二帽层的材料包括二氧化硅、氮化硅、氮氧化硅、掺氧的碳化硅或掺氮的碳化硅中的一种或多种。
可选地,所述层间介质层的材料为低k材料。
可选地,所述金属扩散阻挡层的材料为TaN或Ta。
本发明还提供一种双嵌套铜互连结构的制作方法,至少包括以下步骤:
1)提供第一铜层,在所述第一铜层上依次形成第一帽层、层间介质层及硬掩模;
2)接着自所述硬掩模向下直至所述层间介质层中形成沟槽,并利用氮气或氨气等离子体对所述沟槽进行处理,在所述沟槽位于所述层间介质层中的侧壁及底部形成掺氮层;
3)然后自所述沟槽底部向下直至所述第一铜层上表面形成通孔;
4)在所述通孔、沟槽中及所述硬掩膜上表面依次形成金属扩散阻挡层及第二铜层;
5)对步骤4)形成的结构进行抛光直至上表面与所述层间介质层上表面齐平;
6)最后在抛光后的结构上沉积第二帽层。
可选地,所述硬掩膜为单层、两层或多层膜结构。
可选地,所述硬掩膜为双层膜结构,自下而上依次为PETEOS层及TiN金属层。
可选地,所述第二铜层通过化学电镀法形成。
本发明还提供另一种双嵌套铜互连结构的制作方法,至少包括以下步骤:
1)提供第一铜层,在所述第一铜层上依次形成第一帽层、层间介质层及硬掩模;
2)接着自所述硬掩模向下直至所述层间介质层中形成沟槽,然后自所述沟槽底部向下直至所述第一帽层上表面形成通孔;
3)利用氮气或氨气等离子体对所述沟槽及所述通孔进行处理,在所述沟槽的侧壁与底部、及所述通孔的侧壁形成掺氮层;
4)对所述第一帽层进行回刻,将所述通孔的底部延伸至所述第一铜层上表面;
5)然后在所述通孔、沟槽中及所述硬掩膜上表面依次形成金属扩散阻挡层及第二铜层;
6)对步骤5)所述结构进行抛光直至上表面与所述层间介质层上表面齐平;
7)最后在抛光后的结构上沉积第二帽层。
可选地,所述硬掩膜为单层、两层或多层膜结构。
可选地,所述硬掩膜为双层膜结构,自下而上依次为PETEOS层及TiN金属层。
可选地,所述第二铜层通过化学电镀法形成。
如上所述,本发明的双嵌套铜互连结构及其制作方法,具有以下有益效果:所述金属连线表面的金属扩散阻挡层被一掺氮层所包围,或所述金属连线及所述导电插塞位于所述层间介质层中的部分表面的金属扩散阻挡层被一掺氮层所包围。所述掺氮层可以增强金属与低K介质之间的粘附力,进而增强铜与其上的帽层之间的粘附力,提高器件的可靠性及抗电迁移能力,并且所述掺氮层可以进一步阻挡铜的扩散,避免同扩散到低k介质中引起器件短路的现象。
附图说明
图1显示为本发明的双嵌套铜互连结构在实施例一中的剖面结构示意图。
图2至图9显示为本发明的双嵌套铜互连结构的制作方法在实施例一中的工艺流程图。
图10显示为本发明的双嵌套铜互连结构在实施例二中的剖面结构示意图。
图11至图17显示为本发明的双嵌套铜互连结构的制作方法在实施例二中的工艺流程图。
元件标号说明
1第一铜层
2第一帽层
3层间介质层
4第二帽层
5第二铜层
51金属连线
52导电插塞
6金属扩散阻挡层
7掺氮层
8硬掩模
81PETEOS层
82TiN金属层
9沟槽
10光刻胶
11通孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图17。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种双嵌套铜互连结构,请参阅图1,显示为本发明的双嵌套铜互连结构的剖面结构示意图,如图所示,所述双嵌套铜互连结构至少包括:第一铜层1、依次形成于所述第一铜层之上的第一帽层2、层间介质层3及第二帽层4;所述层间介质层3及第一帽层2中形成有用于导电互连的第二铜层5,所述第二铜层5上表面与所述第二帽层4下表面连接,且所述第二铜层5除上表面以外的其余部分被一金属扩散阻挡层6所包围,所述金属扩散阻挡层6底部与所述第一铜层1上表面连接;所述第二铜层5包括金属连线51及连接于所述金属连线51底部的导电插塞52;所述金属连线51表面的金属扩散阻挡层被一掺氮层7所包围。
具体的,所述掺氮层7的厚度为0.5~2 nm,其通过对层间介质层的对应部分进行氮气或氨气等离子体处理得到。所述层间介质层3的材料为低k材料,此处需要指出的是,本发明中,所述低k材料的k值满足k<3,其包括k<2.5的超低k介质。由于低k材料中含有大量多孔结构,结构比较疏松,与金属之间的粘附性不好,本发明的双嵌套铜互连结构中,通过对层间介质层的对应部分进行氮气或氨气等离子体,使得氮离子进入低k介质中,形成结构较为致密的掺氮层7,提高层间介质层3与金属扩散阻挡层6之间的粘附力,并且所述掺氮层7与所述第二帽层4之间连接的机械强度也更高,从而进一步提高了金属扩散阻挡层6及第二铜层5与第二帽层4之间的粘附力,防止器件出现断路或接触电阻过高的情形,并防止铜通过第二铜层5与第二帽层4之间的界面扩散到介质中,提高器件的抗电迁移能力。随着器件的特征尺寸越来越小,所述金属扩散阻挡层6的厚度也越来越薄,导致其阻挡金属扩散的能力下降,本发明的双嵌套铜互连结构中,所述掺氮层7可以进一步阻止铜扩散到层间介质中,防止器件出现短路的现象。
具体的,所述层间介质层3的材料包括但不限于聚酰亚胺、掺氟氧化物、聚合物、及含Si、C、O的材料。本实施例中,所述层间介质层3的材料优选为包括Si、C及O的材料,即掺C的氧化硅,因此,形成的掺氮层7的材料类似SiCON,所述SiCON中各元素组分不固定,可根据需要进行调整。
具体的,所述第一帽层及第二帽层的材料包括二氧化硅、氮化硅、氮氧化硅、掺氧的碳化硅或掺氮的碳化硅中的一种或多种,本实施例中,所述第二帽层4的材料优选为掺氮的碳化硅,其可防止铜向层间介质层的扩散,并改善铜与介电层之间的粘附力。所述金属扩散阻挡层6的材料包括但不限于TaN或Ta,其作用是防止铜扩散到层间介质中。
本发明还提供一种双嵌套铜互连结构的制作方法,该方法至少包括以下步骤:
步骤1),请参阅图2,提供第一铜层1,在所述第一铜层上依次形成第一帽层2、层间介质层3及硬掩模8;
具体的,第一铜层1的作用是作为下一层铜互连线,所述硬掩膜8可以为单层、两层或多层膜结构。所述硬掩膜8可以是有机、无机甚至是金属层。因为金属材料的化学性质与无机材料和有机材料完全不同,所以可以找到合适的化学反应满足选择比的要求。本实施例中,所述硬掩膜8为双层膜结构,自下而上依次为PETEOS层81及TiN金属层82。PETEOS是指采用等离子增强(Plasma Enhanced)沉积的四乙氧基硅烷(TEOS)介质薄膜。
步骤2),请参阅图3及图4,首先请参阅图3,8自所述硬掩模向下直至所述层间介质层3中形成沟槽9,再请参阅图4,然后利用氮气或氨气等离子体对所述沟槽9进行处理,在所述沟槽9位于所述层间介质层中的侧壁及底部形成掺氮层7;
具体的,在进行低k介质刻蚀之前,先通过刻蚀反应将光刻胶图形转移到所述硬掩膜8上,然后对低k介质进行刻蚀。经过图形转移的硬掩膜在超低k介质刻蚀过程中起到与光刻胶类似的作用,但具备更高的刻蚀选择比。所述硬掩膜8还可以在后续氮气或氨气等离子体处理时阻挡氮原子进入沟槽两边的层间介质层上表面,
具体的,氮气或氨气等离子体处理的目的是在所述沟槽9侧壁及底部的层间介质层表面注入氮原子,由于层间介质层的材料为低k介质,为疏松多孔状,氮原子注入能填充其间隙,使其结构致密化,提高其与金属之间的粘附力,所述注氮层还具备一定阻挡金属原子或离子通过的能力。
步骤3),请参阅图5及图6,然后自所述沟槽9底部向下直至所述第一铜层1上表面形成通孔11;
具体的,首先在步骤2)形成结构上形成光刻胶层10,利用目标能量透过掩膜版对所述光刻胶层曝光,对曝光后的光刻胶层进行显影,形成具有开口结构的光刻胶掩膜图形(如图5所示),然后通过刻蚀形成通孔11(如图6所示),所述通孔11底部到达所述第一铜层1上表面。
步骤4),请参阅图7及图8,在所述通孔11、沟槽9中及所述硬掩膜8上表面依次形成金属扩散阻挡层6(如图7所示)及第二铜层5(如图8所示);
具体的,金属扩散阻挡层6的材料包括但不限于TaN或Ta,其作用是防止铜扩散到层间介质中。所述第二铜层5通过化学电镀法形成,这种方法具有良好的台阶覆盖率,所述第二铜层5包括上一层金属连线及用于层间互连的导电插塞。
步骤5),请参阅图9,对图8所示结构进行抛光直至上表面与所述层间介质层上表面齐平;
具体的,可采用化学机械抛光法去除所述层间介质层3以上多余的硬掩膜及金属,剩余的第二铜层5分为两部分,包括位于沟槽中的金属连线及位于通孔中的金属插塞,所述金属插塞连接于所述金属连线底部。
步骤6),最后在抛光后的结构上沉积第二帽层4,形成的结构如图1所示。
具体的,所述第二帽层4的材料包括二氧化硅、氮化硅、氮氧化硅、掺氧的碳化硅或掺氮的碳化硅中的一种或多种,本实施例中,所述第二帽层4的材料优选为掺氮的碳化硅,其可防止铜向层间介质层的扩散,并改善铜与介电层之间的粘附力。
至此,制作得到本发明的双嵌套铜互连结构,本发明的双嵌套铜互连结构的制作方法通过在金属连线51表面的金属扩散阻挡层周围形成注氮层,提高层间介质层与金属扩散阻挡层之间的粘附力,并且所述掺氮层与所述第二帽层之间连接的机械强度也更高,从而进一步提高了金属扩散阻挡层及第二铜层与第二帽层之间的粘附力,防止器件出现断路或接触电阻过高的情形,并防止铜通过第二铜层与第二帽层之间的界面扩散到介质中,提高器件的抗电迁移能力。并且所述掺氮层还可以在金属扩散阻挡层的基础上进一步阻止铜扩散到层间介质中,防止器件出现短路的现象。
实施例二
实施例二与实施例一采用基本相同的技术方案,不同之处在于二者的双嵌套铜互连结构中掺氮层的结构不同。实施例一的双嵌套铜互连结构中只有金属连线周围有掺氮层,而实施例二的双嵌套铜互连结构中金属连线及导电插塞周围均有掺氮层,进一步提高金属与介质之间的粘附力及金属扩散阻挡能力。
本发明提供一种双嵌套铜互连结构,请参阅图10,显示为本发明的双嵌套铜互连结构的剖面结构示意图,如图所示,所述双嵌套铜互连结构至少包括:第一铜层1、依次形成于所述第一铜层之上的第一帽层2、层间介质层3及第二帽层4;所述层间介质层3及第一帽层2中形成有用于导电互连的第二铜层5,所述第二铜层5上表面与所述第二帽层4下表面连接,且所述第二铜层5除上表面以外的其余部分被一金属扩散阻挡层6所包围,所述金属扩散阻挡层6底部与所述第一铜层1上表面连接;所述第二铜层5包括金属连线51及连接于所述金属连线51底部的导电插塞52;所述金属连线51及所述导电插塞52位于所述层间介质层中的部分表面的金属扩散阻挡层被一掺氮层7所包围。
具体的,所述掺氮层7的厚度为0.5~2 nm,其通过对层间介质层的对应部分进行氮气或氨气等离子体处理得到。所述层间介质层3的材料为低k材料,包括但不限于聚酰亚胺、掺氟氧化物、聚合物、及含Si、C、O的材料。本实施例中,所述层间介质层3的材料优选为包括Si、C及O的材料,即掺C的氧化硅,因此,形成的掺氮层7的材料类似SiCON,所述SiCON中各元素组分不固定,可根据需要进行调整。
本发明还提供一种双嵌套铜互连结构的制作方法,该方法至少包括以下步骤:
步骤1),提供第一铜层1,在所述第一铜层上依次形成第一帽层2、层间介质层3及硬掩模8(如图2所示 );
具体的,第一铜层1的作用是作为下一层铜互连线,所述硬掩膜8可以为单层、两层或多层膜结构。本实施例中,所述硬掩膜8为双层膜结构,自下而上依次为PETEOS层81及TiN金属层82。所述硬掩膜8的作用是为了在后续氮气或氨气等离子体时阻挡氮原子进入沟槽两边的层间介质层上表面。
步骤2),接着自所述硬掩模8向下直至所述层间介质层中形成沟槽9(如图3所示),再请参阅图11及图12,然后自所述沟槽9底部向下直至所述第一帽层2上表面形成通孔11;
具体的,首先在所述沟槽9内及所述硬掩膜上表面形成光刻胶层10,利用目标能量透过掩膜版对所述光刻胶层曝光,对曝光后的光刻胶层进行显影,形成具有开口结构的光刻胶掩膜图形(如图11所示),然后通过刻蚀形成通孔11(如图12所示),所述通孔11底部到达所述第一帽层2上表面。
需要指出的是,本步骤中,所述通孔11底部到达所述第一帽层2上表面,而非到达所述第一铜层1上表面,目的是为了避免后续的氮气或氨气等离子体处理在所述第一铜层1上表面形成氮化铜,而氮化铜的电阻较高,对于铜互连不利。
步骤3),请参阅图13,利用氮气或氨气等离子体对所述沟槽9及所述通孔11进行处理,在所述沟槽9的侧壁与底部、及所述通孔11的侧壁形成掺氮层7;
具体的,氮气或氨气等离子体处理的目的是在所述沟槽9侧壁与底部的层间介质层及所述通孔11侧壁的层间介质层表面注入氮原子,由于层间介质层的材料为低k介质,为疏松多孔状,氮原子注入能填充其间隙,使其结构致密化,提高其与金属之间的粘附力,另外,所述注氮层还具备一定阻挡金属原子或离子通过的能力。
需要指出的是,由于本实施例中所述通孔11的底部到达所述第一帽层2的上表面,氮气或氨气等离子体处理时也会在所述通孔11底部处的第一帽层2上表面注入一定量氮,同时,所述通孔11底部处的第一帽层2还起到掩模的作用,避免氮注入到所述第一铜层1中。
步骤4),请参阅图14,对所述第一帽层2进行回刻,将所述通孔11的底部延伸至所述第一铜层上1表面;
本步骤中回刻的目的是保证后续沉积的导电插塞能够与下层铜即所述第一铜层1相连通,保证器件的导电性。
步骤5),请参阅图15及图16,然后在所述通孔1、沟槽9中及所述硬掩膜8上表面依次形成金属扩散阻挡层6及第二铜层5;
具体的,金属扩散阻挡层6的材料包括但不限于TaN或Ta,其作用是防止铜扩散到层间介质中。所述第二铜层5通过化学电镀法形成,这种方法具有良好的台阶覆盖率,所述第二铜层5包括上一层金属连线及用于层间互连的导电插塞。
步骤6),请参阅图17,对图16所示结构进行抛光直至上表面与所述层间介质层3上表面齐平;
具体的,可采用化学机械抛光法去除所述层间介质层3以上多余的硬掩膜及金属,剩余的第二铜层5分为两部分,包括位于沟槽中的金属连线及位于通孔中的金属插塞,所述金属插塞连接于所述金属连线底部。
步骤7),最后在抛光后的结构上沉积第二帽层4,形成的结构如图10所示。
具体的,所述第二帽层4的材料包括二氧化硅、氮化硅、氮氧化硅、掺氧的碳化硅或掺氮的碳化硅中的一种或多种,本实施例中,所述第二帽层4的材料优选为掺氮的碳化硅,其可防止铜向层间介质层的扩散,并改善铜与介电层之间的粘附力。
至此,制作得到本发明的双嵌套铜互连结构,本发明的双嵌套铜互连结构的制作方法通过在金属连线51及导电插塞52表面的金属扩散阻挡层周围形成注氮层,提高层间介质层与金属之间的粘附力,并且所述掺氮层与所述第二帽层之间连接的机械强度也更高,从而进一步提高了金属扩散阻挡层及第二铜层与第二帽层之间的粘附力,防止器件出现断路或接触电阻过高的情形,并防止铜通过第二铜层与第二帽层之间的界面扩散到介质中,提高了器件的抗电迁移能力。并且所述掺氮层还可以在金属扩散阻挡层的基础上进一步阻止铜扩散到层间介质中,防止器件出现短路的现象。
综上所述,本发明的双嵌套铜互连结构及其制作方法,通过在金属连线表面的金属扩散阻挡层周围形成注氮层,或在金属连线与导电插塞表面的金属扩散阻挡层周围形成注氮层,所述注氮层的结构更致密,能够提高层间介质层与金属之间的粘附力,并且所述掺氮层与所述第二帽层之间连接的机械强度也更高,从而进一步提高了铜与第二帽层之间的粘附力,改善了器件的抗电迁移能力,并且所述掺氮层还可以在金属扩散阻挡层的基础上进一步阻止铜扩散到层间介质中,防止器件出现短路的现象。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种双嵌套铜互连结构,其特征在于,所述双嵌套铜互连结构至少包括:第一铜层、依次形成于所述第一铜层之上的第一帽层、层间介质层及第二帽层;所述层间介质层及第一帽层中形成有用于导电互连的第二铜层,所述第二铜层上表面与所述第二帽层下表面连接,且所述第二铜层除上表面以外的其余部分被一金属扩散阻挡层所包围,所述金属扩散阻挡层底部与所述第一铜层上表面连接;所述第二铜层包括金属连线及连接于所述金属连线底部的导电插塞;所述金属连线表面的金属扩散阻挡层被一掺氮层所包围,或所述金属连线及所述导电插塞位于所述层间介质层中的部分表面的金属扩散阻挡层被一掺氮层所包围;所述掺氮层是通过对层间介质层的对应部分进行氮气或氨气等离子体处理得到。
2.根据权利要求1所述的双嵌套铜互连结构,其特征在于:所述掺氮层的厚度为0.5~2nm。
3.根据权利要求1所述的双嵌套铜互连结构,其特征在于:所述第一帽层及第二帽层的材料包括二氧化硅、氮化硅、氮氧化硅、掺氧的碳化硅或掺氮的碳化硅中的一种或多种。
4.根据权利要求1所述的双嵌套铜互连结构,其特征在于:所述层间介质层的材料为低k材料。
5.根据权利要求1所述的双嵌套铜互连结构,其特征在于:所述金属扩散阻挡层的材料为TaN或Ta。
6.一种双嵌套铜互连结构的制作方法,其特征在于,所述双嵌套铜互连结构的制作方法至少包括以下步骤:
1)提供第一铜层,在所述第一铜层上依次形成第一帽层、层间介质层及硬掩模;
2)接着自所述硬掩模向下直至所述层间介质层中形成沟槽,并利用氮气或氨气等离子体对所述沟槽进行处理,在所述沟槽位于所述层间介质层中的侧壁及底部形成掺氮层;
3)然后自所述沟槽底部向下直至所述第一铜层上表面形成通孔;
4)在所述通孔、沟槽中及所述硬掩膜上表面依次形成金属扩散阻挡层及第二铜层;
5)对步骤4)形成的结构进行抛光直至上表面与所述层间介质层上表面齐平;
6)最后在抛光后的结构上沉积第二帽层。
7.一种双嵌套铜互连结构的制作方法,其特征在于,所述双嵌套铜互连结构的制作方法至少包括以下步骤:
1)提供第一铜层,在所述第一铜层上依次形成第一帽层、层间介质层及硬掩模;
2)接着自所述硬掩模向下直至所述层间介质层中形成沟槽,然后自所述沟槽底部向下直至所述第一帽层上表面形成通孔;
3)利用氮气或氨气等离子体对所述沟槽及所述通孔进行处理,在所述沟槽的侧壁与底部、及所述通孔的侧壁形成掺氮层;
4)对所述第一帽层进行回刻,将所述通孔的底部延伸至所述第一铜层上表面;
5)然后在所述通孔、沟槽中及所述硬掩膜上表面依次形成金属扩散阻挡层及第二铜层;
6)对步骤5)所述结构进行抛光直至上表面与所述层间介质层上表面齐平;
7)最后在抛光后的结构上沉积第二帽层。
8.根据权利要求6或7所述的双嵌套铜互连结构的制作方法,其特征在于:所述硬掩膜为单层、两层或多层膜结构。
9.根据权利要求6或7所述的双嵌套铜互连结构的制作方法,其特征在于:所述硬掩膜为双层膜结构,自下而上依次为PETEOS层及TiN金属层。
10.根据权利要求6或7所述的双嵌套铜互连结构的制作方法,其特征在于:所述第二铜层通过化学电镀法形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310136117.8A CN104112734B (zh) | 2013-04-18 | 2013-04-18 | 双嵌套铜互连结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310136117.8A CN104112734B (zh) | 2013-04-18 | 2013-04-18 | 双嵌套铜互连结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104112734A CN104112734A (zh) | 2014-10-22 |
CN104112734B true CN104112734B (zh) | 2017-02-15 |
Family
ID=51709467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310136117.8A Active CN104112734B (zh) | 2013-04-18 | 2013-04-18 | 双嵌套铜互连结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104112734B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105990218A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN106898583B (zh) * | 2015-12-18 | 2019-06-21 | 江苏富乐德半导体科技有限公司 | 一种便于激光切割的覆铜陶瓷基板 |
US10170322B1 (en) * | 2017-11-16 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Atomic layer deposition based process for contact barrier layer |
CN109841566B (zh) * | 2019-01-30 | 2021-12-17 | 长江存储科技有限责任公司 | 半导体结构的形成方法及半导体结构 |
CN111312689B (zh) * | 2019-11-28 | 2022-03-18 | 上海华力集成电路制造有限公司 | 集成电路的顶层铜工艺结构及其制造方法 |
CN112151504B (zh) * | 2020-08-17 | 2022-04-29 | 复旦大学 | 一种带有封孔层的铜互连结构及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1532928A (zh) * | 2003-03-26 | 2004-09-29 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
CN1649123A (zh) * | 2004-12-23 | 2005-08-03 | 上海华虹(集团)有限公司 | 在暴露的low k材料表面淀积保护性介质层的方法 |
CN1961418A (zh) * | 2004-04-19 | 2007-05-09 | 应用材料公司 | 改善低k电介质对导电材料粘附性的方法 |
CN101345208A (zh) * | 2008-08-19 | 2009-01-14 | 上海集成电路研发中心有限公司 | 一种应用于铜互连扩散阻挡层的制作方法 |
CN102881633A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构的制作方法 |
-
2013
- 2013-04-18 CN CN201310136117.8A patent/CN104112734B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1532928A (zh) * | 2003-03-26 | 2004-09-29 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
CN1961418A (zh) * | 2004-04-19 | 2007-05-09 | 应用材料公司 | 改善低k电介质对导电材料粘附性的方法 |
CN1649123A (zh) * | 2004-12-23 | 2005-08-03 | 上海华虹(集团)有限公司 | 在暴露的low k材料表面淀积保护性介质层的方法 |
CN101345208A (zh) * | 2008-08-19 | 2009-01-14 | 上海集成电路研发中心有限公司 | 一种应用于铜互连扩散阻挡层的制作方法 |
CN102881633A (zh) * | 2011-07-15 | 2013-01-16 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104112734A (zh) | 2014-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102208852B1 (ko) | 반도체 디바이스 및 이의 제조 방법 | |
CN104112734B (zh) | 双嵌套铜互连结构及其制作方法 | |
US9613880B2 (en) | Semiconductor structure and fabrication method thereof | |
US7589425B2 (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
US7488643B2 (en) | MIM capacitor and method of making same | |
TWI637441B (zh) | 半導體裝置及其製造方法和使用電腦設計其佈局的方法 | |
US8866297B2 (en) | Air-gap formation in interconnect structures | |
US20070278681A1 (en) | Interconnection structure design for low RC delay and leakage | |
TWI610399B (zh) | 積體電路結構及其製造方法 | |
KR20110110575A (ko) | 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법 | |
KR20010019643A (ko) | 저유전율 절연막을 갖는 다층 금속배선의 형성방법 | |
CN103972156B (zh) | 半导体互连结构及其制作方法 | |
CN103094197B (zh) | 互连结构制造方法 | |
CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
CN104112701B (zh) | 半导体结构及其制造方法 | |
KR100607363B1 (ko) | 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 | |
CN103137598B (zh) | 半导体器件及其制造方法 | |
KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
KR100835423B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
US8664743B1 (en) | Air-gap formation in interconnect structures | |
CN102339793A (zh) | 一种半导体器件制作方法 | |
US11804406B2 (en) | Top via cut fill process for line extension reduction | |
CN102427060B (zh) | 一种双镶嵌结构的形成方法 | |
CN102969270A (zh) | 半导体器件及其制作方法 | |
CN102044488A (zh) | 双镶嵌结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |