JP2007115863A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007115863A JP2007115863A JP2005305181A JP2005305181A JP2007115863A JP 2007115863 A JP2007115863 A JP 2007115863A JP 2005305181 A JP2005305181 A JP 2005305181A JP 2005305181 A JP2005305181 A JP 2005305181A JP 2007115863 A JP2007115863 A JP 2007115863A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- porous
- etching
- forming material
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
- H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】多孔質絶縁膜を用いた構成において、動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】空孔形成材料を含有する非多孔質の絶縁膜3を基板1上に成膜する。次に、この絶縁膜3に対してエッチング加工を施して接続孔7を形成する。その後、熱処理によって絶縁膜3中の空孔形成材料を分解除去することにより、絶縁膜3中に孔Aを形成して多孔質絶縁膜3Aとする。
【選択図】図1
【解決手段】空孔形成材料を含有する非多孔質の絶縁膜3を基板1上に成膜する。次に、この絶縁膜3に対してエッチング加工を施して接続孔7を形成する。その後、熱処理によって絶縁膜3中の空孔形成材料を分解除去することにより、絶縁膜3中に孔Aを形成して多孔質絶縁膜3Aとする。
【選択図】図1
Description
半導体装置の製造方法に関し、特には多孔質絶縁膜を備えた半導体装置の製造方法に関する。
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム(Al)系合金の配線に代わり、低電気抵抗の銅(Cu)配線が導入されるようになっている。また、高集積化された半導体装置では、配線容量の増大が半導体装置の動作速度の低下を招くために、層間絶縁膜を低誘電率化することによる配線容量の増大の抑制が不可欠となっている。
そこで、比誘電率3.5程度のフッ素含有酸化シリコン(FSG)、ポリアリールエーテル(PAE)に代表される有機シリコン系のポリマー、さらにはハイドロゲンシルセキオサン(HSQ)やメチルシルセスキオキサン(MSQ)に代表される無機系材料など、酸化シリコン(SiO2)よりも誘電率の低い、いわゆる低誘電率膜が、層間絶縁膜として導入されるようになってきている。また近年では、さらにこれらを多孔質化させて比誘電率を2.3前後にまで低下させた低誘電率膜の適用も試みられている。
このように多孔質化された絶縁膜(多孔質絶縁膜)を形成する場合には、先ず、マトリックスと呼ばれる骨格形成用材料に、有機ポリマーで構成されるポロジェン(空孔形成用材料)を混ぜ込む形で成膜を行う。その後、熱処理を行うことによりポロジェンを分解除去する。これにより、ポロジェンが除去された部分に孔が形成された多孔質絶縁膜が得られる(例えば、下記特許文献1参照)。
しかしながら、上述した多孔質絶縁膜は、誘電率は低く抑えられるものの、低密度であるために脆弱である。このため、エッチングプロセスにおいてダメージを受け易い。もともと、多孔質絶縁膜は吸湿性が高いが、この多孔質絶縁膜がエッチングプロセスにおいてダメージを受けることにより、さらに吸湿性が高くなる。このため、後のプロセス(例えば洗浄プロセス)においての吸湿により、誘電率が上昇したり、この多孔質膜を覆うバリアメタルとの間に剥がれが生じて断線を引き起こす要因ともなる。
そこで本発明は、多孔質絶縁膜を用いた構成において、動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能な半導体装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明の半導体装置の製造方法は、先ず、空孔形成材料を含有する非多孔質の絶縁膜を基板上に成膜し、次いで絶縁膜に対してエッチング加工を施した後に、熱処理によって前記絶縁膜中の前記空孔形成材料を分解除去することにより、当該絶縁膜中に孔を形成して多孔質化することを特徴としている。
このような本発明では、非多孔質の絶縁膜をエッチング加工した後、熱処理によって当該絶縁膜を多孔質化する手順としたことにより、多孔質化によって脆弱化した絶縁膜に対してエッチング加工の影響が加わることがない。これにより、多孔質化させた絶縁膜に対してエッチングによるダメージが加わり、吸湿性がさらに高くることを防止できる。しかも、エッチング加工した後に多孔質化のための熱処理が施されることによりエッチング加工表面の吸着水分が除去される。
したがって、多孔質化した絶縁膜の吸湿によって、誘電率が上昇することが防止され、さらにこの絶縁膜を覆うバリアメタルとの間に剥がれが生じて断線を引き起こすことも防止される。
以上説明したように、本発明の半導体装置の製造方法によれば、多孔質化された絶縁膜を用いた構成において、吸湿による誘電率の上昇を抑えることが可能で動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能である。
以下、本発明を適用した各実施の形態を、図面に基づいて詳細に説明する。
<第1実施形態>
図1は、第1実施形態を説明する断面工程図である。本第1実施形態においては、エッチングが施された単層の多孔質絶縁膜を形成する手順を説明する。
図1は、第1実施形態を説明する断面工程図である。本第1実施形態においては、エッチングが施された単層の多孔質絶縁膜を形成する手順を説明する。
先ず、図1(1)に示すように、基板1上に、非多孔質の絶縁膜3を成膜する。この絶縁膜3は、多孔質絶縁膜の骨格を形成する前駆体材料である骨格形成材料中に、空孔形成材料であるポロジェンを含有させた膜であり、例えば塗布成膜によって行う。
ここで、絶縁膜3を構成する骨格形成材料としては、主骨格として炭素鎖を有するポリアリールエーテル(PAE)のような有機材料、または主骨格として−Si−O−結合を有するメチルシルセスキオキサン(MSQ)のような無機材料が用いられる。
また、ポロジェンとしては、(1)CxHyで表される炭化水素や、(2)CxHyOzで表される酸素含有炭化水素が用いられる。(1)、(2)いずれの場合においてもxは1〜12のものが好ましく、分子構造が鎖状でも分岐していても良い。また、ポロジェンは、例えばベンゼンあるいはシクロヘキサンのような環状分子構造を持つことが好ましい。
そして、塗布成膜によって上述した非多孔質の絶縁膜3を形成した後には、必要に応じて絶縁膜3を加熱処理することにより、骨格形成材料を焼成する。この加熱処理は、ポロジェンの分解温度よりも低温で行われることとする。
次に、図1(2)に示すように、絶縁膜3上にマスクパターン5を形成する。このマスクパターン5は、例えば無機材料からなることとする。このようなマスクパターン5の形成は、無機材料膜上に形成したレジストパターン(図示省略)をマスクにして、当該無機材料膜をパターンエッチングすることによって形成される。
次に、このマスクパターン5上からのエッチングにより、非多孔質の絶縁膜3をエッチング加工する。これにより、例えば絶縁膜3に、接続孔7を形成する。またこのエッチング加工の後には、必要に応じて絶縁膜3上のマスクパターン5を除去する工程を行う。
その後、図1(3)に示すように、熱処理を行うことにより、絶縁膜3内に含有されているポロジェンを分解除去する。ここでは、用いたポロジェンに応じて、当該ポロジェンが分解し、かつ骨格形成材料5が分解することのない温度で熱処理を行うこととする。これにより、絶縁膜3を、ポロジェンが分解除去された複数の孔Aを設けてなる多孔質絶縁膜3Aとする。
以上の後には、ここでの図示は省略したが、例えば接続孔7内を導電性材料によって埋め込み、基板1に接続されたコンタクトを形成する。
このような第1実施形態の製造方法によれば、図1(3)を用いて説明したように、エッチングによって接続孔7が形成された非多孔質の絶縁膜(3)に対して熱処理を施すことにより、この絶縁膜(3)中の空孔形成材料を分解除去して多孔質絶縁膜3Aとする構成であるため、多孔質化によって脆弱化した多孔質絶縁膜3Aに対して、接続孔7を形成するためのエッチングダメージが加わることがない。このため、多孔質絶縁膜3Aに対してエッチングダメージが加わることによる、吸湿性の上昇を抑えることができる。しかも、エッチング加工した後に多孔質化のための熱処理が施されることにより、エッチング加工表面、すなわち接続孔7の内壁に対する吸着水分を除去することができる。
したがって、多孔質化した絶縁膜の吸湿によって、誘電率が上昇することが防止され、さらにこの絶縁膜を覆うバリアメタルとの間に剥がれが生じて断線を引き起こすことも防止される。この結果、多孔質絶縁膜3Aを用いた構成において、吸湿による誘電率の上昇を抑えることが可能で動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能である。
<第2実施形態>
図2は、第2実施形態を説明する断面工程図である。本第2実施形態においては、エッチングが施された積層構造の多孔質絶縁膜を形成する手順を説明する。
図2は、第2実施形態を説明する断面工程図である。本第2実施形態においては、エッチングが施された積層構造の多孔質絶縁膜を形成する手順を説明する。
先ず、図2(1)に示すように、第1実施形態において図1(1)を用いて説明したと同様の手順で、基板1上に骨格形成材料中にポロジェンを含有させた非多孔質の第1絶縁膜3を成膜する。
次に、この第1絶縁膜3上に、第1実施形態において図1(1)を用いて説明したと同様の手順で、骨格形成材料中にポロジェンを含有させた第2絶縁膜9を成膜する。ただしここでは、この第2絶縁膜9は、第1絶縁膜3と異なる材料を用いて構成され、第1絶縁膜3よりもエッチング速度が速くなるように構成されていることが好ましい。
この場合、例えば、第1絶縁膜3の骨格形成材料には無機材料を用い、第2絶縁膜9の骨格形成材料には有機材料を用いるようにするか、またはこの逆であっても良い。具体例として、第1絶縁膜3の骨格形成材料としてPAEを用いた場合、第2絶縁膜9の骨格形成材料としてMSQが用いられる。
尚、この第2絶縁膜で用いるポロジェンは、第1絶縁膜3のポロジェン7と同一材料であっても良く異なる材料であっても良い。ただし同程度の加熱温度で分解除去できる材料であることが好ましい。
次に、図2(2)に示すように、第2絶縁膜9上に第1マスクパターン11を形成する。この第1マスクパターン11は、例えば無機材料からなることとし、第1実施形態において図1(2)を用いて説明したと同様に形成されることとする。
次に、この第1マスクパターン11上からのエッチングにより、第1絶縁膜3に達するまで第2絶縁膜9をエッチング加工する。この際、第1絶縁膜3のエッチング速度が第2絶縁膜9のエッチング速度よりも遅くなり、第1絶縁膜3がエッチングストッパとなる条件でエッチングを行う。これにより、例えば第2絶縁膜9に配線溝13を形成する。またこのエッチング加工の後には、第2絶縁膜9上の第1マスクパターン11を除去する工程を行う。
その後、図2(3)に示すように、第2絶縁膜9上に、第2マスクパターン15を形成する。この第2マスクパターン15は、例えば第1絶縁膜3のエッチングの際にマスクとなり得る無機材料からなることとし、第1マスクパターン(11)と同様に形成される。
次に、この第2マスクパターン15上からのエッチングにより、配線溝13の底部に露出させた第1絶縁膜3をエッチング加工する。これにより、例えば第1絶縁膜3に接続孔17を形成する。またこのエッチング加工の後には、必要に応じて第2マスクパターン15を除去する工程を行う。
以上の後、図2(4)に示すように、熱処理を行うことにより、第1絶縁膜3および第2絶縁膜9の両方に含有されているポロジェンを分解除去する。ここでは、第1絶縁膜3および第2絶縁膜9に含有されているポロジェンの両方が分解除去される温度で熱処理を行うこととする。これにより、第1絶縁膜3を、ポロジェンが分解除去された複数の孔Aを設けてなる第1多孔質絶縁膜3Aとする。また同様に、第2絶縁膜9を、ポロジェンが分解除去された複数の孔Aを設けてなる第2多孔質絶縁膜9Aとする。
以上の後には、ここでの図示は省略したが、例えば配線溝13および接続孔17内を導電性材料によって埋め込み、基板1に接続された配線およびコンタクトを形成する。
以上のような第2実施形態の製造方法によれば、図2(4)を用いて説明したように、エッチングによって配線溝13および接続孔17が形成された非多孔質の第1絶縁膜(3)および第2絶縁膜(9)に対して熱処理を施すことにより、これら絶縁膜(3),(9)中の空孔形成材料を分解除去して多孔質絶縁膜3A,9Aとする構成であるため、多孔質化によって脆弱化した多孔質絶縁膜3A,9Aに対して、配線溝13および接続孔17を形成するためのエッチングダメージが加わることがない。
このため、第1実施形態と同様に、多孔質絶縁膜3A,9Aを用いた構成において、吸湿による誘電率の上昇を抑えることが可能で動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能である。
<第3実施形態>
図3および図4は、第3実施形態を説明する断面工程図である。本第3実施形態においては、エッチングが施された積層構造の多孔質絶縁膜を形成する場合の他の例を説明する。
図3および図4は、第3実施形態を説明する断面工程図である。本第3実施形態においては、エッチングが施された積層構造の多孔質絶縁膜を形成する場合の他の例を説明する。
先ず、図3(1)に示すように、第1実施形態において図1(1)を用いて説明したと同様の手順で、基板1上に骨格形成材料中にポロジェンを含有させた非多孔質の第1絶縁膜3を成膜する。
次に、図3(2)に示すように、熱処理を行うことにより、骨格形成材料5内に含有されているポロジェンを分解除去する。これにより、第1絶縁膜3を、ポロジェンが分解除去された複数の孔Aを設けてなる第1多孔質絶縁膜3Aとする。
その後、図3(3)に示すように、第1多孔質絶縁膜3A上に、第1実施形態において図1(1)を用いて説明したと同様の手順で、骨格形成材料中にポロジェンを含有させた第2絶縁膜9を成膜する。ただし、ここではポロジェンを含有する非多孔質の第2絶縁膜9が、第1多孔質絶縁膜3Aよりもエッチング速度が速くなるように構成されていることが好ましい。この場合、例えば、第1多孔質絶縁膜3A(すなわち第1絶縁膜3)の骨格形成材料には無機材料を用い、第2絶縁膜9の骨格形成材料には有機材料を用いるようにする。具体例として、第1絶縁膜3の骨格形成材料としてMSQを用いた場合、第2絶縁膜9の骨格形成材料としてPAEが用いられる。
次に、図4(4)に示すように、第2絶縁膜9上に第1マスクパターン11を形成し、この第1マスクパターン11上からのエッチングにより、第1多孔質絶縁膜3Aに達するまで第2絶縁膜9をエッチング加工する。この際、第1多孔質絶縁膜3Aのエッチング速度が第2絶縁膜9のエッチング速度よりも遅くなり、第1多孔質絶縁膜3Aがエッチングストッパとなる条件でエッチングを行う。これにより、例えば第2絶縁膜9に配線溝13を形成する。またこのエッチング加工の後には、第2絶縁膜9上の第1マスクパターン11を除去する工程を行う。
次に、図4(5)に示すように、第2絶縁膜9上に、第2マスクパターン15を形成し、この第2マスクパターン15上からのエッチングにより、配線溝13の底部に露出させた第1多孔質絶縁膜3Aをエッチング加工する。これにより、第1多孔質絶縁膜3Aに接続孔17を形成する。またこのエッチング加工の後には、必要に応じて第2マスクパターン15を除去する工程を行う。
以上の後、図4(6)に示すように、熱処理を行うことにより、第2絶縁膜9に含有されているポロジェンを分解除去する。これにより、第2絶縁膜9を、ポロジェンが分解除去された複数の孔Aを設けてなる第2多孔質絶縁膜9Aとする。
以上の後には、ここでの図示は省略したが、例えば配線溝13および接続孔17内を導電性材料によって埋め込み、基板1に接続されたコンタクトおよび埋め込み配線を形成する。
以上のような第3実施形態の製造方法によれば、図4(6)を用いて説明したように、エッチングによって配線溝13が形成された非多孔質の第2絶縁膜(9)に対して熱処理を施すことにより、この第2絶縁膜(9)中の空孔形成材料を分解除去して多孔質絶縁膜9Aとする構成であるため、多孔質化によって脆弱化した第2多孔質絶縁膜9Aに対して、配線溝13および接続孔17を形成するためのエッチングダメージが加わることがない。
このため、多孔質絶縁膜3A,9Aを積層させた構成において、特に上層に配置された第2多孔質絶縁膜9Aの吸湿による誘電率の上昇を抑えることが可能で動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能である。
<第4実施形態>
図5は、第4実施形態を説明する断面工程図である。本第4実施形態においては、エッチングが施された積層構造の多孔質絶縁膜を形成する場合のさらに他の例を説明する。
図5は、第4実施形態を説明する断面工程図である。本第4実施形態においては、エッチングが施された積層構造の多孔質絶縁膜を形成する場合のさらに他の例を説明する。
先ず、図5(1)に示すように、第1実施形態において図1(1)を用いて説明したと同様の手順で、基板1上に骨格形成材料中にポロジェンを含有させた第1絶縁膜3を成膜する。
次に、この第1絶縁膜3上に、第1実施形態において図1(1)を用いて説明したと同様の手順で、骨格形成材料中にポロジェンを含有させた第2絶縁膜9を成膜する。ただし、第2絶縁膜9を構成するポロジェンは、第1絶縁膜3を構成するポロジェンと比較して、低温での加熱によって分解除去可能な物質を用いて構成されていることが重要である。
このような材料として、第1絶縁膜3に含有されるポロジェンとして、例えばシクロヘキサンを用いた場合、第2絶縁膜9に含有されるポロジェンとして、例えばベンゼンが用いられる。尚、第1絶縁膜3と第2絶縁膜9との骨格形成材料は、同じ材料であっても良い。また、異なる材料である場合には、第2絶縁膜9からポロジェンを除去した状態での骨格形成材料のエッチング速度が、第1絶縁膜3のエッチング速度よりも速くなるように、それぞれの骨格形成材料が選択されていることが好ましい。
以上により、ポロジェンを含有した非多孔質の第1絶縁膜3と、第1絶縁膜3よりも低い温度で分解されるポロジェンを含有した非多孔質の第2絶縁膜9とを積層させた構成の絶縁膜を得る。
次に、図5(2)に示すように、第1絶縁膜3中のポロジェンが分解されずに、第2絶縁膜9中のポロジェン物質のみが分解される温度での熱処理を行い、第2絶縁膜9中のポロジェンのみを分解除去する。これにより、第2絶縁膜9を、ポロジェンが分解除去された複数の孔Aを設けてなる第2多孔質絶縁膜9Aとする。
次に、図5(3)に示すように、第2多孔質絶縁膜9A上に、第1マスクパターン11を形成する。この第1マスクパターン11は、例えば無機材料からなることとし、第1実施形態において図1(2)を用いて説明したと同様に形成されることとする。
次に、この第1マスクパターン11上からのエッチングにより、第1絶縁膜3に達するまで第2多孔質絶縁膜9Aをエッチング加工する。この際、第1絶縁膜3のエッチング速度が第2多孔質絶縁膜9Aのエッチング速度よりも遅くなり、第1絶縁膜3がエッチングストッパとなる条件でエッチングを行う。これにより、例えば第2多孔質絶縁膜9に配線溝13を形成する。またこのエッチング加工の後には、第2多孔質絶縁膜9上の第1マスクパターン11を除去する工程を行う。
ここで図6には、高密度膜と低密度膜とに関する、エッチングガス流量に対するエッチングレートを示す。この図に示すように、低密度膜(Low Dens.)は、高密度膜(High Dens.)と比較してエッチング速度が速い。このため、図5(3)に示した第2多孔質絶縁膜9Aのエッチングにおいては、第2多孔質絶縁膜9Aと非多孔質の第1絶縁膜3とが、同様の骨格形成材料を用いて構成されていた場合であっても、第1絶縁膜3をストッパにして第2多孔質絶縁膜9Aのエッチングが行われる。
以上のようにして配線溝13を形成した後、図5(4)に示すように、第2多孔質絶縁膜9A上に、第2マスクパターン15を形成する。この第2マスクパターン15は、例えば無機材料からなることとし、第1マスクパターン(11)と同様に形成される。
次に、この第2マスクパターン15上からのエッチングにより、配線溝13の底部に露出する第1絶縁膜3をエッチング加工する。これにより、第1絶縁膜3に接続孔17を形成する。またこのエッチング加工の後には、必要に応じて第2マスクパターン15を除去する工程を行う。
以上の後、図4(6)に示すように、熱処理を行うことにより、第1絶縁膜3に含有されているポロジェンを分解除去する。これにより、第1絶縁膜3を、ポロジェンが分解除去された複数の孔Aを設けてなる第1多孔質絶縁膜3Aとする。
以上の後には、ここでの図示は省略したが、例えば配線溝13および接続孔17内を導電性材料によって埋め込み、基板1に接続されたコンタクトおよび埋め込み配線を形成する。
以上のような第4実施形態の製造方法によれば、図5(5)を用いて説明したように、エッチングによって接続孔17が形成された非多孔質の第1絶縁膜(3)に対して熱処理を施すことにより、この第1絶縁膜(3)中の空孔形成材料を分解除去して第1多孔質絶縁膜3Aとする構成であるため、多孔質化によって脆弱化した第1多孔質絶縁膜3Aに対して、配線溝13および接続孔17を形成するためのエッチングダメージが加わることがない。
このため、多孔質絶縁膜3A,9Aを積層させた構成において、特に下層に配置された第1多孔質絶縁膜3Aの吸湿による誘電率の上昇を抑えることが可能で動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能である。
特に、下層に配置された第1多孔質絶縁膜3Aには、接続孔17が形成されることになるが、この接続孔17においては、当該接続孔17内に埋め込まれた導電性材料が、第1多孔質絶縁膜3Aの吸湿によってわずかな剥がれを生じた場合であっても、断線にいたる。このため、上述したように、第1多孔質絶縁膜3Aの吸湿による断線を防止できることにより、半導体装置の信頼性の向上を確実に図ることが可能である。
また特に、本第4実施形態においては、図5(3)を用いて説明したように、非多孔質の第1絶縁膜3上において、第2多孔質絶縁膜9Aのエッチング加工が行われる。これにより、第1絶縁膜3と第2絶縁膜9との間に、誘電率の高いエッチングストッパ層を設けることなく、また、第1絶縁膜3と第2多孔質絶縁膜9Aとを構成する骨格形成材料に同一材料を用いた場合であっても、第1絶縁膜3に対して第2多孔質絶縁膜9Aのエッチング速度を速めることができる。
したがって、誘電率の高いエッチングストッパ層を設けることによる配線溝17および接続孔13の形成層の誘電率の上昇を抑えることができ、このことからも半導体装置の動作速度の向上を図ることが可能になる。また、エッチングストッパ層を設けることによるコストの上昇を抑えることも可能である。
また、第1絶縁膜3と第2多孔質絶縁膜9Aとを構成する骨格形成材料に同一材料を用いた場合であっても、第1絶縁膜3に対して第2多孔質絶縁膜9Aのエッチング速度を速めることができる。これにより、多孔質絶縁膜3A,9Aを構成する骨格形成材料として同一材料を用いることによるコストの上昇を抑えることができる。
<第5実施形態>
次に、本発明をデュアルダマシン工程に適用した第5実施形態を、図7〜図10の断面工程図に基づいて説明する。尚、本第5実施形態は、図1を用いて説明した第1実施形態、および図3,4を用いて説明した第3実施形態の応用例である。
次に、本発明をデュアルダマシン工程に適用した第5実施形態を、図7〜図10の断面工程図に基づいて説明する。尚、本第5実施形態は、図1を用いて説明した第1実施形態、および図3,4を用いて説明した第3実施形態の応用例である。
先ず、図7(1)に示すように、図示しない下地絶縁膜でおおわれた基板101上に、有機膜102と酸化シリコン(SiO2)膜103とからなる積層膜を層間絶縁膜として成膜し、次いで銅(Cu)膜の埋め込み配線(Cu配線)104を形成する。続いて、Cu配線104上に、酸化防止および銅の拡散防止、さらにはエッチングストッパとして機能するストッパ層105を形成する。このストッパ層105は、例えば40nmの窒化炭化シリコン(SiCN)膜で構成されていることとする。
次に、ストッパ層105上に、第1実施形態において図1(1)を用いて説明したと同様の手順で、骨格形成材料中にポロジェンを含有させた非多孔質の第1絶縁膜106を90nmの膜厚で成膜する。
その後、図7(2)に示すように、例えばファーネスアニールといった400℃以下の熱プロセスにて、第1絶縁膜(106)中のポロジェンを除去する。これにより、非多孔質の第1絶縁膜(106)を、ポロジェンを分解除去してなる複数の孔Aを備えた第1多孔質絶縁膜106Aとする。
その後、図7(3)に示すように、第1多孔質絶縁膜106A上に、第1実施形態において図1(1)を用いて説明したと同様の手順で、骨格形成材料中にポロジェンを含有させた第2絶縁膜107を90nmの膜厚で成膜する。ただしここでは、第3実施形態において図3(3)を用いて説明したと同様に、ポロジェンを含有する非多孔質の第2絶縁膜107が、第1多孔質絶縁膜106Aよりもエッチング速度が速くなるように構成されていることが好ましい。この場合、例えば、第1多孔質絶縁膜106A(すなわち第1絶縁膜106)の骨格形成材料には無機材料を用い、第2絶縁膜107の骨格形成材料には有機材料を用いるようにする。具体例として、第1絶縁膜106の骨格形成材料としてMSQを用いた場合、第2絶縁膜107の骨格形成材料としてPAEが用いられる。
その後続けて、第2絶縁膜107上に、第1マスク形成層201、第2マスク形成層202、および第3マスク形成層203を順次形成する。これらのマスク形成層は、例えば第1マスク形成層201が酸化シリコン(SiO2)膜からなり、第2マスク形成層202が窒化炭化シリコン(SiCN)からなり、第3マスク形成層203が酸化シリコン(SiO2)からなる。
これらのマスク形成層201〜203のうち、SiO2からなる第1マスク形成層201と第3マスク形成層203とは、例えばシリコン源としてモノシラン(SiH4)を用い、酸化剤として一酸化二窒素(N2O)ガスを用いたプラズマCVD法により成膜される。また、SiCNからなる第2マスク形成層202は、プラズマCVD法により成膜される。
次いで、図8(4)に示すように、第3マスク形成層203上に、配線溝パターンを有するレジストマスク301を形成する。そして、レジストマスク301をエッチングマスクとして用いたドライエッチング法により、第3マスク形成層203をエッチングして、配線溝パターンを有する第3マスク203Aを形成する。
ここでは、一般的なマグネトロン方式のエッチング装置を用いたエッチングを行う。そして、このエッチングによって第3マスク203Aを形成した後、例えば酸素(O2)プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスク301及びエッチング処理の際に生じた残留付着物を完全に除去する。
次に、図8(5)に示すように、第3マスク203A上を含む第2マスク形成層202上に、接続孔パターンを有するレジストマスク302を形成する。この際、レジストマスク302に設けられた接続孔パターンの少なくとも一部が、第3マスク203Aの配線溝パターンの開口部内に重なるようにレジストマスク302をパターン形成する。
次に、図9(6)に示すように、レジストマスク302をエッチングマスクとしたドライエッチング法により、第3マスク203A、第2マスク形成層202、および第1マスク形成層201をエッチングし、さらに第2絶縁膜107をエッチングする。これにより、第1多孔質絶縁膜106Aを露出させた接続孔303を形成する。この際、レジストマスク302は、第2絶縁膜107のエッチングにおいて同時に除去される。そして、このエッチングによって残存する第3マスク203Aは、配線溝パターンのマスクとなる。また、第2マスク形成層202のエッチングによってパターン形成された第2マスク202Aは、接続孔パターンのマスクとなる。
以上のようなエッチングにおいて、第3マスク(SiO2)203Aから第1マスク形成層(SiO2膜)201までのエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてトリフロロメタン(CHF3)、酸素(O2)、およびアルゴン(Ar)を用い、ガス流量比をCHF3:O2:Ar=5:1:50、バイアスパワーを1000W、基板温度を40℃に設定して行われる。
また、これらの下層の第2絶縁膜107のエッチングにも、一般的なマグネトロン方式のエッチング装置が用いられる。
次に、図9(7)に示すように第3マスク(SiO2)203Aをエッチングマスクとしたドライエッチング法により、第2マスク(SiCN)202Aをエッチングする。これにより、第2マスク202Aが配線溝パターンのマスクとなる。また、第1マスク形成層201は、接続孔パターンが形成された第1マスク201Aになる。このドライエッチングにおいては、接続孔303の底部に露出する第1多孔質絶縁膜106Aが途中までエッチングされて接続孔303が掘り下げられる。
次に、図9(8)に示すように、第1マスク(SiO2)201Aをエッチングマスクにして、第1多孔質絶縁膜106Aの下部層をエッチングして、接続孔303をさらに掘り下げてストッパ層105を露出させる。この際、第3マスク(SiO2)203Aと第2マスク(SiCN)202Aをエッチングマスクとして、第1マスク(SiO2)201Aが同時に除去され、第1マスク201Aに配線溝304が形成される。
このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用いて行われる。そして、第1多孔質絶縁膜106Aを構成する骨格形成材料として、炭素鎖を有する有機材料を用いている場合は、エッチングガスとして例えばアンモニア(NH3)、メタン(CH4)、およびそれらに酸素(O2)または窒素(N2)を添加したガスを用い、RFパワーを150W、基板温度を20℃に設定したエッチングが行われる。
一方、第1多孔質絶縁膜106Aを構成する骨格形成材料として−Si−O−結合を有する無機材料を用いている場合には、例えばエッチングガスとしてのオクタフルオロシクロブタン(C4F8)、一酸化炭素(CO)、窒素(N2)、およびアルゴン(Ar)を用い、ガス流量比をC4F8:CO:N2:Ar=3:10:200:500、バイアスパワーを1000W、基板温度を20℃に設定したエッチングが行われる。
続いて、図10(9)に示すように、第2マスク(SiCN)202Aをエッチングマスクにして、配線溝304の底部に残存するポロジェンを含む非多孔質の第2絶縁膜107をエッチングする。これにより、第1マスク201Aに形成された配線溝304をさらに掘り下げ、第1マスク201Aと第2絶縁膜107とに、配線溝304を形成する。
第2絶縁膜107のエッチングは、一般的なマグネトロン方式のエッチング装置を使用して行われる。そして、第2絶縁膜107を構成する骨格形成材料として炭素鎖を有する有機材料を用いている場合は、エッチングガスとして例えばアンモニア(NH3)、メタン(CH4)、およびそれらに酸素(O2)または窒素(N2)を添加したガスを用い、RFパワーを150W、基板温度を20℃に設定したエッチングが行われる。
一方、第2絶縁膜107を構成する骨格形成材料として−Si−O−結合を有する無機材料を用いている場合には、例えばエッチングガスとしてのオクタフルオロシクロブタン(C4F8)、一酸化炭素(CO)、窒素(N2)、およびアルゴン(Ar)を用い、ガス流量比をC4F8:CO:N2:Ar=3:10:200:500、バイアスパワーを1000W、基板温度を20℃に設定したエッチングが行われる。
尚、第2絶縁膜107のエッチングにおいては、下地が第1多孔質絶縁膜106Aである。このため、通常は、下地である第1多孔質絶縁膜106Aの方が、非多孔質である第2絶縁膜107よりも密度が小さくエッチング速度が速い。しかしながら、図7(3)を用いて説明したように、この第2絶縁膜107が、第1多孔質絶縁膜106Aと異なる材料を用いて構成され、第1多孔質絶縁膜106Aよりもエッチング速度が速くなるように構成されていれば、第1多孔質絶縁膜106Aの膜減りを小さく抑えて第2絶縁膜107のエッチングを行うことができる。またここでは、第2絶縁膜107のエッチングをエッチングレートの遅い条件、有機材料の場合は、上述した条件よりもRFパワーを100Wと低くした条件、また、無機材料の場合は、上述した条件よりもバイアスパワーを200Wと低くした条件とすることにより、第2絶縁膜107のエッチング速度を十分に遅くして第1多孔質絶縁膜106Aの膜減りを抑えることとする。
続いて、接続孔303底部に残存しているストッパ層105の最下層膜(SiCN膜)をエッチングすることにより、配線溝304の底部に開口させた接続孔303をCu埋め込み層104に連通させ、所定のデュアルダマシン加工を完了させる。このエッチングは、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてジフルオルメタン(CH2F2)、酸素(O2)、及びアルゴン(Ar)を用い、ガス流量比(CH2F2:O2:Ar)を2:1:5、バイアスパワーを100Wに設定して行われる。
次に、図10(10)に示すように、例えばファーネスアニールといった400℃以下の熱プロセスにて、第2絶縁膜(107)中のポロジェンを除去する。これにより、非多孔質の第2絶縁膜(107)を、ポロジェンを分解除去してなる複数の孔Aを備えた第2多孔質絶縁膜107Aとする。またこの熱プロセスにより、第2絶縁膜107に含有されているポロジェンの分解除去とともに、配線溝304および接続孔303開口部付近に吸着した水分の除去を行う。
次に、図10(11)に示すように、例えばTaからなるバリアメタル膜204をスパッタリング法により成膜し、Cu膜205を電解めっき法あるいはスパッタリング法により堆積し、配線溝304と接続孔303への導電膜の埋め込みを同時に行う。
その後、図10(12)に示すように、Cu膜205およびバリアメタル膜204のうち、配線パターンとして不要な部分(第1マスク201A上に残された部分)を化学機械研磨(CMP)法により除去することにより、デュアルダマシン構造の多層配線構造を形成することができる。そして、Cu膜205を覆う状態で、酸化防止及び銅の拡散防止層をかねるストッパ層206(例えばSiC膜)を成膜する。
以上説明した第5実施形態では、図10(10)を用いて説明したように、エッチングによって配線溝304が形成された非多孔質の第2絶縁膜(107)に対して熱処理を施すことにより、この第2絶縁膜(107)中の空孔形成材料を分解除去して第2多孔質絶縁膜107Aとする構成であるため、多孔質化によって脆弱化した第2多孔質絶縁膜107Aに対して、配線溝304および接続孔303を形成するためのエッチングダメージが加わることがない。
このため、多孔質絶縁膜106A,107Aを積層させた構成において、特に上層に配置された第2多孔質絶縁膜107Aの吸湿による誘電率の上昇を抑えることが可能で動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能である。
尚、上述した第2実施形態〜第5実施形態においては、第1多孔質絶縁膜と第2多孔質絶縁膜との間にエッチングストッパ層を設けない構成を説明した。しかしながら、第1多孔質絶縁膜と第2多孔質絶縁膜との間にエッチングストッパ層を設けた構成であっても、多孔質絶縁膜の吸湿による誘電率の上昇を抑えることは可能であり、動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能である。
1,101…基板、3,106…絶縁膜(第1絶縁膜)、3A,106A…多孔質絶縁膜(第1多孔質絶縁膜)、7,17,303…接続孔、9,107…第2絶縁膜、9A,107A…第2多孔質絶縁膜、13,304…配線溝、A…孔
Claims (7)
- 空孔形成材料を含有する非多孔質の絶縁膜を基板上に成膜する第1工程と、
前記絶縁膜に対してエッチング加工を施す第2工程と、
前記第2工程の後、熱処理によって前記絶縁膜中の前記空孔形成材料を分解除去することにより、当該絶縁膜中に孔を形成して多孔質化する第3工程とを行う
ことを特徴とする半導体装置の製造方法。 - 空孔形成材料を含有する非多孔質の第1絶縁膜を基板上に成膜する第1工程と、
空孔形成材料を含有し前記第1絶縁膜と異なる材料を用いて構成された第2絶縁膜を当該第1絶縁膜上に成膜する第2工程と、
前記第1絶縁膜に達するまで前記第2絶縁膜のエッチングを行う第3工程と、
前記第3工程の後、熱処理によって前記第1絶縁膜および第2絶縁膜中の前記空孔形成材料を分解除去し、当該第1絶縁膜および第2絶縁膜を多孔質化する第4工程とを行う
ことを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記第3工程では、前記第1絶縁膜をストッパにしたパターンエッチングによって前記第2絶縁膜に配線溝を形成するとともに、前記配線溝の底部に露出する前記第1絶縁膜をパターンエッチングすることにより当該第1絶縁膜に接続孔を形成する
ことを特徴とする半導体装置の製造方法。 - 空孔形成材料を含有する非多孔質の第1絶縁膜を基板上に成膜し、熱処理によって当該第1絶縁膜中の前記空孔形成材料を分解除去し、当該第1絶縁膜を多孔質化する第1工程と、
前記多孔質化させた第1絶縁膜上に、空孔形成材料を含有する非多孔質の第2絶縁膜を成膜する第2工程と、
前記第1絶縁膜に達するまで前記第2絶縁膜のエッチングを行う第3工程と、
前記第3工程の後、熱処理によって前記第2絶縁膜中の前記空孔形成材料を分解除去し、当該第2絶縁膜を多孔質化する第4工程とを行う
ことを特徴とする半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記第3工程では、前記第1絶縁膜をストッパにしたパターンエッチングによって前記第2絶縁膜に配線溝を形成するとともに、前記配線溝の底部に露出する前記第1絶縁膜をパターンエッチングすることにより当該第1絶縁膜に接続孔を形成する
ことを特徴とする半導体装置の製造方法。 - 空孔形成材料を含有する非多孔質の第1絶縁膜を基板上に成膜する第1工程と、
前記第1絶縁膜の空孔形成材料よりも低温で分解される空孔形成材料を含有する非多孔質の第2絶縁膜を当該第1絶縁膜上に成膜する第2工程と、
熱処理によって前記第2絶縁膜中の前記空孔形成材料のみを分解除去し、当該第2絶縁膜を多孔質化する第3工程と、
少なくとも前記第1絶縁膜に達するまで前記多孔質化された前記第2絶縁膜のエッチングを行う第4工程と、
前記第4工程の後、熱処理によって前記第1絶縁膜中の前記空孔形成材料を分解除去し、当該第1絶縁膜を多孔質化する第5工程とを行う
ことを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、
前記第4工程では、前記第1絶縁膜をストッパにしたエッチングによって前記第2絶縁膜に配線溝を形成するとともに、前記配線溝の底部に露出する前記第1絶縁膜をエッチングすることにより当該第1絶縁膜に接続孔を形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005305181A JP2007115863A (ja) | 2005-10-20 | 2005-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005305181A JP2007115863A (ja) | 2005-10-20 | 2005-10-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007115863A true JP2007115863A (ja) | 2007-05-10 |
Family
ID=38097791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005305181A Pending JP2007115863A (ja) | 2005-10-20 | 2005-10-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007115863A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094123A (ja) * | 2007-10-04 | 2009-04-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
-
2005
- 2005-10-20 JP JP2005305181A patent/JP2007115863A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094123A (ja) * | 2007-10-04 | 2009-04-30 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101093915B1 (ko) | 반도체 장치의 제조 방법 | |
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
JP4177993B2 (ja) | 半導体装置及びその製造方法 | |
US7553761B2 (en) | Method of fabricating semiconductor device | |
JP4492947B2 (ja) | 半導体装置の製造方法 | |
US7741224B2 (en) | Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics | |
US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
US8748314B2 (en) | Method of manufacturing a semiconductor device | |
JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007250706A (ja) | 半導体装置の製造方法 | |
KR101354126B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2009182000A (ja) | 半導体装置およびその製造方法 | |
JPWO2005013356A1 (ja) | 溝配線を有する半導体装置および半導体装置の製造方法 | |
JP5135905B2 (ja) | 半導体装置の製造方法 | |
KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
JP2007157959A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4523351B2 (ja) | 半導体装置の製造方法 | |
US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
JP2006351732A (ja) | 半導体装置の製造方法 | |
JP2007115863A (ja) | 半導体装置の製造方法 | |
JP2006319116A (ja) | 半導体装置およびその製造方法 | |
JP2005217223A (ja) | 半導体装置の製造方法 | |
KR100483838B1 (ko) | 금속배선의 듀얼 다마신 방법 | |
JP4797821B2 (ja) | 半導体装置の製造方法 | |
JP2006332408A (ja) | 半導体装置の製造方法 |