JP2005045214A - 半導体装置の製造方法とエッチングシステム - Google Patents
半導体装置の製造方法とエッチングシステム Download PDFInfo
- Publication number
- JP2005045214A JP2005045214A JP2004158165A JP2004158165A JP2005045214A JP 2005045214 A JP2005045214 A JP 2005045214A JP 2004158165 A JP2004158165 A JP 2004158165A JP 2004158165 A JP2004158165 A JP 2004158165A JP 2005045214 A JP2005045214 A JP 2005045214A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- pattern
- width
- isolated
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 225
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000009966 trimming Methods 0.000 claims abstract description 48
- 230000001737 promoting effect Effects 0.000 claims abstract description 9
- 238000012544 monitoring process Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 105
- 230000008859 change Effects 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 42
- 238000005259 measurement Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 abstract description 6
- 230000009467 reduction Effects 0.000 description 129
- 239000012895 dilution Substances 0.000 description 54
- 238000010790 dilution Methods 0.000 description 54
- 235000012431 wafers Nutrition 0.000 description 41
- 230000008569 process Effects 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 20
- 230000014509 gene expression Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007774 longterm Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 101100023111 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mfc1 gene Proteins 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- -1 halogen hydrocarbon Chemical class 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】 半導体装置の製造方法は、加工対象層上方にレジスト層を形成する工程と、レジスト層を露光現像し、孤立パターンと密集パターンとを含むレジストパターンを形成する工程と、孤立パターンと密集パターンの各々について、幅をモニタし、縮小すべき幅のトリミング量を決定する工程と、主としてエッチングを促進する機能を有するガスと、主としてエッチングを抑制する機能を有するガスとを含む混合ガスを用い、孤立パターンと密集パターンとで共に所望トリミング量を実現するエッチング条件を決定する工程と、トリミングを決定したエッチング条件で行なう工程と、トリミングされたレジストパターンを用いて、加工対象層をエッチングする工程と、を含む。
【選択図】 図3
Description
本発明の他の目的は、パターン密度によらず、プラズマエッチングを用いたトリミングにより、目的とするパターン幅を安定性よく実現することのできる半導体装置の製造方法を提供することである。
ホトリソグラフィによって得られたレジストパターンが、期待する値からずれたパターン幅を有していても、結果として所望のパターン幅を実現できる。
図1(A)は、孤立パターンの形状を示す平面図である。孤立パターンISOは,広い領域内に孤立して配置された単独のレジストパターンである。
図1(C)、(D)、(E)は,サンプルの製造プロセスを示す断面図である。図1(C)を参照する。シリコン基板11の上に、ゲート酸化膜12が厚さ約1〜2nm形成されており、その上にポリシリコンのゲート電極層13が厚さ80〜150nm形成されている。ポリシリコン膜13は、例えば100nmの厚さを有する。ポリシリコン膜13の上に、ポリシリコン膜13をエッチングする際のハードマスクとして機能する酸化シリコンのハードマスク層14が厚さ10〜70nm形成されている。ハードマスク層14は、例えば厚さ30nmを有する。ポリシリコン層13とハードマスク層14が加工対象層となる。
図3(B)は、図3(A)同様、オーバーエッチ時間とO2ガス分率とをパラメータとし、孤立パターンと密集パターンとのゲート長縮小量の差を求めたグラフである。右端の領域D1は、密集パターンのゲート長縮小量の方が孤立パターニングのゲート長縮小量よりも3nm〜約1.5nm大きい領域である。
中央部に広く分布する領域D3は、ゲート長縮小量の差がほぼ0から孤立パターンのゲート長縮小量の方が密集パターンのゲート長縮小量よりも大きくなる領域である。領域D4、D5、D6、D7、D8は、孤立パターンのゲート長縮小量の方が密集パターンのゲート幅減少よりも次第に大きくなる領域であり、左側に一部示される領域D8は、ゲート長縮小量の差が9nm近くになる領域である。
次に、レジストパターンの孤立パターンと密集パターンとの幅が等しいモードIIの調整方法を説明する。図3(B)において、領域D3の中央よりも少し領域D2に近い領域において、孤立パターンと密集パターンとのゲート長縮小量の差はほぼ0となる。この条件でエッチングを行う場合、孤立パターンと密集パターンとに対し同一のゲート長縮小量が得られる。
y=0.5219x+4.153
で表わされる。
y(DNS)=−0.623X+0.135Z+38.10 (2)
である。
図16(A)は、図15(A)同様密集パターンのゲート長縮小量y(DNS)をSO2分率X及びHe希釈率Zの関数として示す立体グラフである。ゲート長縮小量は、SO2分率Xの増加と共にリニアに減少し、He希釈率Zの増加と共にリニアに増加する。但し、変化率は孤立パターンの場合より緩やかである。
孤立パターン、密集パターンのゲート長縮小量をそれぞれ単一の1次式で近似すれば、所望のゲート長縮小量を得るため、SO2分率X、He希釈率Zをどのように選択すべきかが解析的に容易に求められる。所望の孤立パターンゲート長縮小量y(ISO)及び密集パターンゲート長縮小量y(DNS)を用い、図14(D)に示す連立方程式を解くことにより、所望のゲート長縮小量を実現するためのSO2分率X及びHe希釈率Zを求めることができる。但し、単一の1次式で近似すると、図15(B)、(C)、図16(B),(C)に示すように誤差も生じる。一旦解析的にX、Zを求めた後、実データとの誤差を参酌し、得られた解をさらに修正することも可能である。
図17(A)は、図15(A)の値から図16(A)の値を差引いて求めた、ゲート長縮小量の疎密差Δy(ISO−to−DNS)のSO2分率X及びHe希釈率Zに対する変化を階段的に示す立体グラフである。図中に示した破線A、B、Cは、それぞれゲート長縮小量の疎密差が10nm、9nm、8nmの直線である。例えば破線Bの特性は、
Z=1.54321X+26.1265 (3)
で表わせる。他のゲート長縮小量の疎密差に対しても同様のXとZの関係式が得られる。この関係式を式(1)か(2)に代入すれば、XかZが得られる。式(3)に結果を代入すれば、残りのZかXが得られる。
このように、ゲート長縮小量の疎密差を定め、このゲート長縮小量の疎密差に対応するHe希釈率ZとSO2分率Xの関係式及び孤立パターン又は密集パターンのゲート長縮小量とSO2分率X、He希釈率Zの関係式とを用い、所望のゲート長縮小量を実現するSO2分率X及びHe希釈率Zを求めることもできる。一旦、XとZとを求めた後、誤差を考慮して修正を行えることは、上述の場合同様である。加工対象層と化学変化を生じないガスとして、Heの他Ne等の他の不活性ガスを用いることも可能であろう。
ステップS15において、得られたパターンの幅を側長SEMで測定する。所望のパターン幅との間に差がある場合、この差を解消するにはどのように最適レシピを修正すればよいかを調査し、修正した最適レシピ2を得る。ステップS16においては、残りのウエハに対し、修正した最適レシピ2でエッチングを行う。
図23(A)は、パイロットウエハを用いないでエッチングを行った場合の特性例を示す。横軸は経過日数を示し、A’A”、D’は半導体集積回路のレイアウトの種類を示す。レイアウトA’とレイアウトA”は似たレイアウトであり、レイアウトD’はレイアウトA’、A”とは大きく異なるレイアウトである。縦軸はゲート長縮小量のモデル式からのずれであり、レイアウトA’については破線の位置が標準的な値である。
(付記1)(1) (a)加工対象層を有する半導体基板を準備する工程と、
(b)前記加工対象層上方にレジスト層を形成する工程と、
(c)前記レジスト層を露光現像し、孤立パターンと密集パターンとを含むレジストパターンを形成する工程と、
(d)前記レジストパターンの孤立パターンと密集パターンの各々について、幅をモニタし、縮小すべき幅のトリミング量を決定する工程と、
(e)主としてエッチングを促進する機能を有する第1のガスと、主としてエッチングを抑制する機能を有する第2のガスとを含む混合ガスを用い、孤立パターンと密集パターンとで共に前記トリミング量を実現するエッチング条件を決定する工程と、
(f)前記レジストパターンのトリミングを前記決定したエッチング条件で行なう工程と、
(g)トリミングされた前記レジストパターンを用いて、前記加工対象層をエッチングする工程と、
を含む半導体装置の製造方法。
(付記3) 前記工程(b)がBARC層とレジスト層とを積層し、前記工程(e)が前記BARC層をメインエッチングした後、オーバーエッチングすると共に前記レジストパターンをトリミングするエッチング条件を決定し、前記工程(f)が前記BARC層をエッチングすると共に前記レジスト層をトリミングする付記1または2記載の半導体装置の製造方法。
(付記7) 前記加工対象層が、さらに前記ポリシリコン層の上に配置されたハードマスク層を含む付記6記載の半導体装置の製造方法。
(h)前記レジストパターンに対して補助的エッチングを行なう工程、
を含む付記1〜7のいずれか1項記載の半導体装置の製造方法。
(付記10)(5) 前記混合ガスは、さらに加工対象層と化学変化を生じない第3のガスを含む付記1〜9のいずれか1項記載の半導体装置の製造方法。
(付記15)(8) 前記工程(e)が、複数の半導体基板の一部に対して、第1のエッチング条件でエッチング処理を行い、そのトリミング量を測定し、測定結果を取り入れて前記第1のエッチング条件を修正し、前記トリミング量を実現する第2のエッチング条件を決定する付記1〜14のいずれか1項記載の半導体装置の製造方法。 (付記16)(9) パターン幅を測定できる測定装置と、
レジストパターンに対して、主としてエッチングを促進する機能を有するガスと、主としてエッチングを抑制する機能を有するガスとを含む混合ガスを用いて、レジストパターンのトリミングを行い、その後レジストパターン下方の加工対象層に対してエッチングを行なうことのできるエッチング装置と、
前記混合ガスを用いたエッチングにおいて、レジストパターンの孤立パターン幅と密集パターン幅とがそれぞれエッチング後の加工対象層の孤立パターン幅と密集パターン幅とに、エッチング条件に応じてどのように関連付けられるかを示すデータと、与えられたレジストパターンの孤立パターン幅と密集パターン幅とに対して所望のトリミング量を実現することのできるエッチング条件とを蓄積した制御装置と、
を有し、前記測定装置がレジストパターンのパターン幅を測定し、結果を前記制御装置に伝達するフィードフォワード系を有し、前記制御装置が伝達されたレジストパターン幅に基づいて、エッチング条件を決定し、前記エッチング装置を制御するエッチングシステム。
DNS 密集パターン
11 シリコン基板
12 ゲート絶縁膜
13 ゲート電極(ポリシリコン)層
14 酸化シリコン(ハードマスク)層
18 BARC層
19 レジスト層
d1 レジストパターンの幅
d2 ポリシリコンパターンの幅
D,L (同一のエッチング特性の)領域
1、3 測長装置
2 エッチング装置
5 制御装置
y ゲート長縮小量
x O2分率
X SO2分率
Z He希釈率
Claims (10)
- (a)加工対象層を有する半導体基板を準備する工程と、
(b)前記加工対象層上方にレジスト層を形成する工程と、
(c)前記レジスト層を露光現像し、孤立パターンと密集パターンとを含むレジストパターンを形成する工程と、
(d)前記レジストパターンの孤立パターンと密集パターンの各々について、幅をモニタし、縮小すべき幅のトリミング量を決定する工程と、
(e)主としてエッチングを促進する機能を有する第1のガスと、主としてエッチングを抑制する機能を有する第2のガスとを含む混合ガスを用い、孤立パターンと密集パターンとで共に前記トリミング量を実現するエッチング条件を決定する工程と、
(f)前記レジストパターンのトリミングを前記決定したエッチング条件で行なう工程と、
(g)トリミングされた前記レジストパターンを用いて、前記加工対象層をエッチングする工程と、
を含む半導体装置の製造方法。 - 前記工程(e)のエッチング条件は、エッチングの時間長と混合ガスの混合比との少なくとも1つを変数とする請求項1記載の半導体装置の製造方法。
- 前記工程(b)がBARC層とレジスト層とを積層し、前記工程(e)が前記BARC層をメインエッチングした後、オーバーエッチングすると共に前記レジストパターンをトリミングするエッチング条件を決定し、前記工程(f)が前記BARC層をエッチングすると共に前記レジスト層をトリミングする請求項1または2記載の半導体装置の製造方法。
- 前記工程(c)がパターン幅の異なる孤立パターンと密集パターンとを形成し、前記工程(d)が、孤立パターンと密集パターンとに対して異なるトリミング量を決定し、前記工程(e)が孤立パターンと密集パターンの一方のパターン幅をほぼ変化させず、他方のパターン幅を実質的に減少させる補助的エッチングのエッチング条件も決定し、さらに、
(h)前記レジストパターンに対して補助的エッチングを行なう工程、
を含む請求項1〜3のいずれか1項記載の半導体装置の製造方法。 - 前記混合ガスは、さらに加工対象層と化学変化を生じない第3のガスを含む請求項1〜4のいずれか1項記載の半導体装置の製造方法。
- 前記工程(e)のエッチング条件は、エッチングの時間長、前記第1のガスと前記第2のガスとの混合比である第1の混合比、前記第3のガスと前記第1、第2のガスの混合比である第2の混合比、前記混合ガスの合計流量の少なくとも1つを変数とする請求項5記載の半導体装置の製造方法。
- 前記工程(e)が、前記第1の混合比、前記第2の混合比をパラメータとして、孤立パターンと密集パターンとで共に前記トリミング量を実現するエッチング条件を決定する請求項6記載の半導体装置の製造方法。
- 前記工程(e)が、複数の半導体基板の一部に対して、第1のエッチング条件でエッチング処理を行い、そのトリミング量を測定し、測定結果を取り入れて前記第1のエッチング条件を修正し、前記トリミング量を実現する第2のエッチング条件を決定する請求項1〜7のいずれか1項記載の半導体装置の製造方法。
- パターン幅を測定できる測定装置と、
レジストパターンに対して、主としてエッチングを促進する機能を有するガスと、主としてエッチングを抑制する機能を有するガスとを含む混合ガスを用いて、レジストパターンのトリミングを行い、その後レジストパターン下方の加工対象層に対してエッチングを行なうことのできるエッチング装置と、
前記混合ガスを用いたエッチングにおいて、レジストパターンの孤立パターン幅と密集パターン幅とがそれぞれエッチング後の加工対象層の孤立パターン幅と密集パターン幅とに、エッチング条件に応じてどのように関連付けられるかを示すデータと、与えられたレジストパターンの孤立パターン幅と密集パターン幅とに対して所望のトリミング量を実現することのできるエッチング条件とを蓄積した制御装置と、
を有し、前記測定装置がレジストパターンのパターン幅を測定し、結果を前記制御装置に伝達するフィードフォワード系を有し、前記制御装置が伝達されたレジストパターン幅に基づいて、エッチング条件を決定し、前記エッチング装置を制御するエッチングシステム。 - さらに、前記測定装置が、エッチング後の加工対象層のパターン幅を測定し、結果を前記制御装置に伝達するフィードバック系を有し、前記制御装置がパイロットウエハのレジストパターン幅とエッチング後のパイロットウエハの加工対象層のパターン幅からトリミング量を演算し、演算結果を前記データと比較して変化量を演算し、前記エッチング条件と前記変化量とを用いて補正したエッチング条件を決定し、前記エッチング装置を制御する請求項9記載のエッチングシステム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004158165A JP4455936B2 (ja) | 2003-07-09 | 2004-05-27 | 半導体装置の製造方法とエッチングシステム |
US10/883,828 US7172972B2 (en) | 2003-07-09 | 2004-07-06 | Semiconductor device manufacture method and etching system |
TW093120459A TWI237321B (en) | 2003-07-09 | 2004-07-08 | Semiconductor device manufacture method and etching system |
CNB2004100637957A CN100499029C (zh) | 2003-07-09 | 2004-07-09 | 半导体器件制造方法和蚀刻系统 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003194380 | 2003-07-09 | ||
JP2004158165A JP4455936B2 (ja) | 2003-07-09 | 2004-05-27 | 半導体装置の製造方法とエッチングシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005045214A true JP2005045214A (ja) | 2005-02-17 |
JP4455936B2 JP4455936B2 (ja) | 2010-04-21 |
Family
ID=33566786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004158165A Expired - Fee Related JP4455936B2 (ja) | 2003-07-09 | 2004-05-27 | 半導体装置の製造方法とエッチングシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7172972B2 (ja) |
JP (1) | JP4455936B2 (ja) |
CN (1) | CN100499029C (ja) |
TW (1) | TWI237321B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007116512A1 (ja) * | 2006-04-07 | 2007-10-18 | Topcon Corporation | 半導体デバイス製造方法 |
JP2010003757A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2010045244A (ja) * | 2008-08-14 | 2010-02-25 | Tokyo Electron Ltd | レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法 |
JP2010123868A (ja) * | 2008-11-21 | 2010-06-03 | Fujitsu Microelectronics Ltd | 電子デバイスの製造方法及び設定装置 |
US7803518B2 (en) | 2005-08-15 | 2010-09-28 | Fujitsu Semiconductor Limited | Method for manufacturing micro structure |
CN101661228B (zh) * | 2008-08-25 | 2014-05-14 | 东京毅力科创株式会社 | 基板处理方法 |
JP2014512096A (ja) * | 2011-03-22 | 2014-05-19 | 東京エレクトロン株式会社 | 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス |
JP2015088751A (ja) * | 2013-10-28 | 2015-05-07 | エーエスエム アイピー ホールディング ビー.ブイ. | 低減されたトリミングレートで炭素含有膜をトリミングする方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4806516B2 (ja) * | 2003-08-29 | 2011-11-02 | Okiセミコンダクタ株式会社 | 半導体装置のプラズマエッチング方法 |
US7271106B2 (en) * | 2004-08-31 | 2007-09-18 | Micron Technology, Inc. | Critical dimension control for integrated circuits |
US7517804B2 (en) * | 2006-08-31 | 2009-04-14 | Micron Technologies, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
US7767365B2 (en) * | 2006-08-31 | 2010-08-03 | Micron Technology, Inc. | Methods for forming and cleaning photolithography reticles |
US7491343B2 (en) * | 2006-09-14 | 2009-02-17 | Lam Research Corporation | Line end shortening reduction during etch |
US7648806B2 (en) * | 2007-02-02 | 2010-01-19 | Micron Technology, Inc. | Phase shift mask with two-phase clear feature |
US8420947B2 (en) * | 2010-12-30 | 2013-04-16 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with ultra-low k dielectric and method of manufacture thereof |
JP6085079B2 (ja) * | 2011-03-28 | 2017-02-22 | 東京エレクトロン株式会社 | パターン形成方法、処理容器内の部材の温度制御方法、及び基板処理システム |
CN102412137A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 制作均匀的细微图案等离子体刻蚀方法 |
CN103681393B (zh) * | 2012-09-18 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法 |
CN103295883B (zh) * | 2013-06-04 | 2016-03-30 | 上海华力微电子有限公司 | 改善关键尺寸负载效应的方法 |
US11346882B2 (en) * | 2017-11-03 | 2022-05-31 | Tokyo Electron Limited | Enhancement of yield of functional microelectronic devices |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5926690A (en) * | 1997-05-28 | 1999-07-20 | Advanced Micro Devices, Inc. | Run-to-run control process for controlling critical dimensions |
JP2000077386A (ja) | 1998-08-27 | 2000-03-14 | Seiko Epson Corp | パターン形成方法 |
JP2003031557A (ja) | 2001-07-16 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法 |
US6858361B2 (en) * | 2002-03-01 | 2005-02-22 | David S. L. Mui | Methodology for repeatable post etch CD in a production tool |
-
2004
- 2004-05-27 JP JP2004158165A patent/JP4455936B2/ja not_active Expired - Fee Related
- 2004-07-06 US US10/883,828 patent/US7172972B2/en active Active
- 2004-07-08 TW TW093120459A patent/TWI237321B/zh not_active IP Right Cessation
- 2004-07-09 CN CNB2004100637957A patent/CN100499029C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7803518B2 (en) | 2005-08-15 | 2010-09-28 | Fujitsu Semiconductor Limited | Method for manufacturing micro structure |
WO2007116512A1 (ja) * | 2006-04-07 | 2007-10-18 | Topcon Corporation | 半導体デバイス製造方法 |
JP2010003757A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
JP2010045244A (ja) * | 2008-08-14 | 2010-02-25 | Tokyo Electron Ltd | レジスト処理装置、レジスト塗布現像装置、およびレジスト処理方法 |
CN101661228B (zh) * | 2008-08-25 | 2014-05-14 | 东京毅力科创株式会社 | 基板处理方法 |
JP2010123868A (ja) * | 2008-11-21 | 2010-06-03 | Fujitsu Microelectronics Ltd | 電子デバイスの製造方法及び設定装置 |
JP2014512096A (ja) * | 2011-03-22 | 2014-05-19 | 東京エレクトロン株式会社 | 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス |
JP2015088751A (ja) * | 2013-10-28 | 2015-05-07 | エーエスエム アイピー ホールディング ビー.ブイ. | 低減されたトリミングレートで炭素含有膜をトリミングする方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1577766A (zh) | 2005-02-09 |
US20050009215A1 (en) | 2005-01-13 |
CN100499029C (zh) | 2009-06-10 |
TW200504851A (en) | 2005-02-01 |
US7172972B2 (en) | 2007-02-06 |
TWI237321B (en) | 2005-08-01 |
JP4455936B2 (ja) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455936B2 (ja) | 半導体装置の製造方法とエッチングシステム | |
TWI711887B (zh) | 低粗糙度之極紫外光微影技術 | |
US6911399B2 (en) | Method of controlling critical dimension microloading of photoresist trimming process by selective sidewall polymer deposition | |
KR100867420B1 (ko) | 반도체제조방법 및 에칭시스템 | |
US20050070111A1 (en) | Etching method and computer storage medium storing program for controlling same | |
US7361607B2 (en) | Method for multi-layer resist plasma etch | |
US9490116B2 (en) | Gate stack materials for semiconductor applications for lithographic overlay improvement | |
US20020063110A1 (en) | Etching of hard masks | |
US20010036732A1 (en) | Method of manufacturing semiconductor device having minute gate electrodes | |
KR20070038444A (ko) | 탄소 기질의 하드마스크를 개방시키는 프로세스 | |
JP2004152784A (ja) | 微細パターンの作製方法及び半導体装置の製造方法 | |
JP2001176861A (ja) | 安定化プラズマ処理 | |
CN101290481A (zh) | 控制特征尺寸收缩的蚀刻工艺 | |
KR20010032913A (ko) | 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법 | |
US7030027B1 (en) | Etching methods and apparatus for producing semiconductor devices | |
US6620575B2 (en) | Construction of built-up structures on the surface of patterned masking used for polysilicon etch | |
JP2009135498A (ja) | エッチング処理において限界寸法の均一性を調節するための方法 | |
JPH10242117A (ja) | 半導体装置の製造方法 | |
TWI681443B (zh) | 整合架構之各種階段期間用於圖案化之修整方法 | |
US7250372B2 (en) | Method for BARC over-etch time adjust with real-time process feedback | |
US6797637B2 (en) | Semiconductor device fabrication method | |
US20220199410A1 (en) | Conformal amorphous carbon layer etch with side-wall passivation | |
US11201062B2 (en) | Method and apparatus for processing a substrate | |
US20130071955A1 (en) | Plasma etching method | |
KR100893675B1 (ko) | 비정질 탄소막 형성 방법 및 이를 이용한 반도체 소자의제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4455936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |