WO2007116512A1 - 半導体デバイス製造方法 - Google Patents

半導体デバイス製造方法 Download PDF

Info

Publication number
WO2007116512A1
WO2007116512A1 PCT/JP2006/307488 JP2006307488W WO2007116512A1 WO 2007116512 A1 WO2007116512 A1 WO 2007116512A1 JP 2006307488 W JP2006307488 W JP 2006307488W WO 2007116512 A1 WO2007116512 A1 WO 2007116512A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor
device manufacturing
recipe
etching
Prior art date
Application number
PCT/JP2006/307488
Other languages
English (en)
French (fr)
Inventor
Keizo Yamada
Minoru Matsuzawa
Original Assignee
Topcon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Topcon Corporation filed Critical Topcon Corporation
Priority to PCT/JP2006/307488 priority Critical patent/WO2007116512A1/ja
Publication of WO2007116512A1 publication Critical patent/WO2007116512A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Definitions

  • the present invention relates to a semiconductor device manufacturing method, and more particularly to a method suitable for managing the characteristics of a process apparatus using an electron beam.
  • the process apparatus has a property that process processing characteristics change over time. For example, if an etching process is considered, and even if a process recipe is optimized for a product, the etching process characteristics of the etching apparatus will change over time, and the etching state of the product will change from the initial state. Transition to different states. In the transition state, the desired etching result cannot be obtained, and if the hole penetration is poor, the gate material is insufficiently etched and the product becomes defective.
  • Patent Document 1 Special Table 2003—517193
  • the present invention has been made in consideration of the above circumstances, and its purpose is to optimize the process in the semiconductor manufacturing process and improve the manufacturing efficiency of the semiconductor device even if the process processing characteristics of the semiconductor processing apparatus change over time. It is to prevent the decrease effectively.
  • a semiconductor device manufacturing method includes a step of irradiating a semiconductor wafer processed by a process apparatus with an electron beam to obtain a process evaluation result, and the process Comparing the evaluation result with the evaluation result recorded in the database, and selecting a new process recipe based on the comparison result and applying the new process recipe to the process processing by the process apparatus.
  • the step of obtaining the process evaluation result includes a step of processing a semiconductor wafer by a process apparatus according to a first process recipe to obtain a processed semiconductor wafer, and the processed semiconductor Irradiating the surface of the wafer with an electron beam, measuring a substrate current generated in the processed semiconductor wafer with the irradiation of the electron beam, and A waveform force of the substrate current, obtaining a process evaluation result, and the comparing step compares the process evaluation result with a standard process evaluation result recorded in a database to determine a difference in the process evaluation result.
  • the step of applying to the process processing includes a step of selecting a second process recipe that cancels the difference in the process evaluation results and applying the process to the process processing by the process device. It is characterized by.
  • the semiconductor device manufacturing method includes a step of combining a plurality of element recipes recorded in the database to synthesize a second process recipe that cancels the difference in the process evaluation results.
  • a step of preparing a plurality of semiconductor wafers manufactured under the same conditions until a process immediately before the process to be evaluated, the plurality of semiconductor wafers, and a one-to-one correspondence with the semiconductor wafers In accordance with a plurality of corresponding process recipes, a process is performed one by one with the process apparatus in a standard state to obtain a plurality of processed semiconductor wafers, and a surface of the plurality of processed semiconductor wafers Irradiating the electron beam one by one, measuring a plurality of substrate currents generated in the plurality of processed semiconductor wafers one by one with the irradiation of the electron beam, and the plurality of substrates Obtaining a plurality of process evaluation results from the current waveform, the plurality of process evaluation results and the plurality of process evaluation results. And storing in the database a pair of process recipes.
  • the semiconductor device manufacturing method is characterized in that the same layout pattern is formed on each of the semiconductor wafers.
  • the semiconductor device manufacturing method is characterized in that the same layout pattern formed on each semiconductor wafer is irradiated with the electron beam to obtain the process evaluation result.
  • dense holes and sparse holes are formed as layout patterns on each of the semiconductor wafers.
  • one or more pairs are combined from the plurality of process evaluation results stored in the database and the plurality of process recipes. It is characterized by being displayed on a computer display.
  • the contents of the process recipe used for process processing in the process apparatus are displayed on a computer display.
  • one or more of the process recipes used in the process processing and a histogram of the process evaluation results respectively corresponding to the process recipes are displayed on a computer display.
  • one or more of the process recipes used in the process processing and the in-plane distribution of the semiconductor wafer in the process evaluation results corresponding to the process recipes are displayed on a computer display. It is characterized by
  • the process recipe used for the process and the process evaluation result are displayed on a computer display as a function of date and time.
  • the contents of the database are transmitted to a host computer using a communication line and stored.
  • FIG. 1 is a block diagram showing a semiconductor device measurement apparatus used for carrying out a semiconductor device manufacturing method according to an embodiment of the present invention.
  • FIG. 2 is a block diagram showing a configuration of a semiconductor device manufacturing apparatus according to the present embodiment.
  • FIG. 3 is a view showing the structure of a sample wafer for examining the characteristics of the etching apparatus according to the present embodiment and its secular change.
  • FIG. 4 is a diagram showing the structure of a product wafer for examining the characteristics of the etching apparatus according to the present embodiment and its secular change.
  • FIG. 5 is a diagram showing a structure of a product wafer in which a TEG is manufactured inside according to the present embodiment.
  • FIG. 6 is a diagram showing a structure of a wafer used for evaluation by extracting a region to be measured for layout pattern force created inside a product wafer according to the present embodiment.
  • FIG. 7 is a diagram showing a method for creating a database according to the present embodiment.
  • FIG. 8 is a view showing the contents of a process recipe for controlling an etching apparatus according to the present embodiment.
  • FIG. 9 is a diagram schematically showing the in-plane distribution of etching results corresponding to three types of process recipes (A, B, C) according to the present embodiment.
  • FIG. 10 is a histogram of etching results corresponding to three types of process recipes (A, B, C) according to the present embodiment.
  • FIG. 11 is a diagram schematically showing in-plane distribution of etching results corresponding to three types of process recipes (D, E, F) according to the present embodiment.
  • FIG. 12 is a diagram showing a histogram of etching results corresponding to three types of process recipes (D, E, F) according to the present embodiment.
  • FIG. 13 is a database diagram showing the relationship between the process recipe and the process result when the etching apparatus according to the present embodiment is in a standard state.
  • FIG. 14 is a block diagram showing an automatic process recipe synthesis apparatus according to the present embodiment.
  • FIG. 15 is a diagram comparing a standard measurement value and a current measurement value according to the present embodiment.
  • FIG. 16 is a flowchart showing an element recipe selection method for setting etching conditions according to the present embodiment.
  • FIG. 17 is a diagram showing a time transition of a process processing result according to the present embodiment.
  • FIG. 18 is a block diagram showing an apparatus configuration for centrally managing information by a host computer in the semiconductor device manufacturing method according to the present embodiment.
  • FIG. 1 shows a semiconductor measuring apparatus used for carrying out the semiconductor device manufacturing method according to the present invention.
  • This semiconductor measuring apparatus irradiates a semiconductor substrate, which is a measurement object (sample), with an electron beam, measures a substrate current induced by the electron beam, and forms a hole formed in the semiconductor substrate from the substrate current.
  • the basic principle is to obtain an evaluation value of the microstructure such as
  • a chamber that accommodates a semiconductor substrate 23 that is an object to be measured (sample).
  • An electron gun 10 for generating an electron beam EB is attached to the upper part of 20.
  • the electron gun 10 includes an electron beam source 11, and a high voltage power source 40 is connected to the electron beam source 11.
  • a condenser lens 12, an aperture 13, a deflection electrode 14, and an objective lens 15 are arranged in this order along the emission direction of the electron flow from the electron beam source 11.
  • the deflection device 100 is connected to the deflection electrode 14 so that the electron beam EB can be deflected with high accuracy.
  • the energy, current amount, and focus state of the electron beam EB can be arbitrarily controlled.
  • an XY stage 21 for supporting the semiconductor substrate 23 and a tray 22 fixed on the XY stage 21 are accommodated inside the chamber 20, an XY stage 21 for supporting the semiconductor substrate 23 and a tray 22 fixed on the XY stage 21 are accommodated.
  • the semiconductor substrate 23 is placed on the tray 22. It is placed.
  • the irradiation direction of the electron beam EB emitted from the electron gun 10 is directed to the surface of the semiconductor substrate 23 placed on the tray 22, and by moving the position of the tray 22 by the XY stage 21, The irradiation position of the electron beam EB to the semiconductor substrate 23 can be adjusted.
  • an electrode is provided inside the chamber 20 for applying a bias voltage to the semiconductor substrate 23, an electrode is provided, and a voltage applying device for supplying a noise voltage to the electrode is provided outside the chamber 20. It has been.
  • the degree of vacuum inside the chamber 20 is maintained at, for example, about 10 to the sixth power [torr].
  • the semiconductor in order to irradiate the semiconductor substrate 23 with the electron beam EB irradiated from the electron gun 10 with a positional accuracy of nm order, the semiconductor is relatively relative to the irradiation axis of the fixed electron beam EB.
  • the position of the substrate 23 is moved by the XY stage 21.
  • a pulse motor, an ultrasonic motor, a piezoelectric element, or the like is used as the driving device for the XY stage 21, a pulse motor, an ultrasonic motor, a piezoelectric element, or the like.
  • the positional accuracy of the semiconductor substrate 23 placed on the XY stage 21 is controlled to about several nm.
  • a current measuring device 30 is connected to the tray 22, and a substrate current induced in the semiconductor substrate 23 is measured by the current measuring device 30 via the tray 22.
  • Current The measuring device 30 includes an AZD converter that AZD converts the measured substrate current value into a digital signal, and outputs the measured value as digital data.
  • an electron beam irradiation position measuring device 180 for measuring the irradiation position of the electron beam EB on the semiconductor substrate 23 is attached to the tray 22.
  • the electron beam irradiation position measurement device 180 outputs the coordinates of the measured electron beam irradiation position (electron beam irradiation coordinates).
  • the irradiation coordinates of the electron beam obtained by the electron beam irradiation position measuring device 180 are used as parameters for forming a secondary electron image and a substrate current waveform, which will be described later.
  • the coordinate system of the irradiation position of the electron beam EB is not particularly limited.
  • the semiconductor measurement device includes a two-dimensional scanning control device (including a pattern matching engine) 110, a current waveform recording device 120, a waveform shaping device 130, a waveform processing device 140, a display device 150, a database device 160, and an electronic device.
  • a beam irradiation position recording device 170 is provided, which is constructed on an information processing device such as a computer.
  • the two-dimensional scanning control device 110 controls the deflecting device 100 so that the electron beam EB scans the surface of the semiconductor substrate 23 when measuring the substrate current, and also controls the electron beam EB with respect to the semiconductor substrate 23. It controls the pattern matching to adjust the irradiation position of the electron beam EB with high accuracy when setting the irradiation position.
  • two-dimensional scanning means that line-shaped scanning is repeated a plurality of times at regular intervals, and is a concept similar to, for example, horizontal scanning and vertical scanning on a television screen.
  • pattern matching is performed to compare the actual pattern and the reference pattern for each semiconductor substrate so that the actual pattern matches the reference pattern. Shift the irradiation position of electron beam EB. This makes it possible to accurately adjust the irradiation position of the electron beam with an accuracy of several nm for each semiconductor substrate.
  • This semiconductor measurement apparatus shifts the irradiation position of the electron beam EB with high precision in pattern matching, and therefore has a high resolution for accurately scanning the electron beam EB in a straight line.
  • a deflection device 100 is provided.
  • the two-dimensional scanning control device 110 includes an image recognition device (including a pattern matching engine) for performing pattern matching, software, and the like.
  • the current waveform recording device 120 stores the waveform of the substrate current value measured by the current measuring device 30 in association with the irradiation coordinates or time of the electron beam EB at that time. Is read from the electron beam irradiation position recording device 170 described above.
  • the waveform shaping device 130 shapes the waveform of the substrate current value to remove unnecessary noise components.
  • the waveform processing device 140 calculates an evaluation value related to the shape of the fine structure formed on the semiconductor substrate 23 by performing waveform processing on the waveform-shaped substrate current waveform.
  • the display device 150 displays the evaluation value.
  • the database device 160 stores the evaluation values in a database.
  • the electron beam irradiation position recording device 170 records the irradiation coordinates of the electron beam obtained by the electron beam irradiation position measuring device 180.
  • the contact hole is described as the measurement target.
  • the position coordinates of the hole to be measured with respect to the control system of the XY stage 21 holding the semiconductor substrate 23, move the XY stage 21 to the irradiation position of the electron beam EB. Align the center of the hall roughly. Then, the electron beam EB is irradiated while scanning two-dimensionally within a predetermined region including the hall, and the pattern image is compared by comparing the image of the secondary electrons generated at that time with the template image. The amount of deviation between the center of the hole and the center of the hole is calculated. This deviation amount is input to the deflecting device 100, and the irradiation position of the electron beam EB is shifted so that the irradiation position of the electron beam EB is accurately aligned with the center of the hole to be measured.
  • the substrate current waveform is obtained by irradiating the semiconductor substrate 23 with the electron beam EB. That is, a predetermined region on the surface of the semiconductor substrate 23 is formed by the electron beam EB with reference to the hole center. 2D scanning.
  • the electron beam EB is irradiated perpendicularly to the surface of the semiconductor substrate 23, the focus position of the objective lens 15 is controlled so that the tip of the electron beam EB has a desired size, and the deflection control device
  • the control voltage to 50 By controlling the control voltage to 50, one-dimensional scanning is repeated at regular intervals and at a constant speed (for example, 10 one-dimensional scanning is performed at regular intervals).
  • a constant speed for example, 10 one-dimensional scanning is performed at regular intervals.
  • the substrate current induced in the semiconductor substrate 23 by the above-described scanning is measured by the current measuring device 30 and converted into an electric signal having a necessary dynamic range.
  • This electrical signal is immediately sampled and converted to a digital signal with the required resolution so that the signal quality is not degraded.
  • the resolution of this digital signal is 16 bits and its sampling frequency is 400 MHz.
  • the irradiation position of the electron beam EB is measured by the electron beam irradiation position measuring device 180.
  • the measurement value of the substrate current obtained by scanning the electron beam EB in this way includes information on the structure of the bottom surface of the hole, and the measurement coordinates (electron electron beam) measured by the electron beam irradiation position measuring device 180 described above. It is digitally recorded in the current waveform recording device 120 (for example, a memory or a hard disk) as waveform information expressed as a function of a beam irradiation position) or a measurement time (electron beam EB irradiation time).
  • the current waveform recording device 120 for example, a memory or a hard disk
  • secondary electrons generated from a minute region on the surface of the semiconductor substrate 23 by the above-described scanning are detected by the secondary electron detector 24.
  • the secondary electrons can be detected by using a well-known photomultiplier, multichannel plate, or simple electrode to directly collect secondary electrons and use them as current signals.
  • the important thing is that a relationship in which the amount of secondary electrons detected by the secondary electron detector 24 is proportional to the amount of secondary electrons actually generated can be obtained.
  • the output value of the secondary electron detector 24 is set to be exactly proportional to the number of input electrons. As a result, secondary electrons are detected linearly from the small signal region to the large signal region.
  • V is used for the purpose of expressing secondary electrons as a binary image, so that the detected value has a large difference between when there is a signal and when there is no signal.
  • the measurement value of secondary electrons obtained by the above-described scanning includes information on the surface structure of the semiconductor substrate 23, and the measurement coordinates (electron beam irradiation) measured by the electron beam irradiation position measuring device 180.
  • the digital information is recorded in the secondary electron image recording device 120 (for example, a memory or a hard disk) as image information expressed as a function of position) or measurement time (irradiation time of the electron beam EB).
  • the backscattered electrons that have generated micro-region forces on the surface of the semiconductor substrate 23 are detected by a backscattered electron detector (not shown), and the backscattered electron image obtained from the detected value is digitally recorded on a backscattered electron image recording device (not shown). Is done.
  • secondary electrons and reflected electrons can be distinguished by differences in energy and emission direction, depending on the type of detection device, they can be handled together without being distinguished.
  • a plurality of units may be arranged. In such a case, the information can be recorded independently according to the number of detectors. Is desirable.
  • one each of the secondary electron detector 24 and the backscattered electron detector may be arranged.
  • the waveform of the substrate current measured as described above is shaped by the waveform processing device 140 in order to remove unnecessary noise and high frequency components.
  • Examples of the waveform processing include moving average filter processing, waveform processing for removing a specific frequency, or filter processing for extracting only a signal of a specific frequency. These waveform shaping processes can be performed in hardware or software.
  • the waveform processing device 140 extracts the edge of the hole in the waveform force of the substrate current. That is, the waveform processing device 140 uses the edge extraction algorithm to extract the edge of the medium force hole of the substrate current waveform described above, and converts the coordinate value of the extracted edge into the XY coordinate system.
  • This embodiment is characterized by the principle of this edge extraction algorithm, and details thereof will be described later.
  • the waveform processing device 140 applies a circular approximation function or an elliptic function to the converted XY coordinate values. Apply a circular approximation function and curve fitting using the least squares method. That is, the edge coordinates of the current waveform described above correspond to the edge coordinates of the hole, and the shape of the edge of the hole can be reproduced by connecting the coordinate values of the edge of the substrate current waveform obtained by one-dimensional scanning. I can do it.
  • the two-dimensional shape of the hole is mathematically expressed. Specifically, an approximate function of, for example, a circle or an ellipse is applied to the above-described converted edge coordinate value, and the approximation function is set so that the error between the approximate function value and the edge coordinate value is minimized. Fitting various parameters that specify This represents the two-dimensional shape of the hole. If such an approximate function is used, the hole shape is accurately maintained even if the relative positions of the holes are deviated. Therefore, even if an alignment error occurs, the effect on the measured value of the hole can be kept small. . It should be noted that what kind of function is adopted as the approximate function is appropriately determined by the design pattern force of the hole to be measured.
  • the waveform processing device 140 calculates the evaluation value of the hole shape by using the above approximate function to which the parameter is fitted. For example, as the evaluation value of a hole, a hole diameter, a hole center position, a hole inclination angle, a hole rotation angle, a hole roundness, a hole distortion amount, an edge roughness, and the like are calculated. When an elliptic function is used as an approximate function, the major axis, minor axis, focus, distortion, rotation, etc. of the ellipse are calculated. These evaluation values are displayed on a display device 150 such as a computer display, or stored in the database device 160 as digital data.
  • This edge extraction algorithm is based on obtaining an evaluation value of the microstructure based on the waveform of the substrate current when the measured waveform of the substrate current is regarded as a differential waveform.
  • the semiconductor measuring apparatus shown in FIG. 1 described above using the semiconductor measuring apparatus shown in FIG. 1 described above, the characteristics of a semiconductor wafer processed in accordance with a predetermined process recipe in the process apparatus are evaluated, and based on the obtained process evaluation result.
  • the process recipe By changing the process recipe to the optimum process recipe, the process processing characteristics of the process equipment are managed to a certain state.
  • the semiconductor device manufacturing method according to the present embodiment can be applied to each process (photoresist process, etching process, etc.) in the semiconductor manufacturing process, but in the present embodiment, it is applied to the etching process. An example will be described.
  • FIG. 2 is a block diagram showing a configuration of the semiconductor device manufacturing apparatus according to the present embodiment.
  • the semiconductor device manufacturing apparatus includes a process apparatus 201 for processing the evaluation wafer 200 and a process processing result evaluation. It comprises an apparatus 202, a database 203, and optimum process recipe selection means 204.
  • EBSCOPE semiconductor device evaluation equipment
  • the accuracy is higher than when using conventional evaluation equipment (SEM, etc.). Since it is possible to measure high process processing results, it is possible to accurately evaluate the fine structure such as the etching process result in the microfabrication process, which makes it possible to select highly accurate process recipes.
  • a semiconductor device manufacturing method using the present semiconductor device manufacturing apparatus will be described below.
  • a process result in an initial state before the processing characteristics of the process apparatus change over time is acquired, and a database 203 is created.
  • the database 203 associates a process processing result obtained when a wafer having the same structure as the evaluation wafer 200 is processed by the process apparatus 201 in advance in accordance with a plurality of process recipes in a one-to-one correspondence with the process recipe or its identification number. accumulate. Details of this database creation method will be described later.
  • the evaluation wafer 200 is evaluated by the process apparatus 201 in accordance with an initial process recipe optimized for the process apparatus 201 in the initial state.
  • a predetermined process is performed on the.
  • the process device 201 may be in any device state.
  • the evaluation wafer 200 is a semiconductor wafer of either a TEG wafer or a product wafer, and details of the structure of these wafers will be described later.
  • a predetermined layout pattern in the process-processed evaluation wafer 200 is measured by the process processing result evaluation apparatus 202 to obtain various process evaluation values.
  • Process The semiconductor device evaluation system (EBSCOPE) using the electron beam induced substrate current shown in Fig. 1 is used as the theoretical result evaluation system 202, and the substrate current induced by irradiating the electron beam to the predetermined layout pattern is measured. Then, this measured value force process evaluation value is obtained.
  • EBSCOPE semiconductor device evaluation system
  • process evaluation values such as hole diameter, hole center position, hole tilt angle, hole rotation angle, hole roundness, hole distortion, and edge roughness are obtained.
  • the optimum process recipe selection means 204 is processed by the process device in the current state using the relationship between the process evaluation results corresponding to the plurality of process recipes stored in the database 203 and one-to-one.
  • the optimum process recipe is selected according to the current state of the process equipment so as to cancel out the difference between the evaluation value of the semiconductor wafer process processing result and the evaluation value of the standard process evaluation result as a reference. Then, the process equipment processes the subsequent semiconductor wafers according to the newly selected process recipe. Details of the method for selecting the process recipe will be described later.
  • the process recipe applied to the process apparatus is changed at any time according to the process evaluation result which is not always the same.
  • this equipment it is possible to select and update the optimal process recipe at any time so that the process result is always constant according to the state of the process equipment that changes over time. It is possible to effectively prevent a decrease in manufacturing efficiency.
  • the characteristics of the etching apparatus will be described in order to obtain the optimum sample structure. It is represented by the following three characteristics.
  • the change in the average etching rate (1) of the entire semiconductor wafer occurs, for example, because the effective plasma power applied to the semiconductor wafer surface changes. More specifically, as the etching apparatus is used, the state of the electrodes of the etching apparatus and the wall of the chamber changes. Since the etching apparatus converts reactive gas into plasma and hits the target object for etching, the electrode itself is etched simultaneously with the target object. For this reason, the initial electrode interval generally differs from the electrode interval after the passage of time. In addition to the etching object, the photoresist film on the surface of the semiconductor wafer is also removed by etching, so that the debris adheres to the chamber wall of the etching apparatus after a lapse of time.
  • the distance between the semiconductor wafer and the electrode and the distance between the semiconductor wafer and the chamber wall change due to the change in the electrode spacing and the contamination of the chamber wall as described above. Changes in the characteristics.
  • the capacitance between the semiconductor wafer and the electrode or between the semiconductor wafer and the chamber wall changes, the plasma energy applied from the plasma generation source to the semiconductor wafer surface changes from the initial state, and the average of the entire semiconductor wafer is changed. The typical etching rate changes.
  • In-plane distribution of the etching rate in the semiconductor wafer (2) is caused by in-plane distribution of plasma energy applied to the semiconductor wafer and non-uniform distribution of chemical substances such as gas flow in the chamber. Occur.
  • the velocity distribution may vary depending on the gas concentration and type, and the temperature distribution of the substrate.
  • the etching rate difference (3) caused by the no-turn density difference is generally called the microloading effect. This may occur due to the difference in the distribution of the gas generated with the etching due to the density of the etching target or the distribution of the gas supplied to perform the etching.
  • Figure 3 shows the structure of a sample wafer used to investigate the characteristics of the etching system and its aging.
  • a single standard wafer 300 for checking etching characteristics has a plurality of regions called chips each having the same layout.
  • chips each having the same layout.
  • a dense hole 304 and a sparse hole 305 are formed in order to make the microloading effect stronger. If necessary, prepare different hole sizes. Or, you can use a structure with grooves around the hole, such as a damascene structure.
  • a force ellipse showing only a circle as the hole shape and other shapes may be added.
  • At least the number of process recipes are prepared for semiconductor wafers having the layout described above formed on a thin film to be etched such as a silicon oxide film or a low dielectric constant insulating thin film by a resist pattern.
  • the initial state of the sample wafer must be strictly equal. Care must be taken to ensure that these semiconductor wafers have exactly the same shape as they define the initial state of subsequent processes.
  • FIG. 4 shows the structure of the product wafer for examining the characteristics of the etching apparatus and its secular change.
  • This figure shows a region 401 obtained by enlarging a part of one chip in a product wafer 400 for confirming etching characteristics, which is a product wafer, and a hole 402 formed in the region.
  • the product wafer since the product wafer includes a complicated structure such as a diffusion region or a transistor in the base, if the manufacturing time is different, these structures are not completely the same for each product wafer, and the initial state is exactly the same. It is often difficult to obtain product wafers. Therefore, when using product wafers as measurement targets, a large number of product wafers are pre-prepared to the line at the same time in advance so that the same state can be obtained with multiple product wafers. Keep it in a vacuum! /, And keep it in a container filled with inert gas so that its characteristics do not change, and take it out when necessary.
  • FIG. 5 shows the structure of a product wafer having a TEG fabricated therein.
  • This figure shows a TEG region 501 of one chip in a product wafer for etching characteristic confirmation (with a TEG region) 500, and a hole 502 formed in that region.
  • a test pattern called TEG can be put in a scribe line or a surplus area inside the chip, and an arbitrary pattern can be formed and used as a measurement target.
  • TEG test pattern
  • FIG. 6 shows the structure of a wafer used for evaluation by extracting a measurement target region by a computer by using a layout pattern force created inside a product wafer.
  • This figure shows a selected region 601 of one chip in a product wafer (with a selected region) 600 for confirming etching characteristics, which is a product wafer, and a hole 602 formed in that region.
  • the layout is subjected to a computer analysis, and a process failure is likely to occur (the process window is the smallest). Extract as In the case of an etching process, the process window is sensitive to the density of the layout, as in the microloading effect described above, and therefore, for example, the most dense or sparse hole area is selected as a measurement object from the layout.
  • a wiring layer for example, a copper wiring layer
  • the wiring pattern shrinks under the influence of subsequent process processing, and the hole at the very end of the wiring also loses its force on the wiring pattern.
  • the hole at the end may be used as the measurement target.
  • a complicated structure such as an additional pattern for OPC (Optical Proximity Correction) has a small process window, so it can be measured.
  • the product can work as if it were a process TEG. (Baichi Yanore TEG)
  • Figure 7 shows how to create a database.
  • At least the number of process recipes are prepared for sample wafers having the same characteristics as the same layout pattern manufactured under the same conditions up to the process immediately before the evaluation target process.
  • three wafers are prepared: an evaluation wafer or mass production wafer 1 700A, an evaluation wafer 1 or mass production wafer 2 700B, and an evaluation wafer or mass production wafer 3 700C.
  • this sample wafer is a semiconductor wafer with a resist pattern.
  • the semiconductor wafers are subjected to an etching process in order according to each process recipe in the same chamber to be measured (S701).
  • the evaluation wafer or the mass production wafer 1 700A is etched according to the process recipe A, and then the evaluation wafer or the mass production wafer 2 700B is etched according to the process recipe B.
  • the wafer for evaluation or the wafer for mass production 3 700 C is etched according to process recipe C.
  • the semiconductor wafer that has undergone these process treatments is stripped of the resist, if necessary, and washed to obtain three types of measurement wafers.
  • these measurement wafers were introduced into a semiconductor device evaluation apparatus (EBSCOPE) using electron beam induced substrate current, and each chip in each semiconductor wafer was irradiated with an electron beam in turn, thereby The induced substrate current value is measured, and various process evaluation quantities are measured (S702).
  • EBSCOPE semiconductor device evaluation apparatus
  • Typical examples of measured process evaluation values include hole position, hole top diameter, hole bottom diameter, hole tilt angle, substrate current amount, hole bottom residue amount, hole strain amount, and substrate current over time. and so on.
  • various types of measurement data are obtained corresponding to the three process recipes (A, B, C).
  • each measured value is recorded and held in a database as digital data as a function of position coordinates or a function of time.
  • distribution A 703A, distribution B 703B, and distribution C 703C which are in-plane distributions of etching characteristics, are obtained and recorded in a database in a one-to-one correspondence with the contents of the process recipe. That is, for example, process recipe A has a distribution A as a process evaluation result.
  • the database is expanded by repeating the preparation and measurement of evaluation wafers by the number of process recipes shown in the example of three types of process recipes. Even if the process equipment is the same type, the characteristics of each equipment are different, so it is necessary to create these databases using the same process equipment. In order to select process recipes in other process equipment even if they are of the same type, it is desirable to create a new database in that process equipment.
  • FIG. 8 is a diagram showing the contents of a process recipe for controlling the etching apparatus.
  • the process recipe 800 for example, the type of gas used for the process and the flow rate ratio, the back pressure of the process chamber, the plasma power, the temperature of the substrate, and the etching time are described.
  • the process recipe for controlling a process apparatus other than the etching apparatus other parameters necessary for performing the process are also described.
  • the contents of the process recipe can be displayed on a computer display.
  • FIG. 9 is a diagram schematically showing the distribution in the semiconductor wafer surface of the etching results corresponding to the three types of process recipes (A, B, C).
  • This figure shows how the distribution A, distribution B, and distribution C, which are the data obtained by the database creation method explained with reference to Fig. 7, are distributed in the actual semiconductor wafer plane. Visual understanding Each is shown schematically so that it can be easily performed.
  • the in-plane distribution display screen 900 due to the difference in the process recipe shows the state displayed on the computer display, and the three types of etching results obtained by applying the three types of process recipes to the process equipment in the surface of the semiconductor wafer. This is an example of the distribution displayed simultaneously with the name of the process recipe used and the name of the chamber so that the difference between them can be easily confirmed.
  • the computer display can display one or more results.
  • the outer peripheral portion 901 indicates the region where the etching progress is slowest in the semiconductor wafer surface
  • the intermediate portion 902 is Etching is progressing more than the outer peripheral portion 901
  • the central portion 903 indicates a region where etching progresses most in the surface of the semiconductor wafer.
  • the outer peripheral portion 904 in the distribution within the semiconductor wafer surface of the etching result obtained when using the process recipe B shows a region where the etching progress is slow in the semiconductor wafer surface, and the process recipe A was used.
  • the intermediate portion 905 is more etched than the outer peripheral portion 904, and is in the same etching state as the central portion 903 when the process recipe A is used.
  • the central portion 906 indicates a region where etching proceeds most in the semiconductor wafer.
  • the outer peripheral portion 907 in the distribution within the semiconductor wafer surface of the etching result obtained when using the process recipe C indicates a region where the etching progress is slowest in the semiconductor wafer surface, and the process recipe B is used.
  • the etching state is the same as that of the intermediate portion 905.
  • the intermediate portion 908 is more etched than the outer peripheral portion 907 and is in the same etching state as the central portion 906 when the process recipe B is used.
  • the central portion 909 indicates a region where etching proceeds most in the surface of the semiconductor wafer.
  • process recipe C is used, the average etching progress rate in the semiconductor wafer surface is faster than when process recipes A and B are used.
  • FIG. 10 is a histogram of the etching results corresponding to the three types of process recipes (A, B, C).
  • the display form of the three types of in-plane distribution of the semiconductor wafer shown in FIG. 9 is changed, and a histogram is created using the same measurement data.
  • the histogram display screen 1000 shows the state displayed on the computer display, and the results obtained by the three types of process recipes can be displayed simultaneously, and the difference between them can be easily confirmed.
  • the computer display can display one or more results.
  • the vertical axis represents the frequency
  • the horizontal axis represents the EBS measurement value (for example, substrate current value) that is the process evaluation result.
  • Histogram 1001 of EBS measurement values when process recipe A is used is used
  • the average value of 100 is the optimum etching amount, the average value is 20 lower, indicating that the average etching amount of the entire semiconductor wafer is insufficient.
  • Histogram 1002 of EBS measurement values when process recipe B is used is used
  • the average value of 100 is the optimum etching amount, it means that the average etching amount in the entire semiconductor wafer is optimal.
  • FIG. 11 is a diagram schematically showing the in-plane distribution of the etching result corresponding to the three types of process recipes (D, E, F).
  • This figure shows the distributions D, E, and F, which are data obtained as a result of applying process recipes 0, E, and F using the database creation method described with reference to FIG. This is a schematic representation of how the force is distributed in the plane and easy to understand visually.
  • the in-plane distribution display screen 1100 due to the difference in the process recipe shows the state displayed on the computer display, and the three types of etching results obtained by applying the three types of process recipes are used as the name of the process recipe used. This is an example of displaying together with a chamber name so that the difference between them can be easily confirmed. One or more types of results can be displayed on the computer display.
  • the outer peripheral portion 1101 in the distribution within the semiconductor wafer surface of the etching result obtained when using the process recipe D indicates a region where the etching progress is slowest in the semiconductor wafer surface, and the intermediate portion 1102 is Etching is progressing more than the outer peripheral portion 901, and the central portion 1103 indicates the region where etching is most advanced in the surface of the semiconductor wafer.
  • the outer peripheral portion 1104 in the distribution within the semiconductor wafer surface of the etching result obtained when Process Recipe E is used has the slowest etching progress within the surface of the semiconductor wafer. This shows the same etching state as the intermediate portion 1102 when the process recipe A is used.
  • the intermediate portion 1105 is in the same etching state as the outer peripheral portion 1104.
  • a central portion 1106 indicates a region where etching is most advanced in the surface of the semiconductor wafer.
  • An outer peripheral portion 1107 in the semiconductor wafer surface distribution of the etching result obtained when the process recipe F is used indicates a region where the etching progress is the fastest in the semiconductor wafer surface.
  • the intermediate portion 1108 is in the same etching state as the central portion 1106 when the process recipe E, which is slower in etching than the outer peripheral portion 1107, is used.
  • the central portion 1109 shows the same etching state as the outer peripheral portion 1107.
  • FIG. 12 is a histogram of the etching results corresponding to the three types of process recipes (D, E, F).
  • This figure is a modification of the display format of the three types of semiconductor wafer in-plane distribution shown in Fig. 11, and a histogram is created using the same measurement data.
  • the histogram display screen 1200 shows the state displayed on the computer display, and the results obtained by the three types of process recipes can be displayed simultaneously, and the difference between them can be easily confirmed.
  • the computer display can display one or more results.
  • the vertical axis represents frequency
  • the horizontal axis represents the EBS measurement value (for example, board current value) that is the process evaluation result.
  • the histogram 1101 of EBS measurement values when the process recipe D is used has an average value of 80 and a distribution of 80. If the average value of 100 is the optimum etching amount, the average value is 20 lower, indicating that the average etching amount of the entire semiconductor wafer is insufficient.
  • the histogram 1102 of EBS measurement values when using the process recipe E has an average value of 100 and a distribution of 50. If the average value of 100 is the optimum etching amount, it means that the average etching amount in the entire semiconductor wafer is optimal.
  • the histogram 1103 of the EBS measurement values when the process recipe F is used has an average value of 110 and a distribution of 80. If an average value of 100 is the optimum etching amount, the average value is 10 more, indicating that the average etching amount is too large for the entire semiconductor wafer.
  • Process processing according to process recipes 0, E, F shown as examples in Figs. 11 and 12 It is important to be able to change both the distribution of etching amount in the semiconductor wafer surface and the average value of etching amount.
  • FIG. 13 is a database diagram showing the relationship between the process recipe and the process result when the etching apparatus is in the standard state.
  • the process recipe database 1300 stores ten types of process recipes a to j, and the process processing results obtained when each process recipe is applied to the etching apparatus in the standard state are residues, Stored for hole size and distribution. For example, for residues, it indicates that the residues decrease in the order of 1, 2, and 3. For hole size, it indicates that the size increases in the order of 1, 2. For distribution, it indicates that the distribution decreases in the order of 1, 2. .
  • process recipe database 1300 Although arbitrary process recipes can be stored in the process recipe database 1300, it is not practical to obtain all combinations experimentally because it takes time. Since the number of process recipe sets is minimized, selection is necessary.
  • this database is characterized by collecting a group of recipes whose process processing results change orthogonally.
  • “orthogonal” means that process parameters that change only one process processing result parameter are selected and experimented, and stored in the database. For example, comparing recipe a and recipe b in Fig. 13, only the hole size has changed from 1 to 2, and the residue and distribution are both 1 and have not changed. Other recipes can be created so that only one process result of each residue, hole size, and distribution changes.
  • a process apparatus such as an etching apparatus with control is often used in a region where the effect becomes linear with respect to a change in a certain process parameter (linear control).
  • linear control As is known in Taguchi method, etc., if the process result changes non-linearly in response to changes in process parameters, it is not intended! Many side reactions are likely to occur. Because.
  • the effect of one process parameter is that the change in other process parameters is small and Can be assumed to be linear.
  • a minimum combination of functions can be considered.
  • the state of an arbitrary etching apparatus is considered to be expressed by an appropriate combination of these functions.
  • FIG. 14 is a block diagram showing an automatic process recipe synthesizing apparatus.
  • This automatic process recipe synthesizer uses a process evaluation device to evaluate the semiconductor wafer processed by the initial process recipe.
  • the difference analysis engine 1402 analyzes the difference between various evaluation values between the measurement quantity 1400 and the standard quantity 1401 and converts it into data.
  • the synthesis function processing unit 1403 selects one of the process recipes stored in the database or cancels the element so as to cancel the difference in the evaluation result based on the analysis result of the difference analysis engine 1402. Select multiple element recipes from recipe set 1404, synthesize a new process recipe from them, and return the process state to the standard state Create the best recipe 1405 that can be used.
  • the element recipe set 1404 is a process recipe that can change the characteristics for each element, such as a recipe that changes the size of the hole, a recipe that eliminates residue at the bottom of the hole, or a recipe that changes the distribution in the etching surface. It accumulates independently.
  • the total etching amount is 100 when the characteristics of the etching apparatus are in the initial state and the process is performed according to the initial process recipe.
  • the total etching of the process recipe set at the initial stage Select multiple element recipes from Element Recipe Set 1404 so that the ability to select a new process recipe with a total etching amount that is 20 larger than the amount, or to increase the total etching amount by 20 Those powers also synthesize new process recipes. Details of the element recipe selection method will be described later.
  • the total etching amount is 100 for semiconductor wafers that are etched after that, despite the aging characteristics of the etching equipment. Can be etched normally.
  • the optimum process recipe is selected or synthesized by this process recipe automatic synthesizing apparatus, and is output as a new process recipe for operating the process apparatus.
  • FIG. 15 is a diagram comparing the standard measurement value with the current measurement value.
  • This figure shows a state in which the standard measurement value and current measurement value comparison display screen 1500 is displayed on the computer display.
  • the vertical axis represents the frequency
  • the horizontal axis represents the EBS measurement value (for example, the substrate current value) that is the process evaluation result.
  • the standard measurement value 1501 is a histogram showing the standard process evaluation result of the semiconductor wafer etched by the initial process recipe when the etching apparatus is in the initial state (standard state).
  • the central value of EBS measurement is 100 and the distribution is 20.
  • the current measured value 15 02 is the initial process ratio in the current state after the time has elapsed.
  • the results of process evaluation of semiconductor wafers processed by PI are displayed as a histogram.
  • the central value of EBS measurement value is 80 and the distribution is 20, and the central value is 20 lower than the distribution when the etching equipment is in the initial state.
  • the in-plane distribution of the etching results obtained by the etching apparatus in the current state and the in-plane distribution in the standard state can be confirmed simultaneously.
  • the degree of deterioration of etching characteristics due to aging can be easily confirmed.
  • FIG. 16 is a flowchart showing an element recipe selection method, which is another process recipe selection method for setting etching conditions.
  • a predetermined hole is measured by the semiconductor device evaluation apparatus (EBSCOPE) using the electron beam induced substrate current shown in FIG. 1, and a measurement result such as a substrate current value is obtained and inputted (S1600).
  • EBSCOPE semiconductor device evaluation apparatus
  • the hole size (upper and lower holes) is confirmed (S1601).
  • S1601 when the hole size is small (S1601; Yes), an element recipe for opening a large hole is selected (S1602), and then the process proceeds to confirmation of the amount of residue (S1603).
  • the process shifts to confirmation of the amount of residue without changing the element recipe (S1603).
  • FIG. 17 is a diagram showing a time transition of the process processing result.
  • the daily device status tracking display screen 1700 shows the status displayed on the computer display.
  • the horizontal axis of the graph represents the elapsed date and time, and the vertical axis represents the EBS measurement value (for example, substrate current value) as the process evaluation result.
  • the semiconductor device evaluation apparatus EBSCOPE
  • the EBS measurement value such as the substrate current value is obtained. Display the EBS measurement and selected process recipe as a function of date and time. This figure shows an example of measuring once a day.
  • FIG. 17 will be described with time in order of elapsed time.
  • process recipe A is selected, and for the semiconductor wafer processed by the process equipment according to the process recipe A, measurement is performed by EBSC OPE performed at the beginning of the first day.
  • the EBS measurement value 1701 obtained as a result of is consistent with the control value 1706, which is in good condition.
  • the EBS measurement value 1701 on the first day always shows a constant value (the first measurement value).
  • a plurality of semiconductor wafers are continuously processed using process recipe A, and the results of the process processing gradually change over time due to aging of the process equipment. Unlike the initial state.
  • the process recipe B is selected so as to eliminate the difference between the EBS measurement value 1702 and the management value 1706 using the above-described optimum recipe selection means. And changed As a result of measuring the semiconductor wafer processed according to the process recipe B, the EBS measurement value 1703 again matches the control value 1706.
  • the EBS measurement value 17 04 is again out of the control value 1706 in the semiconductor wafer measurement result on the 4th day, and the process recipe is changed from B to C on the 5th day.
  • the EBS measurement value 1705 matches the control value 1706.
  • the semiconductor wafer after the process processing is periodically measured, and when the measured value deviates from the control value 1706, the process recipe is changed.
  • the measurement result of the processed semiconductor wafer is always controlled to be close to the control value 1706. .
  • Fig. 17 shows an example in which measurement is performed in increments of one day, so the measured value is controlled stepwise. However, if the measurement frequency is increased, the measurement value can be controlled more continuously, and the reference value force shifts. The process recipe can be changed when the is smaller. However, in this case, the time required for the measurement increases, and as a result, the process throughput of the semiconductor wafer decreases and the product output decreases.
  • the recipe can be automatically synthesized and used according to the function.
  • the process processing results of the process equipment are measured four times at 6-hour intervals to determine the conditions only once, and the process processing results for one day (four times) are measured as time functions.
  • the function is used at the time of mass production, and the functional force predicts the amount of change in the state of the process equipment every few hours, and the optimum process recipe for correcting it is obtained, and the process equipment processes the process according to the optimum process recipe.
  • the frequency of measurement of the semiconductor wafer may be about once a day, or the measurement frequency may be further reduced if the function reproducibility is excellent.
  • FIG. 18 is a block diagram showing a device configuration for centrally managing information by the host computer.
  • information on various process devices is required to be stored in the local database 1801 that each process processing result evaluation device 1800 has.
  • the data is uploaded and stored in the host computer 1803 using a communication line 1802 such as a LAN (Local Area Network) or a WAN (Wide Area Network).
  • a communication line 1802 such as a LAN (Local Area Network) or a WAN (Wide Area Network).
  • the information of various process devices can be centrally managed in the process management system that manages the factory.
  • process recipes created by other process equipment can be diverted to automatic process management of the same type of process equipment that exists in many plants.
  • the process recipe that can grasp the variation in the characteristics of the process apparatus by measuring a semiconductor wafer that has actually been processed, and cancels the variation in the process processing result caused by the aging of the process apparatus. Since the process can be continued with the optimum selection, the process processing result can be kept constant for a longer time than before.
  • an optimal process recipe can be selected based on product-specific layout information, it is possible to handle individual products rather than process control using only one process window obtained from a single TEG wafer. An effective wide process window can be used.
  • the present invention is expressed as a semiconductor device manufacturing method.
  • the present invention is not limited to this.
  • the semiconductor device inspection method, the semiconductor device analysis method, the semiconductor device You may express as a vice analysis method, a semiconductor device evaluation method, etc.
  • a display device such as an LCD (Liquid Crystal Display) is also an object of the present invention.
  • the present invention is suitable for process optimization in a semiconductor device manufacturing process.

Abstract

　本発明の課題は、半導体プロセス装置のプロセス処理特性が経年変化したとしても、半導体製造プロセスにおけるプロセスを最適化し、半導体デバイスの製造効率の低下を有効に防止することにある。 　本発明に係る半導体デバイス製造方法は、プロセス装置によりプロセス処理された半導体ウェハーに対して電子ビームを照射してプロセス評価結果を得るステップと、前記プロセス評価結果とデータベースに記録された評価結果とを比較するステップと、比較結果に基づいて新たなプロセスレシピを選択して、前記プロセス装置によるプロセス処理に適用するステップと、を含む。

Description

明 細 書
半導体デバイス製造方法
技術分野
[0001] 本発明は、半導体デバイス製造方法に関し、特に電子ビームを利用してプロセス装 置の特性管理を行うのに好適な方法に関する。
背景技術
[0002] 半導体製造工場では、複数種類のプロセス装置を使用している。また、量産を行う 際には、研究開発用の試作とは異なり同一製品を大量に製造するため、同一種類の 半導体製造装置を複数台同時に使用している。そこでは、製造する製品が決定した 際にその製品に対応した最適なプロセスレシピが作成され、半導体製造装置はその プロセスレシピに従って半導体ウェハーに対してプロセス処理を行い、製品の大量生 産が行われている。
しかし、プロセス装置は、プロセス処理特性が経年変化する性質を持っている。例 えばエッチングプロセスを考えた場合、ー且プロセスレシピがある製品に対して最適 化されても、時間が経過するに従いエッチング装置のエッチング処理特性が変化し てしまい、製品のエッチング状態が初期状態とは異なった状態に遷移する。その遷 移した状態では、所望のエッチング処理結果を得られず、ホールの貫通不良ゃゲー ト材料のエッチング不足等が生じ、製品が不良品となる。
[0003] し力しながら、プロセス装置のプロセス処理特性に経年変化がある力否かは、一連 の半導体製造プロセスがすべて終了して製品又は TEG (Test Element Group)が完 成した後に、その製品又は TEGの電気的テストを行った時点で初めて判明していた 。 TEGを用いてプロセス処理特性を確認する例として、例えば特許文献 1に記載の 技術がある。
[0004] 一方、上述の様なプロセス装置の経年変化に対応するために、半導体製造工場で はプロセス装置の予防的メンテナンスが行われている。例えば、エッチング装置など ではプロセス処理結果に関わらず強制的に 200時間毎にダウン状態に移行され、メ ンテナンスが行われている。しかし、メンテナンスを行うとプロセス装置の基本特性が 変化する場合があるため、メンテナンス後に実際に半導体ウェハーに対してエツチン グ処理を行い、その半導体ウェハーを割り、 SEM (Scanning Electron Microscope)や TEM (Transmission Electron Microscope)を用いてその断面構造の解析を行ってプ ロセス結果を確認して ヽた。
特許文献 1：特表 2003— 517193号公報
発明の開示
発明が解決しょうとする課題
[0005] 上述のように、半導体製造工場には多数のプロセス装置が存在する力 プロセス装 置は時間の経過と共にプロセス処理特性が変化するため、同一のプロセスレシピに 従ってプロセス処理を続けると、やがて製品の不良が発生するという課題があった。 また、プロセス装置の経年変化によりプロセス処理結果が不良の状態で製品が製 造され続けていた場合でも、製品又は TEGの電気的テストに至るまでには数ケ月の 時間を要するために、プロセス不良が判明するまでの期間に多数の不良品を作製し 続けてしまうといった課題があった。
[0006] 本発明は上記事情を考慮してなされたもので、その目的は、半導体プロセス装置の プロセス処理特性が経年変化したとしても、半導体製造プロセスにおけるプロセスを 最適化し、半導体デバイスの製造効率の低下を有効に防止することである。
課題を解決するための手段
[0007] 上記の課題を解決するため、本発明に係る半導体デバイス製造方法は、プロセス 装置によりプロセス処理された半導体ウェハーに対して電子ビームを照射してプロセ ス評価結果を得るステップと、前記プロセス評価結果とデータベースに記録された評 価結果とを比較するステップと、比較結果に基づ 、て新たなプロセスレシピを選択し て、前記プロセス装置によるプロセス処理に適用するステップと、を含む。
[0008] 前記半導体デバイス製造方法において、前記プロセス評価結果を得るステップは、 半導体ウェハーを第一プロセスレシピに従って、プロセス装置によってプロセス処理 し、プロセス処理済半導体ウェハーを得るステップと、前記プロセス処理済み半導体 ウェハーの表面に電子ビームを照射するステップと、前記電子ビームの照射に伴つ て前記プロセス処理済半導体ウェハーに発生する基板電流を測定するステップと、 前記基板電流の波形力 プロセス評価結果を得るステップと、を含み、前記比較する ステップは、前記プロセス評価結果とデータベースに記録された標準プロセス評価結 果とを比較して、プロセス評価結果の差を得るステップを含み、前記プロセス処理に 適用するステップは、前記プロセス評価結果の差を打ち消す第二プロセスレシピを前 記データベース力 選択して、前記プロセス装置によるプロセス処理に適用するステ ップを含む事を特徴とする。
[0009] 前記半導体デバイス製造方法において、前記データベースに記録された複数のェ レメントレシピを組み合わせて、前記プロセス評価結果の差を打ち消す第二プロセス レシピを合成するステップを含む事を特徴とする。
[0010] 前記半導体デバイス製造方法において、評価対象プロセスの直前のプロセスまで 同一の条件で作製された複数の半導体ウェハーを用意するステップと、前記複数の 半導体ウェハーに、該半導体ウェハーと 1対 1に対応する複数のプロセスレシピに従 つて、 1枚ずつ標準状態の前記プロセス装置によってプロセス処理を行い、複数のプ ロセス処理済み半導体ウェハーを得るステップと、前記複数のプロセス処理済み半導 体ウェハーの表面に 1枚ずつ前記電子ビームを照射するステップと、前記電子ビーム の照射に伴って前記複数のプロセス処理済み半導体ウェハーに発生する複数の基 板電流を 1枚ずつ測定するステップと、前記複数の基板電流波形から複数のプロセ ス評価結果を得るステップと、前記複数のプロセス評価結果と前記複数のプロセスレ シピを対にして前記データベースに蓄積するステップと、を含む事を特徴とする。
[0011] 前記半導体デバイス製造方法において、それぞれの前記半導体ウェハー上に同 一のレイアウトパターンが形成されている事を特徴とする。
[0012] 前記半導体デバイス製造方法において、それぞれの前記半導体ウェハー上に形 成された同一のレイアウトパターンに、前記電子ビームを照射して前記プロセス評価 結果を得る事を特徴とする。
[0013] 前記半導体デバイス製造方法において、それぞれの前記半導体ウェハー上にレイ アウトパターンとして密ホールと疎ホールが形成されている事を特徴とする。
[0014] 前記半導体デバイス製造方法にぉ 、て、前記データベースに蓄積された前記複数 のプロセス評価結果と前記複数のプロセスレシピの対の中から、 1対以上の組をコン ピュータディスプレイに表示する事を特徴とする。
[0015] 前記半導体デバイス製造方法において、前記プロセス装置でプロセス処理に使用 している前記プロセスレシピの内容をコンピュータディスプレイに表示する事を特徴と する。
[0016] 前記半導体デバイス製造方法において、前記プロセス処理に用いた 1つ以上の前 記プロセスレシピと、前記プロセスレシピにそれぞれ対応する前記プロセス評価結果 のヒストグラムと、をコンピュータディスプレイに表示する事を特徴とする。
[0017] 前記半導体デバイス製造方法において、前記プロセス処理に用いた 1つ以上の前 記プロセスレシピと、前記プロセスレシピにそれぞれ対応する前記プロセス評価結果 の半導体ウェハー面内分布と、をコンピュータディスプレイに表示する事を特徴とする
[0018] 前記半導体デバイス製造方法にお!、て、前記プロセス処理に用いた前記プロセス レシピと、前記プロセス評価結果と、を日時の関数としてコンピュータディスプレイに 表示する事を特徴とする。
[0019] 前記半導体デバイス製造方法において、前記データベースの内容をホストコンビュ ータに対して通信回線を用いて伝達し、記憶させる事を特徴とする。
発明の効果
[0020] 本発明によれば、半導体プロセス装置のプロセス処理特性が経年変化したとしても 、半導体製造プロセスにおけるプロセスを最適化し、半導体デバイスの製造効率の 低下を有効に防止することが出来る。
図面の簡単な説明
[0021] [図 1]本発明の実施形態に係る半導体デバイス製造方法を実施するために用いる半 導体デバイス測定装置を示したブロック図である。
[図 2]本実施形態に係る半導体デバイス製造装置の構成を示すブロック図である。
[図 3]本実施形態に係るエッチング装置の特性およびその経年変化を調べるための サンプルウェハーの構造を示した図である。
[図 4]本実施形態に係るエッチング装置の特性およびその経年変化を調べるための 製品ウェハーの構造を示した図である。 [図 5]本実施形態に係る内部に TEGが作製された製品ゥヱハーの構造を示した図で ある。
[図 6]本実施形態に係る製品ウェハー内部に作られたレイアウトパターン力 測定対 象領域をコンピュータ抽出して評価に用いるウェハーの構造を示した図である。
[図 7]本実施形態に係るデータベースを作成する方法を示した図である。
[図 8]本実施形態に係るエッチング装置制御用のプロセスレシピの内容を示した図で ある。
[図 9]本実施形態に係る 3種類のプロセスレシピ (A、 B、 C)に対応するエッチング結 果の半導体ウェハー面内分布を模式的に示した図である。
[図 10]本実施形態に係る 3種類のプロセスレシピ (A、 B、 C)に対応するエッチング結 果をヒストグラム化した図である。
[図 11]本実施形態に係る 3種類のプロセスレシピ (D、 E、 F)に対応するエッチング結 果の半導体ウェハー面内分布を模式的に示した図である。
[図 12]本実施形態に係る 3種類のプロセスレシピ (D、 E、 F)に対応するエッチング結 果をヒストグラム化した図である。
[図 13]本実施形態に係るエッチング装置が標準状態の場合のプロセスレシピとプロ セス処理結果の関係を示したデータベースの図である。
[図 14]本実施形態に係るプロセスレシピ自動合成装置を示すブロック図である。
[図 15]本実施形態に係る標準測定値と現在測定値とを比較する図である。
[図 16]本実施形態に係るエッチング条件を設定するためのエレメントレシピ選択方法 を示すフローチャートである。
[図 17]本実施形態に係るプロセス処理結果の時間推移を示す図である。
[図 18]本実施形態に係る半導体デバイス製造方法におけるホストコンピュータで情報 を一元管理する装置構成を示すブロック図である。
符号の説明
10 電子銃
11 電子ビーム源
12 コンデンサレンズ 13 アパーチャ一
14 偏向電極
15 対物レンズ
20 チャンバ一
21 XYステージ
22 トレイ
23 半導体基板
24 二次電子検出器
30 電流測定装置
40 高圧電源
100 偏向装置
110 2次元走査制御装置 (パターンマッチングエンジン）
120 電流波形記録装置
130 波形整形装置
140 波形処理装置
150 表示装置
160 データベース装置
170 電子ビーム照射位置記録装置
180 電子ビーム照射位置測定装置
発明を実施するための最良の形態
[0023] 以下、図面を参照して本発明の一実施形態について説明する。
図 1に、本発明に係る半導体デバイス製造方法を実施するために用いる半導体測 定装置を示す。
この半導体測定装置は、測定対象物 (試料)である半導体基板に電子ビームを照 射し、該電子ビームによって誘起された基板電流を測定し、該基板電流から上記半 導体基板に形成されたホール等の微細構造の評価値を得ることを基本原理としてい る。
[0024] 同図に示すように、測定対象物 (試料)である半導体基板 23を収容するチャンバ一 20の上部には、電子ビーム EBを発生する電子銃 10が取り付けられている。電子銃 10は電子ビーム源 11を備え、この電子ビーム源 11には高圧電源 40が接続されて ヽ る。電子銃 10の内部には、上記電子ビーム源 11からの電子流の放出方向に沿って 、コンデンサレンズ 12、アパーチャ一 13、偏向電極 14、対物レンズ 15がこの順に配 置されている。このうち、偏向電極 14には偏向装置 100が接続され、電子ビーム EB を高精度で偏向可能となっている。また、電子ビーム EBのエネルギー、電流量、フォ 一カス状態も任意に制御可能となって 、る。
[0025] チャンバ一 20の内部には、半導体基板 23を支持するための XYステージ 21と、こ の XYステージ 21上に固定されたトレイ 22とが収容され、トレイ 22上には半導体基板 23が載置されている。上記電子銃 10から放出される電子ビーム EBの照射方向は、 トレイ 22上に載置された半導体基板 23の表面に向けられており、 XYステージ 21でト レイ 22の位置を移動させることにより、半導体基板 23に対する電子ビーム EBの照射 位置を調整することが可能となって 、る。
[0026] また、チャンバ一 20内部には、電子ビーム EBの照射に伴って半導体基板 23の表 面力も放出される二次電子を検出するための二次電子検出器 24が設けられている。 他には、チャンバ一 20内部には、半導体基板 23にバイアス電圧を印加するための 図示しな!、電極が設けられ、この電極にノィァス電圧を供給する電圧印加装置はチ ヤンバー 20外部に設けられている。チャンバ一 20の内部の真空度は、例えば 10の マイナス 6乗 [torr]程度に維持される。
[0027] ここで、電子銃 10から照射された電子ビーム EBを nmオーダーの位置精度で半導 体基板 23に照射するために、固定された電子ビーム EBの照射軸に対して相対的に 半導体基板 23の位置を XYステージ 21により移動させるようになって 、る。 XYステ ージ 21の駆動装置としてはパルスモーターや超音波モーターあるいは圧電素子な どが利用される。レーザー測長器やレーザースケール等高精度測定技術を併用する ことにより、 XYステージ 21上に載置された半導体基板 23の位置精度は数 nm程度 に制御される。
[0028] トレイ 22には、電流測定装置 30が接続されており、半導体基板 23に誘起された基 板電流がトレイ 22を介して電流測定装置 30により測定されるようになっている。電流 測定装置 30は、測定した基板電流値をデジタル信号に AZD変換する AZD変換 器を備えており、測定値をデジタルデータとして出力する。
[0029] また、トレイ 22には、半導体基板 23上での電子ビーム EBの照射位置を測定するた めの電子ビーム照射位置測定装置 180が取り付けられて 、る。電子ビーム照射位置 測定装置 180は、測定した電子ビーム照射位置の座標 (電子ビームの照射座標）を 出力する。この電子ビーム照射位置測定装置 180によって得られた電子ビームの照 射座標は、後述の二次電子画像および基板電流波形を形成するためのパラメータと して使用される。なお、電子ビーム EBの照射位置の座標系は特に限定されない。
[0030] また、本半導体測定装置は、 2次元走査制御装置 (パターンマッチングエンジンを 含む） 110、電流波形記録装置 120、波形整形装置 130、波形処理装置 140、表示 装置 150、データベース装置 160、電子ビーム照射位置記録装置 170を備え、これ らは、コンピュータ等の情報処理装置上に構築されている。
[0031] このうち、 2次元走査制御装置 110は、基板電流の測定時に電子ビーム EBが半導 体基板 23の表面を走査するように偏向装置 100を制御すると共に、半導体基板 23 に対する電子ビーム EBの照射位置を設定する際に電子ビーム EBの照射位置を高 精度に調整するためのパターンマッチングに関する制御を担うものである。
なお、本実施形態では、 2次元走査とは、ライン状の走査を一定の間隔で複数回に わたって繰り返すことを意味し、例えばテレビ画面における水平走査および垂直走査 と同様の概念である。
[0032] ここで、パターンマッチングについて補足説明すると、半導体基板上に形成された ホール等のパターンの位置は、同一ロットであっても半導体基板ごとにわずかに異な る。これを調整するため、 XYステージ 21による位置合わせと併用して、半導体基板 ごとに実際のパターンと基準パターンとを比較するパターンマッチングを実施し、実 際のパターンと基準パターンとが一致するように電子ビーム EBの照射位置をシフト する。これにより、半導体基板ごとに数 nmの精度で電子ビームの照射位置を正確に 調整する。
[0033] 本半導体測定装置は、パターンマッチングにおいて電子ビーム EBの照射位置を 精度よくシフトさせるため、電子ビーム EBを正確に直線走査するための高分解能の 偏向装置 100を備えている。また、 2次元走査制御装置 110は、パターンマッチング を実施するための画像認識装置 (パターンマッチングエンジンを含む）およびソフトゥ エアー等を備える。
[0034] 電流波形記録装置 120は、電流測定装置 30によって測定された基板電流値の波 形を、そのときの電子ビーム EBの照射座標あるいは時間と対応づけて記憶するもの であり、この照射座標は、上述の電子ビーム照射位置記録装置 170から読み出され る。
[0035] 波形整形装置 130は、上記基板電流値の波形を波形整形して不要なノイズ成分を 除去するものである。波形処理装置 140は、波形整形された基板電流波形を波形処 理する事により、半導体基板 23上に形成された微細構造の形状に関する評価値を 演算するものである。表示装置 150は、上記評価値を表示するものである。データべ ース装置 160は、上記評価値をデータベース化して格納するものである。電子ビーム 照射位置記録装置 170は、電子ビーム照射位置測定装置 180によって得られた電 子ビームの照射座標を記録するものである。
[0036] 次に、本半導体測定装置の動作の概略を説明する。ここでは、コンタクトホールを 測定対象として説明する。
測定時には、最初に、半導体基板 23を保持している XYステージ 21の制御系に対 して測定対象のホールの位置座標を指定して XYステージ 21を移動させ、電子ビー ム EBの照射位置にホールの中心を大まかに合わせる。そして、電子ビーム EBを、ホ ールを含む所定領域内で 2次元走査しながら照射し、そのときに発生する二次電子 による画像とテンプレート画像とを比較してパターンマッチングを行 、、テンプレート 画像の中心とホールの中心とのずれ量を算出する。このずれ量を偏向装置 100に入 力し、電子ビーム EBの照射位置をシフトさせて電子ビーム EBの照射位置を測定対 象のホール中心に正確に合わせる。
[0037] 上述の位置合わせが終了すると、 2次元走査制御装置 110の制御の下、基板電流 力 ホールの評価値を算出するための以下の一連の処理を実行する。
まず、半導体基板 23に電子ビーム EBを照射して基板電流波形を取得する。即ち、 ホール中心を基準として電子ビーム EBにより半導体基板 23の表面上の所定領域を 2次元走査する。この 2次元走査では、半導体基板 23の表面に対して電子ビーム EB を垂直に照射し、電子ビーム EBの先端が所望のサイズになるように対物レンズ 15の フォーカス位置を制御すると共に、偏向制御装置 50に制御電圧をカ卩えることにより 1 次元走査を等間隔かつ一定速度で繰り返し行う（例えば、等間隔で 10回の 1次元走 查を行う）。この走査により、電子ビーム EBが照射された半導体基板 23の表面上の 微小領域から二次電子および反射電子が生じ、また半導体基板 23に基板電流が誘 起される。
[0038] 上述の走査により半導体基板 23に誘起された基板電流は、電流測定装置 30によ つて測定され、必要なダイナミックレンジを有する電気信号に変換される。この電気信 号は、信号の品質が劣化しないように即座にサンプリングされて、必要な分解能を持 つデジタル信号に変換される。例えば、このデジタル信号の分解能は 16ビットであり 、そのサンプリング周波数は 400MHzである。上述の基板電流の測定と並行して、 電子ビーム照射位置測定装置 180により電子ビーム EBの照射位置が測定される。
[0039] このようにして電子ビーム EBの走査により得られた基板電流の測定値は、ホールの 底面の構造に関する情報を含み、上述の電子ビーム照射位置測定装置 180により 測定された測定座標 (電子ビームの照射位置)又は測定時間 (電子ビーム EBの照射 時刻）の関数で表される波形情報として、電流波形記録装置 120 (例えばメモリー、 ハードディスク）にデジタル記録される。
[0040] 一方、上述の走査により半導体基板 23の表面上の微小領域から発生した二次電 子は、二次電子検出器 24によって検出される。この二次電子の検出には良く知られ たフォトマルチプライヤーやマルチチャンネルプレートあるいは単純な電極を用いて 直接二次電子を回収し、電流信号とする方法がある。ここで、重要な事は、二次電子 検出装置 24で検出される二次電子の量が実際に発生する二次電子の量に比例す る関係が得られる事であり、本実施形態では、二次電子検出器 24の出力値は、入力 した電子数に正確に比例するように設定される。これにより、小信号領域から大信号 領域に至るまで二次電子を直線的に検出する。
[0041] これに対し、通常の SEMでは、二次電子を 2値画像として表現する事を目的として Vヽるため、信号がある場合と無!、場合で検出値が大きな差を持つように設定されて!ヽ る。即ち、非常に少ない電子が検出器に入力されている場合は検出値は 0とされ、あ る閾値以上の電子が入力されると大きな検出値を発生するような非線形特性を有す る増幅器になっている。
[0042] 上述の走査により得られた二次電子の測定値は、半導体基板 23の表面構造に関 する情報を含み、電子ビーム照射位置測定装置 180により測定された測定座標 (電 子ビームの照射位置)又は測定時間（電子ビーム EBの照射時刻）の関数で表される 画像情報として、二次電子画像記録装置 120 (例えばメモリー、ハードディスク）にデ ジタル記録される。
また、半導体基板 23の表面上の微小領域力も発生した反射電子については、図 示しない反射電子検出器によって検出され、その検出値から得られる反射電子画像 が図示しない反射電子画像記録装置にデジタル記録される。
[0043] なお、二次電子と反射電子はエネルギーや放出方向の差によって区別出来るが、 検出装置の種類によっては、区別せずに一緒にして取り扱うことも出来る。また、二 次電子検出器 24および反射電子検出器（図示なし)のそれぞれについては、複数台 配置してもよぐその場合は検出器の台数に応じて独立に情報を記録出来る構成と することが望ましい。もちろん、二次電子検出器 24および反射電子検出器（図示なし )のそれぞれを 1台ずつ配置してもよい。
[0044] 以上のようにして測定された基板電流の波形は、不要なノイズや高周波成分を除 去するために、波形処理装置 140により波形整形される。上記波形処理の例として は、移動平均フィルター処理、特定の周波数を取り除く波形処理、あるいは特定の周 波数の信号だけを取り出すフィルター処理等がある。これらの波形整形処理はハー ドウエアで行われても、ソフトウエアーで行われても良 ヽ。
[0045] 続いて、波形処理装置 140により、基板電流の波形力もホールのエッジを抽出する 。即ち、波形処理装置 140は、エッジ抽出アルゴリズムを用いて、上述の基板電流波 形の中力 ホールのエッジを抽出し、この抽出されたエッジの座標値を XY座標系に 変換する。本実施形態は、このエッジ抽出アルゴリズムの原理に特徴を有しており、 この詳細については後述する。
[0046] また、波形処理装置 140は、変換された XY座標値に対して円近似関数または楕 円近似関数を適用し、最少自乗法をもちいてカーブフィティングする。即ち、上述の 電流波形のエッジ座標は、ホールのエッジ座標に対応しており、 1次元走査によって 得られた基板電流波形のエッジの座標値を結ぶことにより、ホールのエッジの形状を 再現することが出来る。
[0047] そこで、上述のエッジの座標値に対して近似関数を適用することにより、ホールの 2 次元的形状を数学的に表現する。具体的には、上述の変換されたエッジの座標値に 対して例えば円または楕円の近似関数を適用し、この近似関数の値とエッジの座標 値との誤差が最小になるように、近似関数を規定する各種のパラメータをフイツティン グする。これにより、ホールの 2次元的形状が表現される。このような近似関数を用い ると、ホールの相対位置がずれてもホール形状は正確に維持されるので、ァライメン トの誤差が生じても、ホールの測定値に与える影響を小さく抑えることが出来る。なお 、近似関数としてどのような関数を採用するかは、測定対象のホールの設計パターン 力 適切に決定される。
[0048] また、波形処理装置 140は、パラメータがフィッティングされた上述の近似関数を用 いて、ホール形状の評価値を演算する。例えば、ホールの評価値としては、ホールの 直径、ホール中心位置、ホール傾斜角度、ホール回転角度、ホール真円度、ホール 歪量、エッジラフネス等が演算される。近似関数として楕円関数を用いた場合には、 楕円の長径、短径、焦点、歪、回転などが演算される。これらの評価値は、コンビユー タディスプレイ等の表示装置 150に表示され、或 ヽはデータベース装置 160にデジ タルデータとして保管される。
[0049] 次に、上述の波形処理装置 140におけるエッジ抽出アルゴリズムの原理を簡単に 説明する。本エッジ抽出アルゴリズムは、測定された基板電流の波形を微分波形と見 なしたときの該基板電流の波形に基づき微細構造の評価値を得ることを本質として いる。
[0050] 本実施形態では、上述の図 1に示す半導体測定装置を用い、プロセス装置におい て所定のプロセスレシピに従ってプロセス処理された半導体ウェハーの特性を評価し 、得られたプロセス評価結果に基づ 、てプロセスレシピを最適なプロセスレシピに変 更する事でプロセス装置のプロセス処理特性を一定の状態に管理する。 また、本実施形態に係る半導体デバイス製造方法は、半導体製造プロセスにおけ る各プロセス（フォトレジストプロセス、エッチングプロセス等）に適用する事が可能で あるが、本実施形態では、エッチングプロセスへ適用する例を説明する。
[0051] 図 2は、本実施形態に係る半導体デバイス製造装置の構成を示すブロック図である 本半導体デバイス製造装置は、評価用ウェハー 200を処理するためのプロセス装 置 201と、プロセス処理結果評価装置 202と、データベース 203と、最適プロセスレ シピ選択手段 204とから構成される。プロセス処理結果評価装置 202として、図 1に 示した電子ビーム誘起基板電流を用いた半導体デバイス評価装置 (EBSCOPE)を 使用する事で、従来の評価装置 (SEM等)を使用する場合よりも精度の高いプロセ ス処理結果の測定が行えるため、微細加工プロセスにおけるエッチングプロセス結果 等の微細構造を正確に評価する事が可能となり、それにより精度の高いプロセスレシ ピ選択が行える事が特徴である。
[0052] 本半導体デバイス製造装置を用いた半導体デバイス製造方法を以下に説明する。
まず、評価用ウェハー 200を用いて、プロセス装置の処理特性が経年変化する前 の初期状態におけるプロセス処理結果を取得して、データベース 203を作成しておく 。データベース 203は、予め複数のプロセスレシピに従ってプロセス装置 201により 評価用ウェハー 200と同一構造のウェハーを処理した際に得られるプロセス処理結 果を、プロセスレシピ又はその識別番号と 1対 1に対応付けて蓄積する。このデータ ベース作成方法の詳細については後述する。
[0053] 上述のデータベース作成が終了して 、る状態で、まず、初期状態のプロセス装置 2 01に対して最適化された初期設定されて ヽるプロセスレシピに従って、プロセス装置 201により評価用ウェハー 200に対して所定のプロセス処理が行われる。なお、プロ セス装置 201は任意の装置状態で良い。
また、評価用ウェハー 200は、 TEGウェハー又は製品ウェハーの何れかの半導体 ウェハーであり、これらのウェハー構造の詳細につ 、ても後述する。
[0054] 次に、プロセス処理済みの評価用ウェハー 200内の所定のレイアウトパターンをプ ロセス処理結果評価装置 202で測定し、種々のプロセス評価値を得る。プロセス処 理結果評価装置 202として、図 1に示した電子ビーム誘起基板電流を用いた半導体 デバイス評価装置 (EBSCOPE)を使用し、所定のレイアウトパターンに電子ビームを 照射する事によって誘起される基板電流を測定して、この測定値力 プロセス評価値 を得る。例えばホールが測定対象の場合には、ホールの直径、ホール中心位置、ホ ール傾斜角度、ホール回転角度、ホール真円度、ホール歪量、エッジラフネス等の プロセス評価値を得る。
[0055] 最後に、最適プロセスレシピ選択手段 204は、データベース 203に蓄積された複数 のプロセスレシピと 1対 1に対応するプロセス評価結果の関係を用いて、現在の状態 のプロセス装置によって処理された半導体ウェハーのプロセス処理結果の評価値と 基準となる標準プロセス評価結果の評価値との差を打ち消す様に、現在のプロセス 装置の状態に応じた最適なプロセスレシピを選択する。そして、それ以降の半導体ゥ ェハーに対し、プロセス装置は新しく選択されたプロセスレシピに従ってプロセス処理 を行う。このプロセスレシピを選択する方法の詳細にっ 、ても後述する。
量産時には、以上の一連の処理を任意の時間間隔で繰り返し行う。
[0056] 以上に述べたように、本半導体デバイス製造装置を用いる事によって、プロセス装 置に対して適用されるプロセスレシピは常に同一ではなぐプロセス評価結果に応じ て随時変更される。即ち、本装置を用いる事で、経年変化するプロセス装置の状態 に応じて、プロセス処理結果が常に一定となる様に最適なプロセスレシピを随時選択 して更新する事ができ、それによつて半導体デバイスの製造効率の低下を有効に防 止する事が出来る。
[0057] 以下に、上述の半導体デバイス製造装置に用いるサンプル例、データベース作成 方法、プロセスレシピ選択方法を、この順序で図を用いて説明する。
最初に、最適なサンプル構造を求めるためにエッチング装置の特性にっ 、て説明 する。それは、凡そ次の 3つの特性で表される。
1：半導体ウェハー全体の平均エッチング速度、及びその経年変化
2：エッチング速度の半導体ウェハー面内分布、及びその経年変化
3 :パターン粗密差によるエッチング速度差、及びその経年変化
[0058] 以下に、 1、 2、 3のそれぞれについて説明する。 半導体ゥ ハー全体の平均エッチング速度（1)の変化は、例えば半導体ウェハー 表面に加えられる実効的なプラズマパワーが変化するために起こる。具体的に説明 すると、エッチング装置が使用されるに従い、エッチング装置の電極やチャンバ一壁 の状態は変化していく。エッチング装置は、反応性の気体をプラズマ化して対象物に 当ててエッチングするので、対象物と同時に電極自身もエッチングされる。そのため、 初期の電極間隔と時間が経過した後の電極間隔とは一般的に異なってしまう。また、 エッチング対象物に加えて、半導体ウェハー表面のフォトレジスト膜もエッチングによ り削られるため、時間が経過した後ではそれらの残骸がエッチング装置のチャンバ一 壁に付着する。
[0059] 上述のような電極間隔の変化やチャンバ一壁の汚れによって、半導体ウェハーと電 極間の距離や半導体ウェハーとチャンバ一壁間の距離が変化するため、チャンバ一 の電気特性 (特に容量特性）に変化が生じる。半導体ウェハーと電極間や半導体ゥェ ハーとチャンバ一壁間の容量が変化すると、プラズマ発生源から半導体ウェハー表 面に加えられるプラズマのエネルギーが初期状態とは変化して、半導体ウェハー全 体の平均的なエッチング速度が変化する。
[0060] エッチング速度の半導体ウェハー面内分布 (2)は、半導体ウェハーに加えられるプ ラズマエネルギーの面内分布およびチャンバ一内のガスの流れなど化学物質の不 均一分布が 1つの原因となって起こる。その他にも、ガスの濃度や種類、基板の温度 分布によっても速度分布が変化する事がある。
[0061] ノターン粗密差により生じるエッチング速度差（3)は、一般的にマイクロローデイン グ効果と呼ばれているものである。これは、エッチング対象物の密度の大小によりエツ チングに伴って生成するガスの分布が異なったり、エッチングを行うために供給され るガスの分布が異なったりすることにより起こる場合がある。
エッチング装置の特性を正確に測定するためには、製品ウェハーのレイアウトに存 在する任意の構造を選んで測定するよりも、上述の 3種類の現象が現れやすいような 構造を作製した評価用のサンプルを複数用意して測定し、互いに比較すると効果的 である。
[0062] 以上のエッチング装置の特性を考慮して、図 2に示した半導体デバイス製造装置に 用いるサンプル例を図 3〜6を用いて説明する。
図 3は、エッチング装置の特性およびその経年変化を調べるためのサンプルウェハ 一の構造を示している。
1枚のエッチング特性確認用標準ウェハー 300には複数の同一レイアウトを持つチ ップと呼ばれる領域が作られている。この例では、周辺チップ 301や中心チップ 302 を始めとして、半導体ウェハー中のすべてのチップは同一のレイアウトを持つものとし ている。この中の 1つのチップの一部を拡大した領域 303には、マイクロローデイング 効果をより強く顕在化するために、密ホール 304と疎ホール 305が作られている。ま た、必要によってはホールのサイズも様々に変えたものを用意する。又は、ダマシン 構造のようにホールの周辺に溝を付けたような構造を利用しても良 、。図 3ではホー ル形状として円のみを示している力 楕円やその他の形状を加えても良い。
[0063] 以上で述べたレイアウトがレジストパターンによってシリコン酸化膜あるいは低誘電 率絶縁薄膜等のエッチング対象となる薄膜上に形成された半導体ウェハーを、少な くともプロセスレシピの数だけ用意する。また、プロセスレシピによるエッチング特性差 を厳密に比較するためには、サンプルウェハーの初期状態が厳密に等 、必要があ る。これらの半導体ウェハーの状態は、その後に行われるプロセスの初期状態を規定 するので、厳密に同じ形状を持つように注意して用意する。しかし、サンプルを完全 に一致させることは困難なので、測定値を考察する場合は、サンプルウェハーの初期 状態のばらつきを考慮することが望ましい。
[0064] 図 4は、エッチング装置の特性およびその経年変化を調べるための製品ウェハーの 構造を示している。
この図では、製品ウェハーであるエッチング特性確認用製品ウェハー 400内の 1つ のチップの一部を拡大した領域 401と、その領域中に形成されるホール 402を示して いる。
例えば、メモリーデバイスのように、 1つの製品（チップ）中に同一レイアウトを繰り返 し持つ製品が同じような頻度で生産されており、そのレイアウトにプロセスレシピ間の 差を検出するために必要な構造が含まれて 、る場合は、製品の中の特定の場所を 選択して測定対象としてもょ ヽ。 [0065] 一方、製品ウェハーは、下地に拡散領域やトランジスタなど複雑な構造を含むので 、製造時期が異なる場合はそれらの構造が製品ウェハー毎に完全に同一ではなくな り、初期状態が全く同じ製品ウェハーを入手する事が困難な場合が多い。そこで、製 品ウェハーを測定対象として用いる場合には、複数の製品ウェハーで同等な状態が 得られる様に、予め同じ時期に大量に製品ウェハーをラインに仕込んで測定用サン プルとして作りこんでおき、真空中ある!/、は不活性ガスなどの充填された容器中で特 性が変化しな 、ように保管しておき、必要な時に取り出して使う必要がある。
[0066] 図 5は、内部に TEGが作製された製品ウェハーの構造を示している。
この図では、エッチング特性確認用製品ウェハー（TEG領域付き） 500内の 1つの チップの TEG領域 501と、その領域中に形成されるホール 502を示している。
[0067] 製品ウェハーには、スクライブラインあるいはチップ内部の余った領域などに TEGと 呼ばれるテストパターンを入れることができ、任意のパターンを形成して測定対象とす る事が出来る。ただし、製品ウェハー中に用意された TEGを測定対象として用いる場 合は、種々のプロセス変動の影響を受けやすいので、同一時期に同一プロセス装置 で作られた製品ウェハー同士を測定に使うことが望ましい。また、 TEGの構造は、例 えば下地に拡散層やトランジスタがない構造等、可能な限り下地の影響を受けないよ うな構造を採用する必要がある。
[0068] 図 6は、製品ウェハー内部に作られたレイアウトパターン力も測定対象領域をコンビ ユータ抽出して評価に用いるウェハーの構造を示して 、る。
この図では、製品ウェハーであるエッチング特性確認用製品ウェハー (選択領域付 き） 600内の 1つのチップの選択領域 601と、その領域中に形成されるホール 602を 示している。
[0069] この例では、製品チップ中から測定対象領域を決定する際に、レイアウトをコンビュ ータ解析して、プロセスの不具合が起こりやす 、 (プロセスウィンド一が最も小さ ヽ)場 所を選択領域として抽出する。エッチングプロセスの場合、前述したマイクロローディ ング効果の様に、プロセスウィンド一はレイアウトの粗密に敏感なので、例えばレイァ ゥトからホールが最も密の場所、あるいは最も疎な場所を測定対象として選択する。
[0070] あるいは、微細加工プロセスにおける配線レイヤー（例えば銅配線レイヤー）は、後 に続くプロセス処理の影響を受けて配線パターンが縮み、配線の一番端にあるホー ルが配線パターン上力も外れてしまう場合もあるので、そのような不良を検出するた めに配線の一番端にあるホールを測定対象としても良 、。
又は、 OPC (Optical Proximity Correction)用の付加パターンの様な複雑な構造は プロセスウィンド一が小さいので、それを測定対象とする事も出来る。
この様に、コンピュータを利用した測定点抽出手段によって得られた座標群を組と して表現する事で、あた力も製品をプロセス TEGのように働力せることが出来る。（バ 一チヤノレ TEG)
[0071] 次に、データベース作成方法について図 7〜13を用いて説明する。
図 7は、データベースを作成する方法を示した図である。
前述の図 3〜6に示した様な、同一のレイアウトパターンを持つ 3枚の半導体ウェハ 一を、それぞれ異なる 3種類のプロセスレシピに従って同一チャンバ一を用いて順番 にエッチング処理し、それぞれの半導体ウェハーの特性を測定してデータベース化 する例を示している。
[0072] まず、評価対象プロセスの直前のプロセスまで同一条件で作製された同一レイァゥ トパターンと同一特性を持ったサンプルウェハーを、少なくともプロセスレシピの数だ け用意する。ここでは、評価用ウェハー又は量産用ウェハー 1 700A、評価用ウェハ 一又は量産用ウェハー 2 700B、評価用ウェハー又は量産用ウェハー 3 700Cの 3 枚のウェハーを用意する。本実施形態ではエッチングプロセスが評価対象であるた め、このサンプルウェハーはレジストパターン付きの半導体ウェハーである。
[0073] 次に、それらの半導体ウェハーを測定対象の同一チャンバ一において、順番に各 プロセスレシピに従ってエッチング処理を行う（S701)。ここでは、評価用ウェハー又 は量産用ウェハー 1 700Aに対してはプロセスレシピ Aに従ってエッチング処理を行 い、その後評価用ウェハー又は量産用ウェハー 2 700Bに対してはプロセスレシピ B に従ってエッチング処理を行い、その後評価用ウェハー又は量産用ウェハー 3 700 Cに対してはプロセスレシピ Cに従ってエッチング処理を行う。
[0074] 次に、それらプロセス処理の終了した半導体ウェハーを必要によってはレジストを剥 離し、洗浄して、 3種類の測定用ウェハーを得る。 その後、それらの測定用ウェハーを電子ビーム誘起基板電流を用いた半導体デバ イス評価装置 (EBSCOPE)に導入し、それぞれの半導体ウェハー内の各チップに 関して順番に電子ビームを照射して、それにより誘起される基板電流値を測定し、種 々のプロセス評価量を測定する（S702)。その際には、 3枚の測定用ウェハーのそれ ぞれにつ 、て、測定用ウェハー内にある複数の各チップに設けられた測定用レイァ ゥトの同一場所を同一条件で測定する。例えば、 1枚の半導体ウェハーの中に 100 個のチップがあって、 1つのチップの中に測定用レイアウトが 1箇所設けられていると きは、 1枚の半導体ウェハー当たり 100箇所を測定し、プロセスレシピの特性を取得 するための基礎データとする。このデータから半導体ウェハー面内のエッチング特性 分布の様子やレイアウト粗密によるエッチング特性差を定量ィ匕することが出来る。
[0075] 測定されるプロセス評価量の代表例としては、ホールの位置、ホールトップ径、ホー ルボトム径、ホール傾斜角、基板電流量、ホールボトム残渣量、ホール歪量、基板電 流の時間推移などがある。その結果、 3つのプロセスレシピ (A、 B、 C)に対応して各 種の測定データを得る。それぞれのデータは、例えば位置座標の関数や時間の関 数として各測定値がデジタルデータとしてデータベースに記録保持される。
[0076] 上述の測定を行った結果、 3種類のプロセス評価結果を得る事が出来る。例えば、 エッチング特性の半導体ウェハー面内分布である分布 A 703A、分布 B 703B、分 布 C 703Cを得て、これらをプロセスレシピの内容と 1対 1に対応付けてデータべ一 スに記録する。つまり、例えばプロセスレシピ Aにはプロセス評価結果として分布 A
703 Aを対応付けてデータベースに記録する。
ここでは 3種類のプロセスレシピの例を示した力 プロセスレシピの数だけ評価用ゥ ェハーの準備と測定を繰り返してデータベースを拡充させる。プロセス装置は、同一 種類であっても装置毎に特性が異なるため、これらのデータベース作成は同一のプ ロセス装置を利用して行う必要がある。同一種類であっても他のプロセス装置におい てプロセスレシピの選択を実施するためには、そのプロセス装置において新たにデ ータベース作成を行うことが望まし 、。
[0077] 次に、これまでに述べてきたプロセスレシピの内容を説明する。
図 8は、エッチング装置制御用のプロセスレシピの内容を示した図である。 プロセスレシピ 800には、一例として、プロセス処理に用いるガスの種類とその流量 比率と、プロセスチャンバ一の背圧と、プラズマパワーと、基板の温度と、エッチング 時間とが記されている。なお、エッチング装置以外のプロセス装置制御用のプロセス レシピの場合は、そのプロセス処理を行うために必要な他のパラメータも記載される。 また、プロセスレシピの内容は、コンピュータディスプレイに表示する事ができる。
[0078] 次に、図 9〜12を用いて、図 7に示したデータベース作成方法において得られたプ ロセスレシピ毎のプロセス評価結果の表示方法について説明する。
図 9は、 3種類のプロセスレシピ (A、 B、 C)に対応するエッチング結果の半導体ゥェ ハー面内分布を模式的に示した図である。
この図は、図 7を用いて説明したデータベース作成方法によって得られたデータで ある分布 A、分布 B、分布 Cが、実際の半導体ウェハー面内でどの様に分布している 力 視覚的に理解しやすい様にそれぞれ模式的に表したものである。
プロセスレシピの違いによる面内分布表示画面 900は、コンピュータディスプレイに 表示された状態を示しており、 3種類のプロセスレシピをプロセス装置に適用した結 果得られる 3種類のエッチング結果の半導体ウェハー面内分布を、使用したプロセス レシピ名とチャンバ一名と共に、それらの差が確認しやすい様に同時に表示した一 例である。なお、コンピュータディスプレイには、 1種類以上の結果を表示する事が出 来る。
[0079] プロセスレシピ Aを用いた場合に得られるエッチング結果の半導体ウェハー面内分 布において、外周部 901は、この半導体ウェハー面内で最もエッチング進行が遅い 領域を示しており、中間部 902は、外周部 901よりもエッチングが進行しており、中心 部 903は、この半導体ウェハー面内で最もエッチングが進行している領域を示してい る。プロセスレシピ Aを用いた場合は、次に説明するプロセスレシピ Bや Cを用いた場 合よりも、半導体ウェハー面内における平均のエッチング進行速度が遅い事が分か る。
[0080] プロセスレシピ Bを用いた場合に得られるエッチング結果の半導体ウェハー面内分 布における外周部 904は、この半導体ウェハー面内ではエッチング進行が遅い領域 を示しており、プロセスレシピ Aを用いた場合の中間部 902と同じエッチング状態であ る。中間部 905は、外周部 904よりもエッチングが進行しており、プロセスレシピ Aを 用いた場合の中心部 903と同じエッチング状態である。中心部 906は、この半導体ゥ ェハ一面内で最もエッチングが進行して 、る領域を示して 、る。
[0081] プロセスレシピ Cを用いた場合に得られるエッチング結果の半導体ウェハー面内分 布における外周部 907は、この半導体ウェハー面内では最もエッチング進行が遅い 領域を示しており、プロセスレシピ Bを用いた場合の中間部 905と同じエッチング状 態である。中間部 908は、外周部 907よりもエッチングが進行しており、プロセスレシ ピ Bを用いた場合の中心部 906と同じエッチング状態である。中心部 909は、この半 導体ウェハー面内で最もエッチングが進行して 、る領域を示して 、る。プロセスレシ ピ Cを用いた場合は、プロセスレシピ Aや Bを用いた場合よりも、半導体ウェハー面内 における平均のエッチング進行速度が速い事が分かる。
[0082] 図 10は、 3種類のプロセスレシピ (A、 B、 C)に対応するエッチング結果をヒストグラ ム化した図である。
この図は、図 9に示した 3種類の半導体ウェハー面内分布の表示形態を変更したも のであり、それらと同一の測定データを用いてヒストグラムを作成している。ヒストグラ ム表示画面 1000は、コンピュータディスプレイに表示された状態を示しており、 3種 類のプロセスレシピによって得られる結果を同時に表示でき、それらの差が容易に確 認出来る。なお、コンピュータディスプレイには、 1種類以上の結果表示が可能である 。縦軸は頻度を表し、横軸はプロセス評価結果である EBS測定値 (例えば基板電流 値)を示している。
[0083] プロセスレシピ Aを用いた場合の EBS測定値のヒストグラム 1001は、その平均値が
80であり、分布が 20である。平均値 100が最適なエッチング量とすると、平均値が 2 0低く、半導体ウェハー全体における平均エッチング量が不足して 、る事を示して ヽ る。
[0084] プロセスレシピ Bを用いた場合の EBS測定値のヒストグラム 1002は、その平均値が
100であり、分布が 20である。平均値 100が最適なエッチング量とすると、半導体ゥ ヱハー全体における平均エッチング量が最適である事を示している。
[0085] プロセスレシピ Cを用いた場合の EBS測定値のヒストグラム 1003は、その平均値が 120であり、分布が 20である。平均値 100が最適なエッチング量とすると、この場合 は平均値が 20多く、半導体ゥヱハー全体の平均エッチング量が多すぎる事を示して いる。
[0086] この様に、同一のコンピュータディスプレイ上で、プロセスレシピ毎のエッチング結 果を比較する事が容易に出来る。図 9、 10で例として示したプロセスレシピ八、 B、 C に従ってそれぞれプロセス処理を行った場合、半導体ウェハー全体のエッチング量 の分布は変えずに、エッチング量の平均値のみが変更出来る事が分かる。即ち、プ ロセスレシピ Aに従ってエッチング処理を行った結果、平均エッチング量が 80になつ てしまった場合、次にエッチング処理をする半導体ウェハーに対しては、プロセスレ シピ Bを選択すればエッチング量が 100に出来、最適化することが可能である。
[0087] 図 11は、 3種類のプロセスレシピ (D、 E、 F)に対応するエッチング結果の半導体ゥ ェハ一面内分布を模式的に示した図である。
この図は、図 7を用いて説明したデータベース作成方法により、新たにプロセスレシ ピ0、 E、 Fを適用した結果得られたデータである分布 D、 E、 Fが、実際の半導体ゥェ ハー面内でどの様に分布している力、視覚的に理解しやすい様にそれぞれ模式的 に表したものである。
プロセスレシピの違いによる面内分布表示画面 1100は、コンピュータディスプレイ に表示された状態を示しており、 3種類のプロセスレシピを適用した結果得られる 3種 類のエッチング結果を、使用したプロセスレシピ名とチャンバ一名と共に、それらの差 が確認しやすい様に同時に表示した一例である。なお、コンピュータディスプレイに は、 1種類以上の結果表示が可能である。
[0088] プロセスレシピ Dを用いた場合に得られるエッチング結果の半導体ウェハー面内分 布における外周部 1101は、この半導体ウェハー面内でエッチング進行が最も遅い 領域を示しており、中間部 1102は、外周部 901よりもエッチングが進行しており、中 心部 1103は、この半導体ウェハー面内で最もエッチングが進行している領域を示し ている。
[0089] プロセスレシピ Eを用いた場合に得られるエッチング結果の半導体ウェハー面内分 布における外周部 1104は、この半導体ウェハー面内では最もエッチング進行が遅 い領域を示しており、プロセスレシピ Aを用いた場合の中間部 1102と同じエッチング 状態である。中間部 1105は、外周部 1104と同じエッチング状態である。中心部 110 6は、この半導体ウェハー面内で最もエッチングが進行している領域を示している。
[0090] プロセスレシピ Fを用いた場合に得られるエッチング結果の半導体ウェハー面内分 布における外周部 1107は、この半導体ウェハー面内でエッチング進行が最も速い 領域を示している。中間部 1108は、外周部 1107よりもエッチングが遅ぐプロセスレ シピ Eを用いた場合の中心部 1106と同じエッチング状態である。中心部 1109は、外 周部 1107と同じエッチング状態を示している。
[0091] 図 12は、 3種類のプロセスレシピ (D、 E、 F)に対応するエッチング結果をヒストグラ ム化した図である。
この図は、図 11に示した 3種類の半導体ウェハー面内分布の表示形態を変更した ものであり、それらと同一の測定データを用いてヒストグラムを作成している。ヒストグラ ム表示画面 1200は、コンピュータディスプレイに表示された状態を示しており、 3種 類のプロセスレシピによって得られる結果を同時に表示でき、それらの差が容易に確 認出来る。なお、コンピュータディスプレイには、 1種類以上の結果表示が可能である 。縦軸は頻度を表しており、横軸はプロセス評価結果である EBS測定値 (例えば基 板電流値)を示している。
[0092] プロセスレシピ Dを用いた場合の EBS測定値のヒストグラム 1101は、その平均値が 80であり、分布が 80である。平均値 100が最適なエッチング量とすると、平均値が 2 0低く、半導体ウェハー全体における平均エッチング量が不足して 、る事を示して ヽ る。
[0093] プロセスレシピ Eを用いた場合の EBS測定値のヒストグラム 1102は、その平均値が 100であり、分布が 50である。平均値 100が最適なエッチング量とすると、半導体ゥ ヱハー全体における平均エッチング量が最適である事を示している。
[0094] プロセスレシピ Fを用いた場合の EBS測定値のヒストグラム 1103は、その平均値が 110であり、分布が 80である。平均値 100が最適なエッチング量とすると、平均値が 10多く、半導体ウェハー全体における平均エッチング量が多すぎる事を示している。 図 11、 12で例として示したプロセスレシピ0、 E、 Fに従ってそれぞれプロセス処理 を行った場合、半導体ウェハー面内のエッチング量の分布とエッチング量の平均値 を共に変更出来る事が分力る。
[0095] 次に、図 7に示したデータベース作成方法によって作成されるデータベースの例を 説明する。
図 13は、エッチング装置が標準状態の場合のプロセスレシピとプロセス処理結果の 関係を示したデータベースの図である。
一例として、プロセスレシピデータベース 1300には、プロセスレシピ a〜jの十種類 が格納されており、それぞれのプロセスレシピを標準状態のエッチング装置に適用し た場合に得られたプロセス処理結果が、残渣、ホールサイズ、分布に関して格納され ている。例えば、残渣に関しては 1, 2, 3の順に残渣が減る事を表し、ホールサイズ に関しては 1, 2の順にサイズが大きくなる事を表し、分布に関しては 1, 2の順に分布 が減る事を表す。
このプロセスレシピデータベース 1300には、任意のプロセスレシピを蓄積出来るが 、全ての組み合わせを実験的に求めることは時間が掛カるために実用的ではない。 プロセスレシピセットの数は最小限にした 、ので、その選択には工夫が必要である。
[0096] そこで、本データベースでは、プロセス処理結果が直交的に変化するレシピ群を集 めていることが特徴である。ここで、直交的とは、 1つのプロセス処理結果のパラメータ のみが変化するようなプロセスパラメータを選択して実験し、データベースに蓄積す る事を意味している。例えば、図 13のレシピ aとレシピ bを比較すると、ホールサイズの みが 1から 2へ変化しており、残渣と分布は両者共に 1であり変化していない。他のレ シピでも、残渣、ホールサイズ、分布の内のそれぞれ 1つのプロセス処理結果のみが 変化する様に作成されて ヽる。
[0097] 一般的に、制御を伴うエッチング装置などのプロセス装置は、あるプロセスパラメ一 タの変化に対してその効果が線形になるような領域で使われることが多い (線形制御 ) oその理由は、タグチメソッドなどで知られているように、プロセスパラメータの変化に 対してプロセス処理結果が非線形に変化する場合は、意図しな!、副反応が起こって いる場合が多ぐ不良が起こり易いためである。
あるプロセスパラメータの効き方は、他のプロセスパラメータの変化が小さ 、領域で は線形であると仮定する事が出来る。つまり、エッチングプロセスを行うに当たっては 、無限にプロセスレシピが存在する力 あるプロセス結果を達成するためには、最小 限の関数群の組み合わせを考えることが出来る。任意のエッチング装置の状態は、 それら関数群の適切な組み合わせによって表現されると考えられる。
[0098] 例えば、関数群として、ガス流量比、背圧、プラズマパワー、基板温度、エッチング 時間を考え、これら単純な関数にある係数を掛け合わせ、それらの足し算でエツチン グ装置の複雑な装置状態を達成するための条件を表す事が出来る。つまり、あるエツ チング装置の状態は、 a Xガス流量比 + b X基板温度 + c Xエッチング時間（a、 b、 c は定数)の様に表現出来る。一方、経年変化等によってプロセス装置の状態が正常 状態から大幅に外れてしまい、上述の様な線形の範囲で表現できない場合は、制御 不可能な状態であるので、その場合はメンテナンスが必要である事を示すワーニング を利用者に示し、プロセス装置をメンテナンスして機械的に初期状態に戻す必要が ある。
[0099] 次に、図 14〜16を用いて、上述の手法で作成されたデータベースを利用して、最 適なプロセスレシピを選択する方法について述べる。
図 14は、プロセスレシピ自動合成装置を示すブロック図である。
これは、図 2に示した半導体デバイス製造装置における最適レシピ選択手段 204の 一例である。
[0100] 本プロセスレシピ自動合成装置は、初期プロセスレシピによってプロセス処理され た半導体ゥ ハーをプロセス評価装置にて評価したプロセス評価結果である測定量
1400と、装置が標準状態にあるときに初期プロセスレシピによってプロセス処理され た半導体ゥ ハーをプロセス評価装置にて評価した標準プロセス評価結果である標 準量 1401 (図 15を用いて後述する）とが入力される。差分解析エンジン 1402は、測 定量 1400と標準量 1401間の種々の評価値の差を解析して、データに変換する。
[0101] 合成関数処理部 1403は、差分解析エンジン 1402の解析結果に基づいて評価結 果の差を打ち消す様に、データベースに記憶されているプロセスレシピの中から 1つ を選択するか、あるいはエレメントレシピセット 1404から複数のエレメントレシピを選 択して、それらから新たにプロセスレシピを合成し、プロセス状態を標準状態に戻す 事の出来る最適レシピ 1405を作成する。
ここで、エレメントレシピセット 1404とは、ホールのサイズを変更するレシピ、ホール 底の残渣をなくすレシピ、エッチング面内分布を変更するレシピ等の様に、要素毎に 特性を変更出来るプロセスレシピをそれぞれ独立に蓄積しておくものである。
[0102] 例えば、エッチング装置の特性が初期状態で、初期プロセスレシピに従ってプロセ ス処理が行われた場合のトータルエッチング量が 100だと仮定する。しかし、エツチン グ装置の特性の経年変化により、そのまま初期プロセスレシピに従ってプロセス処理 を行い続けた場合にトータルエッチング量が変化して 80になった場合、初期に設定 されているプロセスレシピの持つトータルエッチング量よりも 20大きなトータルエッチ ング量を持つ新たなプロセスレシピをデータベースの中力 選択する力、あるいはト 一タルエッチング量を 20大きく出来る様にエレメントレシピセット 1404から複数のェ レメントレシピを選択し、それら力も新たにプロセスレシピを合成する。エレメントレシピ 選択方法の詳細に関しては後述する。
次に、その新たなプロセスレシピに従ってプロセス処理を行う事によって、エツチン グ装置の特性に経年変化があるにも関わらず、それ以降にエッチング処理される半 導体ウェハーに対してはトータルエッチング量が 100で正常にエッチングすることが 出来る。
以上のように、本プロセスレシピ自動合成装置により最適プロセスレシピが選択ある いは合成され、プロセス装置を動作させるための新たなプロセスレシピとして出力さ れる。
[0103] 図 15は、標準測定値と現在測定値とを比較する図である。
この図は、標準測定値、現在測定値比較表示画面 1500として、コンピュータデイス プレイに表示された状態である。この図で、縦軸は頻度を表しており、横軸はプロセ ス評価結果である EBS測定値 (例えば基板電流値)を示して ヽる。標準測定値 1501 は、エッチング装置が初期状態 (標準状態）にある時に初期プロセスレシピによりエツ チング処理された半導体ウェハーの標準プロセス評価結果をヒストグラムとして表示し たものである。 EBS測定値の中心値は 100、分布は 20となっている。現在測定値 15 02は、時間が経過した後、エッチング装置が現在の状態において初期プロセスレシ ピによりプロセス処理された半導体ウェハーのプロセス評価結果をヒストグラムとして 表示したものである。 EBS測定値の中心値は 80、分布は 20となっており、エッチング 装置が初期状態の時の分布と比較して中心値が 20低くなつている。
この図に示される様に、逐次、現在の状態のエッチング装置によって得られるエツ チング結果の面内分布と、標準状態の時の面内分布を同時に確認する事ができ、現 在のエッチング装置の経年変化によるエッチング特性の劣化度合 、が容易に確認 出来る。
[0104] 図 16は、エッチング条件を設定するための別のプロセスレシピ選択方法であるエレ メントレシピ選択方法を示すフローチャートである。
これは、図 2に示した半導体デバイス製造装置における最適レシピ選択手段 204の 別の例である。
以下に、フローチャートに沿ってエレメントレシピ選択方法を説明する。まず、図 1に 示した電子ビーム誘起基板電流を用いた半導体デバイス評価装置 (EBSCOPE)に より所定のホールを測定し、基板電流値等の測定結果を得て、入力する（S1600)。
[0105] 次に、その測定結果を基にホールサイズ (ホール上部、下部）を確認する（S1601) 。ここで、ホールサイズが小さい場合（S1601 ;Yes)、ホールを大きく開けるエレメント レシピを選択し（S1602)、その後残渣量の確認へ移行する（S1603)。一方、ホー ルサイズが適切であった場合には（S1601； No)、エレメントレシピを変更せずにその まま残渣量の確認へ移行する（S1603)。
[0106] 次に、測定結果力もホール底の残渣量を確認した結果、残渣がある場合は（S160 3； Yes)、残渣をなくすエレメントレシピを選択し（S1604)、その後面内分布の確認 へ移行する（S1605)。一方、残渣がない場合には（S1603 ;No)、エレメントレシピ を変更せずにそのまま面内分布の確認へ移行する（S1605)。
[0107] 次に、測定結果から面内分布を確認した結果、面内分布がある場合 (S 1605 ; Yes )、面内分布をなくすエレメントレシピを選択し (S1606)、その後各エレメントレシピを 維持する（S1607)。一方、面内分布がな力つた場合には（S1605 ;No)、各エレメン トレシピを維持する（S 1605)。
上述の方法を用いて、経年変化したプロセス装置の特性に応じて適したエレメント レシピを選択して更新していく事で、経年変化を打ち消し、常に一定のプロセス結果 が得られる。
[0108] 次に、これまでに述べてきた半導体デバイス製造装置を用い、常にプロセス装置の 状態が適切に維持される例を説明する。
図 17は、プロセス処理結果の時間推移を示す図である。
デイリー装置状態トラッキング表示画面 1700は、コンピュータディスプレイに表示さ れた状態を示しており、グラフの横軸は経過日時を表し、縦軸はプロセス評価結果で ある EBS測定値 (例えば基板電流値)を表す。そして、所定の頻度で電子ビーム誘 起基板電流を用いた半導体デバイス評価装置 (EBSCOPE)を用いてプロセス処理 の施された半導体ウェハーの測定を行い、基板電流値等の EBS測定値を得て、その EBS測定値と選択されているプロセスレシピを日時の関数として表示する。この図で は、一日に一度測定を行っている例を示している。
[0109] 以下に、図 17について経過日時順に時間を追って説明する。まず、経過日時が 1 日目では、プロセスレシピ Aが選択されており、そのプロセスレシピ Aに従ってプロセ ス装置でプロセス処理された半導体ウェハーに対して、 1日目の最初に行った EBSC OPEによる測定の結果得られる EBS測定値 1701は、管理値 1706と一致しており、 良好な状態である。この例では一日に一度の測定であるため、 1日目の EBS測定値 1701は、常に一定の値 (最初の測定値)を示している。実際には、その後もプロセス 装置においては、プロセスレシピ Aを用いて連続的に複数の半導体ウェハーがプロ セス処理されており、プロセス装置の経年変化によって、時間の経過と共に徐々にプ ロセス処理結果は初期状態とは異なって 、く。
[0110] そして、経過日時が 2日目では、その日の最初に行った半導体ウェハーに対する測 、て、プロセス装置の経年変化によってプロセス処理結果が初期状態とは異 なってしまい、 EBS測定値 1702が管理値 1706から外れている事が判明する。つま り、プロセス処理結果は 1日目の初期状態とは異なっており、製造効率が悪くなつて いる。
そこで、経過日時が 3日目では、前述の最適レシピ選択手段を用いて EBS測定値 1702と管理値 1706の差をなくす様にプロセスレシピ Bを選択する。そして、変更さ れたプロセスレシピ Bに従ってプロセス処理を行った半導体ウェハーを測定した結果 、再び EBS測定値 1703が管理値 1706と一致している。
[0111] 以上と同様に、経過日時が 4日目の半導体ウェハー測定結果では EBS測定値 17 04が再び管理値 1706から外れ、経過日時が 5日目でプロセスレシピを Bから Cに変 更し、それにより EBS測定値 1705が管理値 1706と一致している。
この図では、 5日経過した状態までを示している力 さらに一日経過する度に測定 を行い、管理値との差を判定する。
[0112] この様に、プロセス処理後の半導体ウェハーは定期的に測定され、測定値が管理 値 1706から外れるとプロセスレシピの変更がなされる。それにより、経年変化によつ てプロセス装置の特性が変化した場合でも、プロセスレシピを変更する事によって、 プロセス処理された半導体ウェハーを測定した結果は常に管理値 1706に近くなる様 に制御される。その結果、プロセス処理結果を常に所望の特性範囲内に維持し続け る事ができ、製品の収率低下を防止する事が出来る。
[0113] 図 17では、 1日刻みで測定を行う例を示したために測定値が階段状に制御されて いるが、測定頻度を増加させればより連続的に制御でき、基準値力ものずれがより小 さい時点でプロセスレシピの変更が行える。しかし、その場合は測定に必要な時間が 増加するため、結果として半導体ウェハーのプロセス処理量は減少し、製品の生産 量が減少する事となる。
[0114] そこで、ある時間間隔で測定した際に装置の特性変動が、ある簡単な関数で記述 出来る場合は、その関数に従って自動的にレシピを合成して利用する事も出来る。 具体的に一例を挙げると、一度だけ条件決定のために 6時間間隔で 4回プロセス装 置のプロセス処理結果を測定し、その 1日分 (4回）のプロセス処理結果を時間の関 数で表す。そして、量産時にその関数を利用し、数時間おきに関数力もプロセス装置 の状態の変化分を予測して、それを補正する最適プロセスレシピを求め、プロセス装 置はその最適プロセスレシピに従いプロセス処理を行う。実際に半導体ウェハーを測 定する頻度は 1日に一回程度で良ぐ又は関数の再現性が優れていればさらに測定 頻度を下げても良い。
[0115] この手法を用いると、半導体ウェハーの測定頻度は低く出来る一方、プロセスレシ ピの変更は 1日に何度も行う事ができ、常にプロセス処理結果を管理値に近い状態 に維持しておけるため、より収率の低下を防止出来る。そして、半導体ウェハーを頻 繁にチャンバ一力 取り出して測定する必要が無いので、プロセス処理の時間的な 効率を向上でき、生産能力を低下する事がない。
[0116] 図 18は、ホストコンピュータで情報を一元管理する装置構成を示すブロック図であ る。
通常は、各種プロセス装置の情報 (新規に作成したプロセスレシピ情報、新規に選 択したプロセスレシピ情報等）は、プロセス処理結果評価装置 1800がそれぞれに備 えるローカルなデータベース 1801に蓄積される力 必要に応じて LAN (Local Area Network)、 WAN (Wide Area Network)などの通信回線 1802を用いて、ホストコンビ ユータ 1803にアップロードして記憶させる。これにより、各種プロセス装置の情報は、 工場を管理するプロセス管理システムにおいて一元管理出来る。さらに、工場に多数 存在する同一種類のプロセス装置の自動プロセス管理に他のプロセス装置で作成し たプロセスレシピを転用することも出来る。
[0117] 以下に、本実施形態による効果をまとめる。
上述の実施形態によれば、実際にプロセス処理のされた半導体ウェハーを測定す る事によってプロセス装置の特性変動を把握でき、そのプロセス装置の経年変化に よって生じるプロセス処理結果の変動を打ち消すプロセスレシピを最適選択してプロ セスを続行可能なため、従来よりも長時間プロセス処理結果を一定に保つ事が出来 る。
また、製品固有のレイアウト情報を基に最適なプロセスレシピを選択する事が出来 るため、単一の TEGウェハーから得られるプロセスウィンド一のみを用いてプロセス 制御するよりも、個々の製品に対応した実効的に広いプロセスウィンド一を利用する ことが可能となる。
[0118] 以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られ るものではなぐ本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
また、上述の実施形態では、本発明を半導体デバイス製造方法として表現したが、 これに限定されず、半導体デバイス検査方法、半導体デバイス分析方法、半導体デ バイス解析方法、半導体デバイス評価方法等として表現してもよい。 LCD (Liquid Cr ystal Display)などのディスプレイデバイスも本発明の対象となる。
なお、上述の実施形態に記載したプロセス処理結果評価装置として、従来の SEM 等を用いる事も出来る。
産業上の利用可能性
本発明は、半導体デバイス製造プロセスにおけるプロセス最適化に用いて好適で ある。

Claims

請求の範囲
[1] プロセス装置によりプロセス処理された半導体ウェハーに対して電子ビームを照射 してプロセス評価結果を得るステップと、
前記プロセス評価結果とデータベースに記録された評価結果とを比較するステップ と、
比較結果に基づ!/、て新たなプロセスレシピを選択して、前記プロセス装置によるプ ロセス処理に適用するステップと、
を含む半導体デバイス製造方法。
[2] 請求項 1に記載の半導体デバイス製造方法にぉ 、て、
前記プロセス評価結果を得るステップは、
半導体ウェハーを第一プロセスレシピに従って、プロセス装置によってプロセス処 理し、プロセス処理済半導体ウェハーを得るステップと、
前記プロセス処理済み半導体ウェハーの表面に電子ビームを照射するステップと、 前記電子ビームの照射に伴って前記プロセス処理済半導体ウェハーに発生する基 板電流を測定するステップと、
前記基板電流の波形力 プロセス評価結果を得るステップと、
を含み、
前記比較するステップは、
前記プロセス評価結果とデータベースに記録された標準プロセス評価結果とを比 較して、プロセス評価結果の差を得るステップを含み、
前記プロセス処理に適用するステップは、
前記プロセス評価結果の差を打ち消す第二プロセスレシピを前記データベースか ら選択して、前記プロセス装置によるプロセス処理に適用するステップを含む事を特 徴とする半導体デバイス製造方法。
[3] 請求項 2に記載の半導体デバイス製造方法にぉ 、て、
前記データベースに記録された複数のエレメントレシピを組み合わせて、前記プロ セス評価結果の差を打ち消す第二プロセスレシピを合成するステップを含む事を特 徴とする半導体デバイス製造方法。
[4] 請求項 1な!、し 3の何れか 1項に記載の半導体デバイス製造方法にぉ 、て、 評価対象プロセスの直前のプロセスまで同一の条件で作製された複数の半導体ゥ ェハーを用意するステップと、
前記複数の半導体ウェハーに、該複数の半導体ウェハーと 1対 1に対応する複数 のプロセスレシピに従って、 1枚ずつ標準状態の前記プロセス装置によってプロセス 処理を行 、、複数のプロセス処理済み半導体ウェハーを得るステップと、
前記複数のプロセス処理済み半導体ウェハーの表面に 1枚ずつ前記電子ビームを 照射するステップと、
前記電子ビームの照射に伴って前記複数のプロセス処理済み半導体ウェハーに 発生する複数の基板電流を 1枚ずつ測定するステップと、
前記複数の基板電流波形から複数のプロセス評価結果を得るステップと、 前記複数のプロセス評価結果と前記複数のプロセスレシピを対にして前記データ ベースに蓄積するステップと、
を含む事を特徴とする半導体デバイス製造方法。
[5] 請求項 1な!、し 4の何れか 1項に記載の半導体デバイス製造方法にぉ 、て、
それぞれの前記半導体ウェハー上に同一のレイアウトパターンが形成されている事 を特徴とする半導体デバイス製造方法。
[6] 請求項 5に記載の半導体デバイス製造方法において、
それぞれの前記半導体ウェハー上に形成された同一のレイアウトパターンに、前記 電子ビームを照射して前記プロセス評価結果を得る事を特徴とする半導体デバイス 製造方法。
[7] 請求項 5に記載の半導体デバイス製造方法において、
それぞれの前記半導体ウェハー上にレイアウトパターンとして密ホールと疎ホール が形成されている事を特徴とする半導体デバイス製造方法。
[8] 請求項 4に記載の半導体デバイス製造方法にぉ 、て、
前記データベースに蓄積された前記複数のプロセス評価結果と前記複数のプロセ スレシピの対の中から、 1対以上の組をコンピュータディスプレイに表示する事を特徴 とする半導体デバイス製造方法。
[9] 請求項 1な!、し 4の何れか 1項に記載の半導体デバイス製造方法にぉ 、て、 前記プロセス装置でプロセス処理に使用している前記プロセスレシピの内容をコン ピュータディスプレイに表示する事を特徴とする半導体デバイス製造方法。
[10] 請求項 4に記載の半導体デバイス製造方法において、
前記プロセス処理に用いた 1つ以上の前記プロセスレシピと、
前記プロセスレシピにそれぞれ対応する前記プロセス評価結果のヒストグラムと、 をコンピュータディスプレイに表示する事を特徴とする半導体デバイス製造方法。
[11] 請求項 4に記載の半導体デバイス製造方法において、
前記プロセス処理に用いた 1つ以上の前記プロセスレシピと、
前記プロセスレシピにそれぞれ対応する前記プロセス評価結果の半導体ウェハー 面内分布と、
をコンピュータディスプレイに表示する事を特徴とする半導体デバイス製造方法。
[12] 請求項 1な!、し 3の何れかに記載の半導体デバイス製造方法にぉ 、て、
前記プロセス処理に用いた前記プロセスレシピと、
前記プロセス評価結果と、
を日時の関数としてコンピュータディスプレイに表示する事を特徴とする半導体デバ イス製造方法。
[13] 請求項 1な!、し 4の何れか 1項に記載の半導体デバイス製造方法にぉ 、て、 前記データベースの内容をホストコンピュータに対して通信回線を用いて伝達し、 記憶させる事を特徴とする半導体デバイス製造方法。
PCT/JP2006/307488 2006-04-07 2006-04-07 半導体デバイス製造方法 WO2007116512A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/307488 WO2007116512A1 (ja) 2006-04-07 2006-04-07 半導体デバイス製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/307488 WO2007116512A1 (ja) 2006-04-07 2006-04-07 半導体デバイス製造方法

Publications (1)

Publication Number Publication Date
WO2007116512A1 true WO2007116512A1 (ja) 2007-10-18

Family

ID=38580821

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/307488 WO2007116512A1 (ja) 2006-04-07 2006-04-07 半導体デバイス製造方法

Country Status (1)

Country Link
WO (1) WO2007116512A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160128203A1 (en) * 2014-10-31 2016-05-05 Semes Co., Ltd. Substrate-processing system and method of aging a substrate-processing apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176088A (ja) * 2000-12-08 2002-06-21 Nec Corp 半導体デバイス検査装置
JP2005045214A (ja) * 2003-07-09 2005-02-17 Fujitsu Ltd 半導体装置の製造方法とエッチングシステム
JP2005077192A (ja) * 2003-08-29 2005-03-24 Hitachi Ltd 立体形状測定装置、エッチング条件出し方法およびエッチングプロセス監視方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176088A (ja) * 2000-12-08 2002-06-21 Nec Corp 半導体デバイス検査装置
JP2005045214A (ja) * 2003-07-09 2005-02-17 Fujitsu Ltd 半導体装置の製造方法とエッチングシステム
JP2005077192A (ja) * 2003-08-29 2005-03-24 Hitachi Ltd 立体形状測定装置、エッチング条件出し方法およびエッチングプロセス監視方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160128203A1 (en) * 2014-10-31 2016-05-05 Semes Co., Ltd. Substrate-processing system and method of aging a substrate-processing apparatus
US10133264B2 (en) * 2014-10-31 2018-11-20 Semes Co., Ltd. Method of performing aging for a process chamber

Similar Documents

Publication Publication Date Title
JP6188792B2 (ja) Ｔｅｍ観察用の薄片の調製
US7348556B2 (en) Method of measuring three-dimensional surface roughness of a structure
JP3749107B2 (ja) 半導体デバイス検査装置
US20040147121A1 (en) Method and system for manufacturing a semiconductor device
US20060038125A1 (en) Electric charged particle beam microscopy, electric charged particle beam microscope, critical dimension measurement and critical dimension measurement system
IL154610A (en) Method and its apparatus for measuring size and shape of fine patterns
US6258610B1 (en) Method analyzing a semiconductor surface using line width metrology with auto-correlation operation
CN113748481B (zh) 聚焦带电粒子束的方法、计算图像的锐度值的收敛集合的方法、及带电粒子束装置
JP4235284B2 (ja) パターン検査装置およびその方法
US5804460A (en) Linewidth metrology of integrated circuit structures
JP3923468B2 (ja) 走査型計測装置の較正のための方法と装置
US6714892B2 (en) Three dimensional reconstruction metrology
WO2007116512A1 (ja) 半導体デバイス製造方法
JP4169004B2 (ja) 半導体装置の製造方法
KR101018724B1 (ko) 반도체 디바이스의 제조 방법
JP2010103320A (ja) 半導体検査装置
US10222202B2 (en) Three dimensional structure fabrication control using novel processing system
WO2007037012A1 (ja) チャンバーマッチング方法、半導体プロセス支援装置、メンテナンス方法、メンテナンス支援装置
US6369891B1 (en) Method of determining accuracy error in line width metrology device
US20070268034A1 (en) Method and apparatus for setting of appliance-specific evaluation parameters
JP4964400B2 (ja) 測定波形の信号プロセスによる変則フォトレジスト線／間隔プロファイル検出
JPWO2006126576A1 (ja) 微細領域撮像装置及び微細領域撮像方法
JP4729390B2 (ja) 試料作製装置
JP2003233199A (ja) 測定方法、描画方法、基材の製造方法、および電子ビーム描画装置
JP2004328003A (ja) 基板抽出方法及びそれを用いた電子部品製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06731435

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06731435

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP