KR101353258B1 - 반도체 소자의 갭필 방법 - Google Patents

반도체 소자의 갭필 방법 Download PDF

Info

Publication number
KR101353258B1
KR101353258B1 KR1020120044225A KR20120044225A KR101353258B1 KR 101353258 B1 KR101353258 B1 KR 101353258B1 KR 1020120044225 A KR1020120044225 A KR 1020120044225A KR 20120044225 A KR20120044225 A KR 20120044225A KR 101353258 B1 KR101353258 B1 KR 101353258B1
Authority
KR
South Korea
Prior art keywords
substrate
substrate support
gap
shower head
amorphous carbon
Prior art date
Application number
KR1020120044225A
Other languages
English (en)
Other versions
KR20130121213A (ko
Inventor
반원진
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020120044225A priority Critical patent/KR101353258B1/ko
Priority to PCT/KR2012/006911 priority patent/WO2013032232A2/ko
Priority to TW101131712A priority patent/TWI598937B/zh
Publication of KR20130121213A publication Critical patent/KR20130121213A/ko
Application granted granted Critical
Publication of KR101353258B1 publication Critical patent/KR101353258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

보이드발생현상을 감소시킬 수 있는 갭필 방법이 개시된다. 이러한 갭필 방법은, 챔버 내에서 서로 대향하는 샤워 헤드 및 기판 지지부를 구비하는 플라즈마 처리장치의 상기 기판 지지부로, 갭 패턴(gap pattern)이 형성된 피처리 기판을 로딩하는 단계와, 상기 샤워 헤드를 통해서 상기 피처리 기판을 향해 공정원료 가스를 분사하는 단계, 및 상기 챔버 및 상기 샤워 헤드를 접지하고, 상기 기판 지지부에 음전위를 인가하는 DC전원 및 플라즈마를 생성하기 위한 RF 전원을 인가하여 상기 피처리 기판상에 비정질 탄소막을 이용하여 상기 갭 패턴을 필링(filling)하는 단계를 포함한다.

Description

반도체 소자의 갭필 방법{METHOD OF GAP FILLING IN A SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 갭필 방법에 관한 것으로, 보다 상세히 비정질 탄소막을 이용한 반도체 소자의 갭필 방법에 관한 것이다.
반도체 장치의 소형화 및 고집적화가 진행됨에 따라서, 점점 더 미세한 패턴이 요구되어지고 있다. 특히, 반도체 기판 상에 형성된 여러 층 또는 영역들에 미세 패턴을 형성하는 공정에 대한 요구사항이 매우 강화되고 있다. 반도체소자의 제조에 있어서, 패턴의 형성은 통상 포토리소그래피라고 하는 공정을 통해 구현된다.
예를 들어, 패턴이 형성될 재료층 상에, 식각 마스크로서의 하드 마스크층, 반사 방지막 및 포토레지스트막을 적층한 후, 노광, 현상, 식각, 애싱(ashing) 및 스트립(strip) 공정을 수행하여 상기 재료층에 원하는 패턴을 형성할 수 있다. 이러한 포토리소그래피 공정을 통해 고집적화되고 고성능화된 소자를 보다 정밀하고 효율적으로 제조하기 위해 다양한 공정기술과 재료들이 개발되고 있다. 근래들어 이와 같은 미세한 패턴을 형성하기 위해서 하드 마스크용 비정질 탄소막이 사용되고 있다.
이러한 비정질 탄소막을 형성하기 위해서 플라즈마 처리장치인 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비가 널리 사용된다. PECVD 장비는 플라즈마를 발생시켜 박막의 증착 뿐만 아니라 에칭 등에도 널리 사용된다.
도 1은 종래 갭필 방법을 구현하기 위해 사용되는 플라즈마 처리장치를 도시한 개략적인 단면도이다.
도 1을 참조하면, 종래의 갭필 공정을 수행 하기 위해 사용되던 플라즈마 처리장치(100)는 챔버(110) 내의 지판 지지부(210) 상부에 피처리 기판(S)이 안착된 상태에서 샤워 헤드(300)를 통해 원료 공급부(700)를 통해 공급된 가스를 분사하고, 상기 샤워 헤드(300)는 RF 전원 공급부(600)에서 공급된 RF 전원이 가스를 플라즈마로 변화시켜 상기 피처리 기판(S) 상부에 비정질 탄소막을 형성하여 갭필공정을 진행한다.
그러나, 플라즈마 내의 이온들이 방향성이 없어 미세 패턴에 증착을 할 때, 이온들이 방향성이 없이 눈처럼 쌓이게 된다. 이로 인해서 비정질 탄소층의 형성과정에서 갭 패턴 상부에 오버행이 발생되어 피처리 기판상에 형성된 갭 패턴의 입구를 블로킹함으로써, 갭 내부가 완전하게 필링되지 못하고, 보이드가 발생되기가 쉽다.
따라서, 본 발명이 해결하고자 하는 과제는 보이드 생성을 억제할 수 있는 갭필 공정을 진행할 수 있는 방법을 제공하는 것이다.
이러한 과제를 달성하기 위한 본 발명의 예시적인 일 실시예에 의한 갭필 방법은, 챔버 내에서 서로 대향하는 샤워 헤드 및 기판 지지부를 구비하는 플라즈마 처리장치의 상기 기판 지지부로, 갭 패턴(gap pattern)이 형성된 피처리 기판을 로딩하는 단계와, 상기 샤워 헤드를 통해서 상기 피처리 기판을 향해 공정원료 가스를 분사하는 단계, 및 상기 챔버 및 상기 샤워 헤드를 접지하고, 상기 기판 지지부에 음전위를 인가하는 DC전원 및 플라즈마를 생성하기 위한 RF 전원을 인가하여 상기 피처리 기판상에 비정질 탄소막을 이용하여 상기 갭 패턴을 필링(filling)하는 단계를 포함한다.
한편, 상기 피처리 기판상에 비정질 탄소막을 형성하는 단계에서, 상기 DC 전원을 펄스화하여 인가할 수 있다.
이때, 주파수가 20kHz 내지 200kHz 범위의 펄스화된 상기 DC 전원을 인가할 수 있다.
이때, 상기 DC 전원의 전압은 -1000V 내지 -100V 범위를 가질 수 있다.
한편, 상기 RF전원의 파워는 200W 내지 1500W의 범위 내의 RF 전원을 인가할 수 있다.
한편, 상기 공정원료 가스는 아세틸렌(C2H2), 헬륨(He) 및 아르곤(Ar)을 포함할 수 있다.
이때, 상기 공정원료 가스는 아세틸렌(C2H2) 및 프로핀(C3H6) 중 적어도 어느 하나 및 산소(O2)를 포함할 수 있다.
또한, 비정질 탄소막을 이용하여 상기 갭 패턴을 필링하는 단계에서, 상기 비정질 탄소막의 데포율(deposition rate)은 10Å/s이하로 조절한다.
본 발명에 의한 갭필 방법에 의하면, 오버행 현상에 의해 갭 패턴에 보이드(void)가 생성되는 것을 감소시킬 수 있다.
또한, 공정원료 가스에 산소를 포함시키는 경우 갭 패턴에 보이드(void)가 생성되는 것을 보다 감소시킬 수 있다.
도 1은 종래 갭필 방법을 구현하기 위해 사용되는 플라즈마 처리장치를 도시한 개략적인 단면도이다.
도 2는 본 발명의 예시적인 일 실시예에 의한 갭필 방법을 구현하기 위해 사용되는 플라즈마 처리장치를 도시한 개략적인 단면도이다.
도 3은 주입되는 공정원료 가스에 포함된 산소(O2)량과 스트레스와의 관계를 도시하는 그래프이다.
도 4 및 도 5는, 도 1 및 도 2에서 도시된 플라즈마 처리장치의 차이를 설명하기 위한 도면으로서, 각각 도 1 및 도 2에 의한 플라즈마 처리장치에 의해 인가되는 전하를 도시하는 개념도이다.
도 6은 도 1에서 도시된 플라즈마 처리장치를 이용하여 갭필 공정을 진행한 결과를 개략적으로 도시한 개념적인 단면도이다.
도 7은 도 2에서 도시된 플라즈마 처리장치를 이용하여 갭필공정을 진행한 결과를 개략적으로 도시한 개념적인 단면도이다.
도 8은 본 발명의 예시적인 일 실시예에 의한 갭필 방법을 도시한 순서도이다.
도 9는 도 2에 의한 플라즈마 처리장치의 기판 지지부에 -450V의 DC 전압을 인가하고, 10sccm의 아세틸렌(C2H2)을 공급하여 진행한 결과를 도시한 TEM 사진이다.
도 10은 도 9의 부분 확대 사진이다.
도 11은 도 2에 의한 플라즈마 처리장치의 기판 지지부에 -850V의 DC 전압을 인가하고, 10sccm의 아세틸렌(C2H2)을 공급하여 진행한 결과를 도시한 TEM 사진이다.
도 12는 도 11의 부분 확대 사진이다.
도 13은 도 2에 의한 플라즈마 처리장치의 기판 지지부에 -850V의 DC 전압을 인가하고, 20sccm의 아세틸렌(C2H2)을 공급하여 진행한 결과를 도시한 TEM 사진이다.
도 14는 도 13의 부분 확대 사진이다.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
도 2는 본 발명의 예시적인 일 실시예에 의한 갭필 방법을 구현하기 위해 사용되는 플라즈마 처리장치를 도시한 개략적인 단면도이다.
도 2를 참조하면, 본 발명의 예시적인 일 실시예에 의한 플라즈마 처리방법을 구현하기 위해 사용되는 플라즈마 처리장치(200)은 챔버(110), 기판 지지유닛(200), 샤워 헤드(300), DC 전원 공급부(400), 필터(500), RF 전원 공급부(600), 원료 공급부(700)를 포함할 수 있다.
상기 챔버(110)는 내부에 반응 공간을 형성하고, 상기 샤워 헤드(300) 및 상기 기판 지지유닛(200)의 기판 지지부(210)를 수용한다. 상기 챔버(110)는 예컨대 원통형의 실린더 또는 사각형의 박스형태를 갖도록 제조될 수 있다. 그러나, 이에 한정되지 않고, 상기 챔버(110)의 형태는 피처리 기판(S)의 형태에 따라 다양한 형상을 갖도록 제조될 수 있다.
또한, 도시된 도면에서 상기 챔버(110)는 일체로 형성된 것으로 도시되어 있으나, 하부 챔버 및 상부 챔버를 분리하여 형성될 수도 있다. 또한 도시되진 않았으나, 챔버(110) 내부를 배기하는 배기부, 피처리 기판(S)을 로딩 또는 언로딩하기 위한 기판 출입구 및 챔버(110) 내부의 압력을 조절하는 압력 조절부가 형성될 수 있다.
상기 기판 지지유닛(200)은 기판 지지부(210) 및 구동부(220)를 포함할 수 있다. 상기 기판 지지부(210)는 상기 챔버(110) 내부에 배치되어 피처리 기판(S)을 지지한다. 상기 기판 지지부(210)로서, 정전기력을 이용하여 피처리 기판(S)을 지지하는 정전척 또는 진공 흡입력을 이용하여 피처리 기판(S)을 지지하는 진공척 등이 사용되어질 수 있다. 또한 도시되지는 않았으나, 기판 지지부(210)는 가열부재를 더 포함하여, 상기 기판 지지부(210)에 안착된 피처리 기판(S)을 가열할 수 있다.
상기 구동부(220)는 상기 기판 지지부(210)를 구동한다. 이를 위하여, 상기 구동부(220)는 상기 기판 지지부(210)를 지지하는 샤프트(221) 및 상기 샤프트(221)를 승하강 시키거나, 또는 회전시키기 위한 동력부(222)를 포함할 수 있다.
상기 샤워 헤드(300)는 상기 기판 지지부(210)를 마주 보도록 대향하게 배치된다. 이때, 상기 샤워 헤드(300)는 상기 챔버(110)와 함께 접지(Ground)된다.
상기 샤워 헤드(300)는 상기 원료 공급부(700)로부터 공급된 원료를, 상기 기판 지지부(210)위에 배치된 피처리 기판(S)을 향해 분사한다.
예컨대, 피처리 기판(S) 상부에 비정질 실리콘막을 형성하기 위해서, 예컨대 아세틸렌(C2H2), 또는 프로핀(C3H6) 가스를 이용할 수 있고, 이와 다르게 트리메틸벤젠(trimethylbenzene) 용액을 340도 내지 380도 정도로 가열하여 사용할 수도 있다. 한편, 추가적으로 산소(O2)를 더 포함할 수 있다. 산소를 포함하는 경우, 생성되는 비정질 탄소막의 스트레스를 완화시키고 데포율(deposition rate)을 낮추어 보다 양호한 갭필공정을 진행할 수 있다.
도 3은 주입되는 공정원료 가스에 포함된 산소(O2)량과 스트레스와의 관계를 도시하는 그래프이다.
도 3에서 도시된 바와 같이, 산소량이 0sccm인 경우 스트레스는 427(-Mpa)이며, 산소량이 10sccm인 경우 스트레스는 367(-Mpa)이며, 산소량이 20sccm인 경우 스트레스는 354(-Mpa)이며, 산소량이 30sccm인 경우 스트레스는 281(-Mpa)이며, 산소량이 60sccm인 경우 스트레스는 270(-Mpa)이며, 산소량이 120sccm인 경우 스트레스는 173(-Mpa)으로 측정되었다.
이러한 실험결과로부터 공정원료가스에 주입되는 산소량이 증가할수록 스트레스가 감소됨을 확인할 수 있다.
한편, 캐리어 가스로는 예컨대 이산화탄소 가스, 헬륨, 아르곤 가스 및 수소 가스로 이루어진 군 중에서 선택된 어느 하나 또는 다수의 가스를 복합적으로 사용할 수 있다.
상기 RF 전원 공급부(600)는 상기 기판 지지부(210)에 RF 파워를 인가하여 상기 샤워 헤드(300)를 통해서 분사된 원료 가스를 플라즈마로 변경시킨다. 도시되진 않았으나, 상기 RF 전원 공급부(600)는 RF 매칭(matching) 회로를 통해서 상기 기판 지지부(210)에 연결될 수 있다. 상기 매칭(matching) 회로는 시스템의 DC전원이 RF 전원 공급부(600)로 인가되는 것을 차단한다.
상기 필터(500)는 상기 RF 전원 공급부(600)로부터 공급되는 RF 전원이 상기 DC 전원 공급부(400)로 유입되는 것을 필터링하여 상기 DC 전원 공급부(400)를 보호한다.
상기 DC 전원 공급부(400)는, 상기 필터(500)와 직렬로 연결되고, 이들은 다시 상기 RF 전원 공급부(600)와 병렬로 연결된다. 여기서 DC전원이란, 크기와 방향이 일정한 전원 외에 광의로 일정한 방향성을 갖고, 크기가 일정하지 않은 펄스 전원도 포함하는 광의의 개념으로 해석한다.
상기 DC 전원 공급부(400)는, 상기 기판 지지부(210)에 음의 전위를 인가하여, 접지된 상기 샤워 헤드(300)에 비해 낮은 전위를 유도하여 피처리 기판(S)으로 향하는 양이온들을 보다 강하게 유도함으로써 비정질 탄소막의 분자결합의 변화를 가져온다. 보다 상세하게, 비정질 탄소막의 C-H 결합이, C=C 결합으로 변환되고 이로 인해서 비정질 탄소막의 막밀도 또는 강도가 증가하며, 내식각성이 향상된다.
도 4 및 도 5는, 도 1 및 도 2에서 도시된 플라즈마 처리장치의 차이를 설명하기 위한 도면으로서, 각각 도 1 및 도 2에 의한 플라즈마 처리장치에 의해 인가되는 전하를 도시하는 개념도이다.
도 1에서는 기판 지지부(210)가 접지되고, 샤워 헤드(300)를 통해서 RF 파워가 인가되는 반면, 도 2에서는 샤워 헤드(300)를 접지하고, 기판 지지부(210)에 음전위 및 RF 파워가 인가된다.
이때, 샤워 헤드(300)와 기판 지지부(210) 사이에 동일 전위차가 인가되면, 샤워 헤드(300) 및 기판 지지부(210)의 전위의 절대값에는 무관하게, 샤워 헤드(300)와 기판 지지부(210)로 이루어지는 캐패시터에 동일한 전하가 유도되므로(Q=CV), 갭필을 위한 비정질 탄소막 형성에 차이가 없을 것으로 생각될 수도 있으나, 챔버(110)로 인해서 그 차이가 발생하게 된다. 즉 챔버(110) 자체가 접지되어 있는 상태이기 때문에 차이가 발생하게 되는 것이다.
도 1의 경우, 양극에 대응하는 샤워 헤드(300)과 음극에 대응하는 기판 지지부(210) 및 챔버(110)에 의해 캐패시터가 구성된다(도 4 참조). 따라서, 양극과 음극에 전위차가 발생하게 되면, 양극과 음극에 동일한 양(예컨대 8개)의 서로 반대되는 전하가 유도되고, 이때 음극은 전하를 나누어 갖게 되어 기판 지지부(210)에는 상기 양극보다 적은 양(예컨대 4개)의 전하가 유도되게 된다.
이에 반하여, 도 2의 경우, 챔버(110)와 샤워 헤드(300)와 동일한 전위를 갖는 양극으로 작용하게 되고, 이보다 낮은 전위의 기판 지지부(210)가 음극으로 작용하는 캐패시터가 구성된다(도 5 참조). 따라서, 양극과 음극에 도 1과 동일한 전위차가 발생하게 되면, 양극과 음극에 동일한 양(예컨대 8개)의 서로 반대되는 전하가 유도되고, 이때, 양극은 전하를 나누에 갖게 되는 반면 음극은 유도되는 전하를 모두 갖게 된다(예컨대 8개). 따라서, 기판 지지부(210)에는 상기 샤워 헤드(300)에 비해 많은 양의 전하가 유도되게 되므로, 상기 샤워 헤드(300)와 상기 기판 지지부(210) 사이의 반응공간의 양이온들이 상기 기판 지지부(210)로 보다 강하게 유도된다.
도 6은 도 1에서 도시된 플라즈마 처리장치를 이용하여 갭필 공정을 진행한 결과를 개략적으로 도시한 개념적인 단면도이고, 도 7은 도 2에서 도시된 플라즈마 처리장치를 이용하여 갭필공정을 진행한 결과를 개략적으로 도시한 개념적인 단면도이다.
도 1에서 도시된 플라즈마 처리장치는 플라즈마 내의 이온들이 방향성이 없어 미세 패턴(pattern)에 증착을 할 때, 도 6에서 도시된 바와 같이, 이온들이 방향성이 없이 눈처럼 쌓이게 된다. 이로 인해서 비정질 탄소층(ACL)의 형성과정에서 갭 패턴 상부에 오버행(overhang, OV)이 발생되어 피처리 기판상에 형성된 갭 패턴의 입구를 블로킹(blocking)함으로써, 갭 내부가 완전하게 필링(filling)되지 못하고, 보이드(void, V)가 발생되기가 쉽다.
그러나, 도 2에 도시된 플라즈마 처리장치에서와 같이, 기판 지지부(210)에 RF 파워 및 DC 전원을 인가하게 되면, 도 7에서 도시된 바와 같이, 이온들의 방향성을 컨트롤할 수 있기 때문에 갭 패턴에 비정질 탄소층(ACL)을 채우기 용이하다. 특히 DC전원을 펄스화 하여 인가하면 이온들의 방향성을 주는데 효과가 크다. RF 파워가 플라즈마의 밀도를 컨트롤한다면, DC 펄스는 플라즈마 내의 이온들을 아래로 끌어당기는 역할을 한다. 이때 DC 펄스의 전극은 (-)로 작용하며, 이온들을 선택적으로 당기는 효과를 준다. 따라서, 갭 패턴 상부에 형성되는 오버행이 상대적으로 덜 발생하게 되어, 보다 양호한 갭 필(gap fill)을 달성할 수 있다.
그러나, 이 경우에도 비정질 탄소막이 지나치게 급격히 형성되는 경우에는 오버행이 발생되어 갭 패턴 내부에 보이드가 형성될 수 있다. 따라서 공정 조건을 조절하는 것이 중요하며, 이러한 실험결과에 대해서는 이후 설명한다.
도 8은 본 발명의 예시적인 일 실시예에 의한 갭필 방법을 도시한 순서도이다.
도 2 및 도 8을 참조하면, 본 발명의 예시적인 일 실시예에 의한 플라즈마 처리방법에 의하면, 먼저 챔버(110) 내에서 서로 대향하는 샤워 헤드(300) 및 기판 지지부(210)를 구비하는 플라즈마 처리장치(200)의 상기 기판 지지부(210)로 피처리 기판(S)을 로딩한다(단계 S110). 이때, 상기 기판 지지부(210)와 상기 샤워 헤드(300)의 간격은 약 2cm 이하로 조절하는 것이 바람직하다. 상기 기판 지지부(210)와 상기 샤워 헤드(300)의 간격이 2cm를 넘는 경우 높은 압력에서 플라즈마 방전이 불안정해지거나, 아크가 발생되는 문제점을 야기할 수 있다.
이를 위하여 상기 구동부(220)가 상기 기판 지지부(210)를 상승시켜 상기 샤워 헤드(300)와 상기 기판 지지부(210)의 간격을 조절하게 된다.
이후, 상기 샤워 헤드(300)를 통해서 상기 피처리 기판(S)을 향해 공정원료 가스를 분사한다(단계 S120). 상기 공정원료 가스는 원료 공급부(700)로부터 공급되며, 예컨대, 아세틸렌(C2H2), 또는 프로핀(C3H6) 가스를 이용할 수 있고, 이와 다르게 트리메틸벤젠(trimethylbenzene) 용액을 340도 내지 380도 정도로 가열하여 사용할 수도 있다. 이때, 캐리어 가스로는 이산화탄소 가스, 헬륨, 아르곤 가스 및 수소 가스로 이루어진 군 중에서 선택된 어느 하나 또는 다수의 가스를 복합적으로 사용할 수 있다. 이들의 가스는 별도로 샤워 헤드(300)에 공급될 수 있고, 혼합되어 공급될 수도 있다.
이후, 상기 챔버(110) 및 상기 샤워 헤드(300)를 접지하고, 상기 기판 지지부(210)에 음전위를 인가하는 DC전원 및 플라즈마를 생성하기 위한 RF 전원을 인가하여 비정질 탄소막을 이용하여 상기 피처리 기판(S) 상에 형성된 상기 갭 패턴을 필링(filling)한다(단계 S130). 이때, 상기 DC 전원은 DC 전원 공급부(400)를 통해서 수행될 수 있으며, 상기 RF 전원은 RF 전원 공급부(600)를 통해서 수행될 수 있다.
이때, RF 파워는 약 200W 내지 약 1500W를 공급할 수 있으며, DC 전압은 -1000V 내지 -100V를 공급할 수 있다. 한편, 상기 피처리 기판상에 비정질 탄소막을 형성하는 단계에서, 상기 DC 전원을 펄스화하여 인가할 수 있다. 이때, 상기 펄스화된 DC 전원의 주파수는 20kHz 내지 200kHz가 되도록 조절할 수 있으며, 상기 펄스화된 DC전원의 듀티비(duty ratio)는 10% 내지 50%의 범위를 가질 수 있다.
바람직하게, 상기 피처리 기판상에 비정질 탄소막을 형성하는 과정에서, 상기 챔버 내의 압력이 4 torr 미만일 경우, 상기 기판 지지부에 -1000V 내지 -100V의 DC전압을 인가하고, 상기 챔버 내의 압력이 4 torr 내지 7.5 torr일 경우, 상기 기판 지지부에 -1000V 내지 -400V의 DC전압을 인가할 수 있다.
또한, 상기 샤워 헤드와 상기 기판 지지부의 이격 거리가 0.5cm인 경우, 주파수가 20kHz 내지 200kHz 범위의 펄스화된 DC 전원을 인가하고, 상기 샤워 헤드와 상기 기판 지지부의 이격 거리가 0.5cm 초과 1cm이하인 경우, 주파수가 20kHz 내지 100kHz 범위의 펄스화된 DC 전원을 인가할 수 있다.
한편, 본 실시예에서는 공정원료 가스를 분사한 후(단계 S120), 상기 챔버(110) 및 상기 샤워 헤드(300)를 접지하고, 상기 기판 지지부(210)에 음전위를 인가하는 DC전원 및 플라즈마를 생성하기 위한 RF 전원을 인가하여 비정질 탄소막을 이용하여 상기 피처리 기판(S) 상에 형성된 상기 갭 패턴을 필링하는 것(단계 S130)으로 기재되고 있으나, 상기 챔버(100) 및 상기 샤워 헤드(300)의 접지는 공정원료 가스를 분사하기 이전에 접지될 수도 있음은 당업자에 자명하다.
한편, 도 2에서 도시된 플라즈마 처리장치를 이용하여 갭필 공정을 진행하는 경우에도 데포율(deposition rate)이 너무 큰 경우, 즉 비정질 탄소막이 너무 급격하게 형성되는 경우에는 도 5의 보이드(V)가 생성될 수 있다.
이하, 도 9 내지 도 14를 참조로 실험결과를 상세히 설명한다.
도 9는 도 2에 의한 플라즈마 처리장치의 기판 지지부에 -450V의 DC 전압을 인가하고, 10sccm의 아세틸렌(C2H2)을 공급하여 진행한 결과를 도시한 TEM 사진이고, 도 10은 도 9의 부분 확대 사진이다. 도 11은 도 2에 의한 플라즈마 처리장치의 기판 지지부에 -850V의 DC 전압을 인가하고, 10sccm의 아세틸렌(C2H2)을 공급하여 진행한 결과를 도시한 TEM 사진이고, 도 12는 도 11의 부분 확대 사진이다. 도 13은 도 2에 의한 플라즈마 처리장치의 기판 지지부에 -850V의 DC 전압을 인가하고, 20sccm의 아세틸렌(C2H2)을 공급하여 진행한 결과를 도시한 TEM 사진이고, 도 14는 도 13의 부분 확대 사진이다.
도 9 내지 도 14에서, 산소(O2)는 120sccm, 헬륨(He)은 85sccm, 아르곤(Ar)은 357sccm으로 고정하였고, 챔버 내부의 압력은 1torr, 온도는 300℃로 고정하였다.
도 9 내지 도 12에서 도시된 바와 같이, 10sccm의 아세틸렌(C2H2)을 공급할 때에는 DC전압을 -450V에서 -850V까지 변화시켜도 보이드가 발생되지 않았으나, -850V로 고정한 후 아세틸렌(C2H2)의 공급량을 20sccm까지 증가시키는 경우, 보이드가 발생되는 현상을 관측할 수있었다. 도 9 및 도 10에 대응하는 제1 공정조건에서의 데포율(deposition rate)은 대략 2.5Å/s이고,. 이고, 도 11 및 도 12에 대응하는 제2 공정조건에서의 데포율은 대략 5Å/s이고, 데포율이 5Å/s까지는 보이드가 발생되지 않았으나, 도 13 및 도 14에 대응하는 제3 공정조건에서의 데포율은 10Å/s인데, 이경우, 보이드가 발생되었으므로, 데포율을 10Å/s이하로 하는 경우, 보이드의 생성을 억제할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 플라즈마 처리장치 110: 챔버
200: 기판 지지유닛 210: 기판 지지부
220: 구동부 221: 샤프트
222: 동력부 300: 샤워헤드
400: DC 전원 공급부 500: 필터
600: RF 전원 공급부 S: 피처리 기판

Claims (8)

  1. 챔버 내에서 서로 대향하는 샤워 헤드 및 기판 지지부를 구비하는 플라즈마 처리장치의 상기 기판 지지부 상부에, 갭 패턴(gap pattern)이 형성된 피처리 기판을 로딩하는 단계;
    상기 샤워 헤드를 통해서 상기 피처리 기판을 향해 공정원료 가스를 분사하는 단계; 및
    상기 챔버 및 상기 샤워 헤드를 접지하고, 상기 기판 지지부에 음전위를 인가하는 DC전원 및 플라즈마를 생성하기 위한 RF 전원을 인가하여 상기 피처리 기판상에 비정질 탄소막을 이용하여 상기 갭 패턴을 필링(filling)하는 단계;
    를 포함하는 갭필 방법.
  2. 제1항에 있어서,
    상기 피처리 기판상에 비정질 탄소막을 형성하는 단계에서,
    상기 DC 전원을 펄스화하여 인가하는 것을 특징으로 하는 갭필 방법.
  3. 제2항에 있어서,
    펄스화된 상기 DC 전원의 주파수는 20kHz 내지 200kHz 범위인 것을 특징으로 하는 갭필 방법.
  4. 제3항에 있어서,
    상기 DC 전원의 전압은 -1000V 내지 -100V 범위인 것을 특징으로 하는 갭필 방법.
  5. 제1항에 있어서,
    상기 RF전원의 파워는 200W 내지 1500W의 범위내인 것을 특징으로 하는 갭필 방법.
  6. 제1항에 있어서,
    상기 공정원료 가스는 아세틸렌(C2H2), 헬륨(He) 및 아르곤(Ar)을 포함하는 것을 특징으로 하는 갭필 방법.
  7. 제1항에 있어서,
    상기 공정원료 가스는 아세틸렌(C2H2) 및 프로핀(C3H6) 중 적어도 어느 하나 및 산소(O2)를 포함하는 것을 특징으로 하는 갭필 방법.
  8. 제1항에 있어서,
    비정질 탄소막을 이용하여 상기 갭 패턴을 필링하는 단계에서, 상기 비정질 탄소막의 데포율(deposition rate)은 10Å/s이하인 것을 특징으로 하는 갭필 방법.

KR1020120044225A 2011-08-31 2012-04-27 반도체 소자의 갭필 방법 KR101353258B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120044225A KR101353258B1 (ko) 2012-04-27 2012-04-27 반도체 소자의 갭필 방법
PCT/KR2012/006911 WO2013032232A2 (ko) 2011-08-31 2012-08-30 기판 처리 장치, 이를 이용한 비정질 탄소막 형성 방법 및 반도체 소자의 갭필 방법
TW101131712A TWI598937B (zh) 2011-08-31 2012-08-31 基板處理裝置、使用該裝置形成非晶碳層的製程以及使用該裝置於半導體元件中填充間隙的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120044225A KR101353258B1 (ko) 2012-04-27 2012-04-27 반도체 소자의 갭필 방법

Publications (2)

Publication Number Publication Date
KR20130121213A KR20130121213A (ko) 2013-11-06
KR101353258B1 true KR101353258B1 (ko) 2014-01-23

Family

ID=49851477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120044225A KR101353258B1 (ko) 2011-08-31 2012-04-27 반도체 소자의 갭필 방법

Country Status (1)

Country Link
KR (1) KR101353258B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023069271A1 (en) * 2021-10-22 2023-04-27 Applied Materials, Inc. Carbon gap fill processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513616A (ja) * 1991-10-03 1993-01-22 Kanegafuchi Chem Ind Co Ltd 高熱伝導性絶縁基板およびその製法
KR20070004009A (ko) * 2004-03-05 2007-01-05 어플라이드 머티어리얼스, 인코포레이티드 비정질 탄소 막의 ｃｖｄ 증착용 액체 전구체
KR100852577B1 (ko) 2006-03-23 2008-08-18 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체
KR20090011246A (ko) * 2007-07-25 2009-02-02 삼성전자주식회사 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513616A (ja) * 1991-10-03 1993-01-22 Kanegafuchi Chem Ind Co Ltd 高熱伝導性絶縁基板およびその製法
KR20070004009A (ko) * 2004-03-05 2007-01-05 어플라이드 머티어리얼스, 인코포레이티드 비정질 탄소 막의 ｃｖｄ 증착용 액체 전구체
KR100852577B1 (ko) 2006-03-23 2008-08-18 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체
KR20090011246A (ko) * 2007-07-25 2009-02-02 삼성전자주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023069271A1 (en) * 2021-10-22 2023-04-27 Applied Materials, Inc. Carbon gap fill processes

Also Published As

Publication number Publication date
KR20130121213A (ko) 2013-11-06

Similar Documents

Publication Publication Date Title
TWI719015B (zh) 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積
KR102245901B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US8128831B2 (en) Plasma etching method and computer-readable storage medium
US9607811B2 (en) Workpiece processing method
US10854426B2 (en) Metal recess for semiconductor structures
US9852922B2 (en) Plasma processing method
US10790140B2 (en) High deposition rate and high quality nitride
KR20120109343A (ko) 플라즈마 에칭 방법 및 기억 매체
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20060021704A1 (en) Method and apparatus for etching Si
KR20150097416A (ko) 반도체 장치의 제조 방법
US9224616B2 (en) Etching method and plasma processing apparatus
CN109755123B (zh) 等离子体蚀刻方法
KR102280572B1 (ko) 플라즈마 처리 방법
CN101030527A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
JP2013084695A (ja) 半導体装置の製造方法
KR101330516B1 (ko) 비정질 탄소막의 형성방법
KR101353258B1 (ko) 반도체 소자의 갭필 방법
CN117293007A (zh) 等离子体处理装置及等离子体处理方法
JP5525319B2 (ja) エッチング方法およびエッチング装置
KR101325557B1 (ko) 비정질 탄소막 형성 방법
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
US20220157602A1 (en) Silicon oxide gap fill using capacitively coupled plasmas
US20230386830A1 (en) Highly conformal metal etch in high aspect ratio semiconductor features

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 7