CN101185157A - 蚀刻形貌控制 - Google Patents

蚀刻形貌控制 Download PDF

Info

Publication number
CN101185157A
CN101185157A CNA2006800188298A CN200680018829A CN101185157A CN 101185157 A CN101185157 A CN 101185157A CN A2006800188298 A CNA2006800188298 A CN A2006800188298A CN 200680018829 A CN200680018829 A CN 200680018829A CN 101185157 A CN101185157 A CN 101185157A
Authority
CN
China
Prior art keywords
gas
plasma
sulphur
etchant
etchant gasses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800188298A
Other languages
English (en)
Other versions
CN101185157B (zh
Inventor
卡梅利娅·鲁苏
黄志松
穆昆德·斯里尼瓦桑
埃里克·A·赫德森
阿龙·埃普勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101185157A publication Critical patent/CN101185157A/zh
Application granted granted Critical
Publication of CN101185157B publication Critical patent/CN101185157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一种用于蚀刻位于基片上且置于掩模下的介电层的方法。基片设置于等离子体处理室中。提供包括O2和硫成分气体的蚀刻剂气体到等离子体室,该硫成分气体包括H2S和含有至少一个碳硫键的化合物中的至少一种。等离子体从蚀刻剂气体形成。利用来自于蚀刻剂气体的等离子体,穿过光刻胶掩模,特征被蚀刻到蚀刻层中。

Description

蚀刻形貌控制
技术领域
本发明涉及在半导体器件生产期间穿过掩模对蚀刻层进行蚀刻。更具体地,本发明涉及在半导体器件生产期间穿过光刻胶掩模蚀刻介电层。
背景技术
在半导体晶片处理过程中,利用熟知的图案形成和蚀刻处理,在晶片中限定半导体器件的特征。在这些处理中,光刻胶(PR)材料可被沉积在晶片上,然后曝光于由中间掩模(reticle)过滤的光。中间掩模可以是透明板,其图案化有典型特征几何形状,该几何形状阻止光穿过中间掩模传播。
当穿过中间掩模后,光接触光刻胶材料的表面。光改变光刻胶材料的化学组成,使得显影液可去除部分光刻胶材料。在正型光刻胶材料的情形下,曝光区域被去除,而在负型光刻胶材料的情形下,未曝光区域被去除。此后,晶片被蚀刻,以从不再受光刻胶材料保护的区域去除下面的材料,并由此在晶片中产生所需的特征。
为提供增加的密度,特征尺寸被减小。这可通过减小特征的临界尺寸(CD)而实现,其需要改进的光刻胶分辨率。
在深和窄开口的蚀刻中,可产生侧壁弓形化(bowing)现象。这种弓形化产生弯曲的而不是直的蚀刻特征的侧壁。
发明内容
为实现前述和根据本发明的目的,提供了一种用于蚀刻位于基片上且置于光刻胶掩模下的介电层的方法。基片被置于等离子体处理室中。提供包括O2和硫成分气体的蚀刻剂气体到等离子体室,该硫成分气体包括H2S和含有至少一个碳硫键的化合物中的至少一种。等离子体由蚀刻剂气体形成。利用来自蚀刻剂气体的等离子体,特征穿过光刻胶掩模被蚀刻到蚀刻层中。
在本发明的另一个方面,提供了一种用于在介电层中形成特征的装置,其中介电层由基片支撑,并且其中蚀刻层由光刻胶掩模覆盖。等离子体处理室,包括形成等离子体处理室罩的室壁,用于在等离子体处理室罩中支撑基片的基片支撑件,用于调节等离子体处理室罩中压力的压力调节器,用于提供电力到等离子体处理室罩中以维持等离子体的至少一个电极,用于提供气体到等离子体处理室罩中的气体入口,以及用于从等离子体处理室罩排放气体的气体出口。气体源与气体入口流体连接,气体源包括硫成分气体源以及O2源,硫成分气体源用于提供H2S和含有至少一个碳硫键的化合物中的至少一种。控制器可控制地连接到气体源以及至少一个电极,并且控制器包括至少一个处理器和计算机可读介质。计算机可读介质包括用于提供包括O2以及硫成分气体的蚀刻剂气体到等离子体室中的计算机可读代码,其中该硫成分气体包括H2S和含有至少一个碳硫键的化合物中的至少一种,用于从蚀刻剂气体形成等离子体的计算机可读代码,以及用于提供等离子体条件以利用来自蚀刻剂气体的等离子体,穿过光刻胶掩模将特征蚀刻到介电层中的计算机可读代码。
在本发明的另一个方面,提供了一种用于蚀刻位于基片上且置于光刻胶掩模下的硅氧化物基介电层的方法。基片被置于等离子体处理室中。提供包括氟成分、O2和含硫成分气体的蚀刻剂气体到等离子体室中,该硫成分气体包括H2S和含有至少一个碳硫键的化合物中的至少一种,其中该蚀刻剂气体具有蚀刻剂气体流量,并且含硫成分气体具有硫成分流量,其中硫成分流量为蚀刻剂气体流量的0.1%到10%。等离子体由蚀刻剂气体形成。利用由蚀刻剂气体形成的等离子体,穿过光刻胶掩模将特征蚀刻到蚀刻层中。
本发明的上述和其它特征将会结合附图,通过以下对本发明的详细说明而更详细地描述。
附图说明
本发明通过附图以实例的方式而非限定的方式进行说明,在附图中,相似的参考标记代表类似的元件,其中:
图1是本发明一个实施例的流程图;
图2A-B是在本发明的一个实施例中经蚀刻的层的示意图;
图3是可用于蚀刻的等离子体处理室的示意图;
图4A-B显示了一种计算机系统,其适合于实现在本发明的实施例中使用的控制器;
图5是不使用含硫成分蚀刻的接触部(contact)的形貌;
图6是使用H2S添加物蚀刻的接触部的形貌;
图7是使用COS添加物蚀刻的接触部的形貌。
具体实施方式
现在结合在附图中示出的数个优选实施例,详细描述本发明。在以下说明中,将阐明数个具体细节以提供对本发明的透彻的理解。但是,对于本领域的技术人员而言,显然,本发明可不使用这些具体细节中的某些或全部而被实施。在另一些情形下,熟知的处理步骤和/或结构未做详细描述,以避免不必要地混淆本发明。
为便于理解,图1是在本发明一个实施例中使用的处理的高级流程图。提供带有介电层的基片(步骤104)。为便于理解本发明,图2A是提供了具有介电层220的基片210的横截面示意图(步骤104)。在本发明的该实施例中,基片210为硅晶片,并且介电层220为硅氧化物基的低k介电材料或有机基的低k介电层。在该优选的实施例中,防反射涂层(ARC)224设置于蚀刻层220上。光刻胶掩模228优选地为193nm或以上的光刻胶,其形成于介电层220上(步骤108)。基片210置于等离子体处理室中(步骤112)。
图3是可用于本发明蚀刻的等离子体处理室300的示意图。等离子体处理室300包括限制环302、上部电极304、下部电极308、气体源310以及排气泵320。在等离子体处理室300中,基片210设置于下部电极308上。下部电极308包括合适的基片卡紧机构(例如,静电、机械夹具等等)以用于固定基片210。反应器顶部328包括上部电极304,上部电极304设置为正对下部电极308。上部电极304、下部电极308以及限制环302限定受限等离子体容积(volume)。气体由气体源310提供给受限等离子体容积,并且由排气泵320,从受限等离子体容积经过限制环302和排气口排出。除了有助于排出气体,排气泵320还有助于调节压力。在实施例中,气体源310包括硫成分源312、O2源316以及氟成分源318。气体源310可进一步包括其它气体源。RF源348电连接到下部电极308。室壁352环绕限制环302、上部电极304以及下部电极308。连接RF电源到电极的不同组合是可能的。在一个优选的实施例中,27MHz和2MHz的电源组成连接到下部电极的RF电源348,上部电极接地。控制器335可控制地连接到RF源348、排气泵320和气体源310。
图4A和4B说明了计算机系统800,其适合于实现在本发明的实施例中使用的控制器335。图4A显示了计算机系统的一种可能的物理形式。当然,计算机系统可以具有多种物理形式,包括从集成电路、印刷电路板和小的手持设备,到大型超级计算机。计算机系统800包括监视器802、显示屏804、机箱806、磁盘驱动808、键盘810和鼠标812。磁盘814为计算机可读介质,其用于传递数据到计算机系统800或从计算机系统800输出数据。
图4B是计算机系统800的方框图的实例。连接到系统总线820的是各种子系统。一个或多个处理器822(也被称为中央处理单元,或CPU)与存储设备(包括存储器824)相连接。存储器824包括随机存取存储器(RAM)和只读存储器(ROM)。本领域中已熟知,ROM用于单向地传递数据和指令到CPU,而RAM典型地用于以双向的方式传递数据和指令。这些类型的存储器均可包括以下描述的任何适合的计算机可读介质。固定磁盘826也双向地与CPU 822相连接;其提供额外的数据存储能力,并还可包括以下描述的任何计算机可读介质。固定磁盘826可用于存储程序、数据等,并典型地为次级存储介质(例如,硬盘),其速度比主存储器慢。容易理解,合适情况下,在固定磁盘826中保留的信息可作为虚拟存储器以标准的形式整合入存储器824。可移式磁盘814可采用下述的计算机可读介质的形式。
CPU 822还与多种输入/输出设备相连接,例如显示屏804、键盘810、鼠标812和扬声器830。通常,输入/输出设备可以是以下任何一种:视频显示器、跟踪球、鼠标、键盘、麦克风、触摸屏、传感器卡片阅读器、磁带或纸带阅读器、书写板、记录针(stylus)、声音或手写识别器、生物特征读取器、或其它的计算机。可选地,CPU 822可以利用网络接口840与另一台计算机或电信网络相连接。使用这种网络接口,可以预期的是在进行上述方法步骤的过程中,CPU可从网络接收信息或输出信息到网络。另外,本发明的方法实施例可仅在CPU 822上执行,或者通过网络(例如互联网)与分担该处理的一部分的远程CPU协同执行。
另外,本发明的实施例进一步涉及具有计算机可读介质的计算机存储产品,计算机可读介质上带有用于进行多种计算机执行的操作的计算机代码。介质和计算机代码可以是为本发明的目的而特别设计和编写,或者它们可以是对于计算机软件领域的技术人员而言熟知并可用的类型。计算机可读介质的实例包括,但不限于:磁介质,例如硬盘、软盘和磁带;光学介质,例如CD-ROM和全息设备;磁光介质,例如可光读的磁盘;以及特别配置为存储和执行程序代码的硬件设备,例如专用集成电路(ASIC)、可编程逻辑器件(PLD)、以及ROM和RAM器件。计算机代码的实例包括机器代码,例如由编译器产生,以及包括较高级代码的文件,较高级别代码可由利用解释程序的计算机执行。计算机可读介质还可以是计算机代码,其由包含在载波中并表示可由处理器执行的指令序列的计算机数据信号传输。
蚀刻剂气体包括O2、硫成分气体、氟成分和惰性气体(例如Ar、Xe或He),该硫成分气体包括H2S和含有至少一个碳硫键的化合物中的至少一种。含有至少一个碳硫键的化合物可由COS或CS2提供。蚀刻剂气体的一个实例可以为:100-300sccm Ar、10-30sccm C4F6、8-30sccm O2、以及4sccm H2S。在本发明的一个优选实施例中,硫成分气体的体积气体流量为蚀刻剂气体流量总体积的0.1%到10%。在一个更优选的实施例中,硫成分的体积气体流量为蚀刻剂气体流量总体积的0.5%到5%,在最优选的实施例中,硫成分气体的体积气体流量为蚀刻剂气体流量总体积的1%到5%。
蚀刻剂气体被转化成等离子体(步骤120)。在实例中,等离子体室中的压力设为25毫托。RF源以27MHz提供1200瓦特以及2MHz提供1200瓦特。来自蚀刻剂气体的等离子体用于将特征232蚀刻到介电层220中,如图2B所示(步骤124)。可使用灰化处理以去除剩余的光刻胶掩模,而基片处于等离子体处理室中(步骤128)。
该实施例可用于蚀刻硅氧化物基介电材料,例如硅氧化物和有机硅酸盐玻璃。为蚀刻硅氧化物基介电材料,在蚀刻剂气体中使用氟成分。在本发明的另一个方面,本发明可用于蚀刻低k电介质,其可以是有机基电介质或硅氧化物基电介质。可由本发明蚀刻的有机基低k电介质的一个例子为SiLK。可由本发明蚀刻的硅氧化物基低k电介质的一个例子为有机硅酸盐玻璃。
优选地,本发明使用193nm或以上的光刻胶。这些光刻胶往往具有低碳氢比(C/H比率)并且较不耐蚀刻。
在实例中,特征232为高纵横比(aspect ratio)的特征。在本说明书和权利要求书中,高纵横比的特征是高度对宽度的纵横比至少为5∶1的特征。
如果硫成分为H2S,那么需要一种碳源(例如碳氟化合物或氢氟烃)以提供碳,以便形成碳硫键。
测试结果
使用等离子体化学成分进行蚀刻,等离子体化学成分使用不带有H2S的Ar/C4F6/O2化学成分的蚀刻剂气体,并且与使用带有H2S添加物的Ar/C4F6/O2化学成分的蚀刻剂气体(用于蚀刻硅氧化物基介电层)所进行的蚀刻对比。图5显示了利用上述不带有H2S的蚀刻剂气体蚀刻的接触部504的形貌508。
图6显示了使用带有H2S的Ar/C4F6/O2化学成分蚀刻的接触部604的形貌608。通过蚀刻形貌608的更直的侧壁可以看出,由于H2S加入该处理工艺,弓形CD明显减小。
图7显示了使用带有COS添加物的Ar/C4F6/O2化学成分蚀刻的接触部704的形貌708。可以看出,由于COS添加入该处理工艺,所以弓形CD明显减小。由于与CO2(相对惰性化学成分)等电子(iso-electronic),COS添加不会引起ER或者碳氟化合物基等离子体蚀刻处理的选择性的变化。由此获得含硫的碳氟化合物等离子体蚀刻化学成分的形貌控制益处。
不希望局限于理论,可以相信当特征形成时,形成聚合物以保护特征的侧壁,其中聚合物侧壁帮助减小弓形化。碳氟化合物或氢氟烃成分可用于提供侧壁聚合物。在高纵横比蚀刻中,可以相信保护性的聚合物侧壁通过离子轰击在多个部分被蚀刻去除,这将导致弓形化。可以相信,与碳结合的硫(在例如H2S和碳氟化合物的处理过程中形成,或者是直接添加到等离子体,例如COS)被结合入侧壁聚合物,并使侧壁聚合物更加抗蚀刻。
本发明不使用具有氧硫键的气体组分,例如SO2。使用H2S或带有碳硫键的化合物优于使用具有氧硫键的气体组分(例如SO2)。已发现SO2会导致不期望的效应,例如光刻胶选择性的损耗和下层选择性的损耗。另外,一些SO2处理工艺使用高浓度SO2,因为认为使用SO2的目的不同于本发明实施的使用硫成分的目的。使用H2S和碳硫结合中至少一种的硫成分气体有助于避免硫与氧结合。
在本发明的其它实施例中,蚀刻层可以不掺杂或掺杂硅氧化物(例如TEOS、BPSG、FSG等)、有机硅酸盐玻璃(OSG)或多孔OSG。
本发明可应用多种方法用于接触部蚀刻处理。一种方法是在蚀刻的整个过程中,添加少量的H2S到CxFy和/或CxHyFz、O2、和惰性气体等离子体蚀刻处理中。另一种方法是在蚀刻处理中脉冲调制(pulse)H2S流量,假设基本化学成分(碳氟化合物和/或氢氟烃化学成分)未被修改。H2S流量、H2S脉冲周期及其频率可随着蚀刻困难程度而被调整。再一种方法是利用不含硫的等离子体化学成分代替含硫等离子体化学成分。第三种方法与脉冲调制方法的不同在于,在处理的不同步骤之间,基本的碳氟化合物和/或氢氟烃化学成分可能大不相同。可为被蚀刻的具体特征的特性(纵横比,CD等)制定这些所提出的处理工艺不同的变换。
处理室可以是:CCP(电容耦合等离子体)反应器或ICP(电感耦合等离子体)反应器。
尽管已通过数种优选的实施例描述了本发明,但存在有改变、置换修改、和多种替代等同方式,这均应落入本发明的范围之内。还应当注意,存在有多种实施本发明方法和装置的备选方式。因此,所附的权利要求意在解释为包括所有这种改变、置换和多种替代等同方式,其都落入本发明主旨和保护范围内。

Claims (15)

1.一种用于蚀刻位于基片上且置于光刻胶掩模下的介电层的方法,包括:
将所述基片置于等离子体处理室中;
将包括O2和硫成分气体的蚀刻剂气体提供到所述等离子体室中,所述硫成分气体包括H2S和含有至少一个碳硫键的化合物中的至少一种;
从所述蚀刻剂气体形成等离子体;以及
利用来自于所述蚀刻剂气体的所述等离子体,穿过所述光刻胶掩模将特征蚀刻到所述蚀刻层中。
2.根据权利要求1所述的方法,其中,所述蚀刻剂气体具有蚀刻剂气体流量,并且所述硫成分气体具有硫成分流量,其中,所述硫成分流量为所述蚀刻剂气体流量的0.1%到10%。
3.根据权利要求1-2中任一项所述的方法,其中,所述硫成分气体包括H2S、COS和CS2中的至少一种。
4.根据权利要求1-3中任一项所述的方法,其中,所述介电层为硅氧化物基介电层,并且所述蚀刻剂气体进一步包括氟成分。
5.根据权利要求4所述的方法,其中,所述氟成分为氢氟烃和碳氟化合物中的至少一种。
6.根据权利要求4-5中任一项所述的方法,其中,所述硅氧化物基介电层为有机硅酸盐玻璃。
7.根据权利要求1-6中任一项所述的方法,其中,硫成分气体被脉冲调制。
8.一种用于在介电层形成特征的装置,其中,所述介电层由基片支撑,并且其中,所述蚀刻层由光刻胶掩模覆盖,包括:等离子体处理室,包括:
形成等离子体处理室罩的室壁;
用于在所述等离子体处理室罩中支撑基片的基片支撑件;
用于调节所述等离子体处理室罩中压力的压力调节器;
用于提供电力到所述等离子体处理室罩以维持等离子体的至少一个电极;
用于将气体提供到所述等离子体处理室罩中的气体入口;以及
用于从所述等离子体处理室罩排放气体的气体出口;与所述气体入口流体连接的气体源,包括:
用于提供H2S和含有至少一个碳硫键的化合物中至少一种的硫成分气体源;以及
O2源;
可控地连接到所述气体源以及所述至少一个电极的控制器,包括:
至少一个处理器;以及
计算机可读介质,包括:
用于将包括O2和硫成分气体的蚀刻剂气体提供到所述等离子体室中的计算机可读代码,其中,所述硫成分气体包括H2S和含有至少一个碳硫键的化合物中的至少一种;
用于从所述蚀刻剂气体形成等离子体的计算机可读代码;以及
用于提供等离子体条件以导致利用来自于所述蚀刻剂气体的所述等离子体,穿过所述光刻胶掩模,将特征蚀刻到所述介电层中的计算机可读代码。
9.根据权利要求8所述的装置,其中,所述用于将包括O2以及硫成分气体的蚀刻剂气体提供到所述等离子体室中的计算机可读代码,包括以一定的流率提供所述蚀刻剂气体以及以一定的流率提供所述硫成分气体、并且将所述硫成分气体流率保持在所述蚀刻剂气体流率的0.1%到10%之间的计算机可读代码。
10.根据权利要求8-9中任一项所述的装置,其中,所述硫成分气体包括H2S、COS和CS2中的至少一种。
11.根据权利要求8-10中任一项所述的装置,其中,所述介电层为硅氧化物基介电层,并且其中,用于将包括O2以及硫成分气体的蚀刻剂气体提供到所述等离子体室中的计算机可读代码进一步提供氟成分。
12.根据权利要求11所述的装置,其中,所述氟成分为氢氟烃和碳氢化合物中的至少一种。
13.一种用于蚀刻位于基片上并置于光刻胶掩模下的硅氧化物基介电层的方法,包括:
将所述基片置于等离子体处理室中;
将包括氟成分、O2和硫成分气体的蚀刻剂气体提供到所述等离子体室中,所述硫成分气体包括H2S和含有至少一个碳硫键的化合物中的至少一种,其中,所述蚀刻剂气体具有蚀刻剂气体流量,并且所述硫成分气体具有硫成分流量,其中,所述硫成分流量为所述蚀刻剂气体流量的0.1%到10%;
从所述蚀刻剂气体形成等离子体;以及
利用来自所述蚀刻剂气体的所述等离子体,穿过所述光刻胶掩模,将特征蚀刻到所述蚀刻层中。
14.根据权利要求13所述的方法,其中,所述硫成分气体包括H2S、COS和CS2中的至少一种。
15.根据权利要求13-14中任一项所述的方法,其中,所述氟成分为氢氟烃和碳氟化合物中的至少一种。
CN2006800188298A 2005-03-30 2006-03-07 蚀刻形貌控制 Active CN101185157B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/095,932 2005-03-30
US11/095,932 US7645707B2 (en) 2005-03-30 2005-03-30 Etch profile control
PCT/US2006/008302 WO2006107495A1 (en) 2005-03-30 2006-03-07 Etch profile control

Publications (2)

Publication Number Publication Date
CN101185157A true CN101185157A (zh) 2008-05-21
CN101185157B CN101185157B (zh) 2011-02-02

Family

ID=36926321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800188298A Active CN101185157B (zh) 2005-03-30 2006-03-07 蚀刻形貌控制

Country Status (5)

Country Link
US (1) US7645707B2 (zh)
KR (1) KR101209535B1 (zh)
CN (1) CN101185157B (zh)
TW (1) TWI437629B (zh)
WO (1) WO2006107495A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515542B (zh) * 2008-02-21 2011-08-17 应用材料公司 用硫基蚀刻剂等离子体蚀刻含碳层
CN102187437A (zh) * 2008-10-23 2011-09-14 朗姆研究公司 使用化学气相沉积钝化的硅蚀刻
CN101726993B (zh) * 2008-11-03 2013-12-18 朗姆研究公司 双层、三层掩模cd控制
CN107924855A (zh) * 2015-09-18 2018-04-17 科磊股份有限公司 用于控制蚀刻工艺的系统及方法
JP2019033277A (ja) * 2013-09-09 2019-02-28 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 基板上にエッチング耐性ポリマー層又はs含有パッシベーション層を堆積させる方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
US20100327413A1 (en) * 2007-05-03 2010-12-30 Lam Research Corporation Hardmask open and etch profile control with hardmask open
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask
KR100898590B1 (ko) * 2007-08-13 2009-05-20 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN101809723B (zh) * 2007-09-27 2012-04-04 朗姆研究公司 蚀刻蚀刻层的方法和装置
US8501627B2 (en) * 2007-09-27 2013-08-06 Lam Research Corporation Profile control in dielectric etch
KR101588909B1 (ko) 2007-12-21 2016-02-12 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
US8815745B2 (en) * 2008-02-01 2014-08-26 Lam Research Corporation Reducing damage to low-K materials during photoresist stripping
JP2009200080A (ja) * 2008-02-19 2009-09-03 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
WO2010138999A1 (en) * 2009-06-01 2010-12-09 The Australian National University Plasma etching of chalcogenides
KR200457758Y1 (ko) * 2009-08-28 2012-01-03 세진텔레시스 주식회사 소켓에 전원피씨비가 구비된 발광 다이오드를 이용한 형광등
US8764220B2 (en) 2010-04-28 2014-07-01 Cooper Technologies Company Linear LED light module
WO2011139764A2 (en) 2010-04-27 2011-11-10 Cooper Technologies Company Linkable linear light emitting diode system
JP5528244B2 (ja) * 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体
DE102013200354A1 (de) * 2013-01-14 2014-07-17 Robert Bosch Gmbh Verfahren und Vorrichtung zum Herstellen eines Multilagenelektrodensystems
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US9536748B2 (en) 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
KR102333443B1 (ko) 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자의 제조 방법
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
KR102535484B1 (ko) 2016-11-29 2023-05-22 램 리써치 코포레이션 유기 층 에칭시 수직 프로파일들을 생성하기 위한 방법
US20180286707A1 (en) * 2017-03-30 2018-10-04 Lam Research Corporation Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
KR102504833B1 (ko) 2017-11-16 2023-03-02 삼성전자 주식회사 식각 가스 혼합물과 이를 이용한 패턴 형성 방법과 집적회로 소자의 제조 방법
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10658174B2 (en) * 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10361092B1 (en) 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
US10553492B2 (en) 2018-04-30 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Selective NFET/PFET recess of source/drain regions
CN113519071A (zh) 2019-02-28 2021-10-19 朗姆研究公司 利用侧壁清洁的离子束蚀刻
US20230253212A1 (en) * 2022-02-08 2023-08-10 American Air Liquide, Inc. Method of running an etch process in higher selectivity to mask and polymer regime by using a cyclic etch process

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JP3220992B2 (ja) 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
FR2673763A1 (fr) 1991-03-06 1992-09-11 Centre Nat Rech Scient Procede de gravure anisotrope des polymeres par plasma.
JPH04354331A (ja) 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
WO1997024750A1 (en) 1995-12-29 1997-07-10 Trikon Technologies, Inc. Method for etching silicon dioxide using unsaturated fluorocarbons
CN1107342C (zh) * 1997-01-21 2003-04-30 松下电器产业株式会社 图案形成方法
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP2000277494A (ja) 1999-03-26 2000-10-06 Sony Corp 有機系反射防止膜のエッチング方法および半導体装置の製造方法
JP2000306884A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法
TW463307B (en) * 2000-06-29 2001-11-11 Mosel Vitelic Inc Manufacturing method of dual damascene structure
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
JP3883470B2 (ja) * 2002-05-14 2007-02-21 沖電気工業株式会社 半導体装置の製造方法
JP3913145B2 (ja) 2002-08-28 2007-05-09 松下電器産業株式会社 パターン形成方法
JP2004363150A (ja) * 2003-06-02 2004-12-24 Matsushita Electric Ind Co Ltd パターン形成方法
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515542B (zh) * 2008-02-21 2011-08-17 应用材料公司 用硫基蚀刻剂等离子体蚀刻含碳层
CN102187437A (zh) * 2008-10-23 2011-09-14 朗姆研究公司 使用化学气相沉积钝化的硅蚀刻
CN102187437B (zh) * 2008-10-23 2013-07-24 朗姆研究公司 使用化学气相沉积钝化的硅蚀刻
CN101726993B (zh) * 2008-11-03 2013-12-18 朗姆研究公司 双层、三层掩模cd控制
JP2019033277A (ja) * 2013-09-09 2019-02-28 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 基板上にエッチング耐性ポリマー層又はs含有パッシベーション層を堆積させる方法
CN111261512A (zh) * 2013-09-09 2020-06-09 乔治洛德方法研究和开发液化空气有限公司 使用蚀刻气体蚀刻半导体结构的方法
CN111261512B (zh) * 2013-09-09 2024-02-06 乔治洛德方法研究和开发液化空气有限公司 使用蚀刻气体蚀刻半导体结构的方法
CN107924855A (zh) * 2015-09-18 2018-04-17 科磊股份有限公司 用于控制蚀刻工艺的系统及方法

Also Published As

Publication number Publication date
TWI437629B (zh) 2014-05-11
US7645707B2 (en) 2010-01-12
KR101209535B1 (ko) 2012-12-07
US20060226120A1 (en) 2006-10-12
CN101185157B (zh) 2011-02-02
WO2006107495A1 (en) 2006-10-12
TW200707572A (en) 2007-02-16
KR20080005381A (ko) 2008-01-11

Similar Documents

Publication Publication Date Title
CN101185157B (zh) 蚀刻形貌控制
CN101595551B (zh) 临界尺寸减小及粗糙度控制
US8329585B2 (en) Method for reducing line width roughness with plasma pre-etch treatment on photoresist
TWI493619B (zh) 雙層、三層遮罩臨界尺寸控制
KR101528947B1 (ko) 유전체 에칭에서의 프로파일 제어
CN102007570A (zh) 用高蚀刻速率抗蚀剂掩膜进行蚀刻
KR20070092282A (ko) 에칭 마스크 피쳐 임계 치수의 감축
JP2012175105A (ja) 疑似ハードマスクのためのウィグリング制御
KR20060126909A (ko) 피쳐 임계 치수의 감소
KR20070085441A (ko) 수소 유량 램핑으로 포토레지스트 플라즈마를 조절하는단계를 포함하는 에칭 방법
TWI458009B (zh) 利用抗反射塗佈(arc)層開口之線寬粗糙度控制
CN103105744A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
CN101278381A (zh) 垂直形貌修整
KR101605005B1 (ko) Arc 층 오프닝을 이용한 cd 바이어스 로딩 제어
TWI405265B (zh) 均勻控制的蝕刻
JP2008508743A (ja) エッチングされたウエハからフォトレジストを剥離するための方法
JP2013191854A (ja) エッチング中のラインエンドショートニングの低減
CN101971301A (zh) 利用稀有气体等离子的线宽粗糙度改进
CN101882580B (zh) 具有减少的低k介电损伤的剥除
KR20060020621A (ko) 개선된 이중층 포토레지스트 패턴을 제공하는 방법
US20080268211A1 (en) Line end shortening reduction during etch
CN101060080B (zh) 在介电层中蚀刻特征的方法
KR20110028276A (ko) 액침 포토레지스트에 대한 선택적 유기 arc 에칭
CN101558479A (zh) 用于氢氟碳蚀刻的粘着层

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant