CN101558479A - 用于氢氟碳蚀刻的粘着层 - Google Patents

用于氢氟碳蚀刻的粘着层 Download PDF

Info

Publication number
CN101558479A
CN101558479A CNA2007800462526A CN200780046252A CN101558479A CN 101558479 A CN101558479 A CN 101558479A CN A2007800462526 A CNA2007800462526 A CN A2007800462526A CN 200780046252 A CN200780046252 A CN 200780046252A CN 101558479 A CN101558479 A CN 101558479A
Authority
CN
China
Prior art keywords
hydrocarbon
layer
gas
etch
adhesion coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800462526A
Other languages
English (en)
Inventor
金智洙
李相宪
迪帕克·K·古普塔
S·M·列扎·萨贾迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101558479A publication Critical patent/CN101558479A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种用以在工艺晶片上设在掩模下的蚀刻层中蚀刻特征的方法。沉积基于碳氢化合物的粘着层。利用至少一个循环蚀刻该工艺晶片上的该蚀刻层，其中每个循环包括在该掩模上方以及在该基于碳氢化合物的粘着层上沉积氢氟碳层，其中该基于碳氢化合物的粘着层增加该氢氟碳层的粘着力并蚀刻该蚀刻层。

Description

用于氢氟碳蚀刻的粘着层
技术领域
[0001]本发明涉及半导体器件。更具体地，本发明涉及蚀刻特征以形成半导体器件。
背景技术
[0002]在半导体器件形成中，可使用沉积氢氟碳层的工艺蚀刻介电层。这样的氢氟碳层可用来保护掩模、控制侧壁形状或控制特征尺寸。
发明内容
[0003]为了实现前面所述的以及按照本发明的目的，提供一种用以在工艺晶片上设在掩模下的蚀刻层中蚀刻特征的方法。沉积基于碳氢化合物的粘着层。利用至少一个循环蚀刻该工艺晶片上的该蚀刻层，其中每个循环包括在该掩模上方以及在该基于碳氢化合物的粘着层上沉积氢氟碳层，其中该基于碳氢化合物的粘着层增加该氢氟碳层的粘着力，以及蚀刻该蚀刻层。
[0004]在本发明的另一方面，提供一种在掩模下的蚀刻层中蚀刻特征的设备。提供等离子处理室，包括形成等离子处理室外壳的室壁，在该等离子处理室外壳内支撑基片的基片支撑件，用以调节该等离子处理室外壳内压力的压力调节器，用以提供功率至该等离子处理室外壳以维持等离子的至少一个电极，用以将气体提供进该等离子处理室外壳的气体入口，和从该等离子处理室外壳排出气体的气体出口。气体源与该气体入口流体连通并包括粘着层气体源、氢氟碳沉积阶段气体源和蚀刻阶段气体源。控制器以可控的方式连接到该气体源和该至少一个电极，并包括至少一个处理器和计算机可读介质。该计算机可读介质包括沉积基于碳氢化合物的粘着层的计算机可读代码和将特征蚀刻进该蚀刻层的计算机可读代码，包括沉积氢氟碳沉积的计算机可读代码和蚀刻该蚀刻层的计算机可读代码。
[0005]本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。
附图说明
[0006]在附图中，本发明作为示例而不是作为限制来说明，其中类似的参考标号指出相似的元件，其中：
[0007]图1是使用本发明在蚀刻层中形成特征的工艺的一部分的高层流程图。
[0008]图2A-J是在该创新性工艺中使用的晶片的一部分的示意性剖视图。
[0009]图3是可用于本发明一个优选实施例的蚀刻室的示意图。
[0010]图4A和4B示出适于实现控制器的计算机系统。
[0011]图5是与无晶片自动清洁工艺一起使用的本发明的实施例。
[0012]图6A-C是图5所示的工艺期间顶部和底部电极的示意图。
具体实施方式
[0013]现在将根据其如在附图中说明的几个实施方式来具体描述本发明。在下面的描述中，阐述许多具体细节以提供对本发明的彻底理解。然而，对于本领域技术人员，显然，本发明可不利用这些具体细节的一些或者全部而实施。在有的情况下，公知的工艺步骤和/或结构没有说明，以避免不必要的混淆本发明。
[0014]为了便于理解，图1是使用本发明在蚀刻层中形成特征的工艺的一部分的高层流程图。沉积基于碳氢化合物的粘着层(步骤104)。该基于碳氢化合物的粘着层优选地是不含氟层，化学式为CxHy，其优选地是不含氟的聚合物或无定形碳。然后使用至少一个循环将特征蚀刻进蚀刻层，每个循环包括在该粘着层上沉积氢氟碳(CxHyFz)层阶段(步骤112)和将特征蚀刻进该蚀刻层阶段。该粘着层增加该氢氟碳层的附着力。
[0015]在本发明的实施例的具体示例中，工艺晶片设在蚀刻室中。图2A是可用于该创新性工艺中的晶片和堆栈200的一部分的示意性剖面图。在这个示例中，该堆栈200在基片或晶片208上方的接触层206中包括至少一个导电触点204。阻挡层210设在该导电触点204上方。该导电触点204在这个示例中是铜。在这个示例中该阻挡层是氮化硅(SiN)。蚀刻层216设在该阻挡层210上。在这个示例中，该蚀刻层是基于硅氧化物的介电层或低k(k＜4.0)介电材料。光刻胶掩模220设在该介电蚀刻层216上方。尽管所讨论的层设在彼此顶部(即该光刻胶掩模直接在该介电蚀刻层顶部)，但是在这样的层之间可以设置一个或多个层(即抗反射层可设在该光刻胶掩模和该介电蚀刻层之间)。这就是为什么在说明书和权利要求书中，各种层描述为在别的层“上方”。为了清楚，没有示出可能的中间层。
[0016]基于碳氢化合物的粘着层224沉积在该光刻胶掩模220上并暴露该蚀刻层216的表面(步骤104)，如图2B所示。该基于碳氢化合物的粘着层224倾向于在水平表面上沉积更多，如该掩模的顶部和该掩模特征的底部，而在垂直表面上沉积更少，如该掩模特征侧壁，如图所示。优选地，该粘着层是碳氢聚合物层，其在该掩模顶部的水平表面上的厚度小于1000
Figure A20078004625200091
。更优选地，该粘着层在该掩模顶部水平表面上的厚度小于300
Figure A20078004625200092
。最优选地，该粘着层在该掩模顶部水平表面上的厚度不大于200
Figure A20078004625200093
。对侧壁沉积，优选地该粘着层的侧壁厚度小于10
Figure A20078004625200094
。更优选地，该粘着层的侧壁厚度小于5
Figure A20078004625200095
。所以，水平层厚度可以为大约200
Figure A20078004625200096
和侧壁厚度可以是大约5
Figure A20078004625200097
，从而水平层厚度与侧壁厚度的比为40∶1。
[0017]提供粘着层的制法的一个实例提供120mTorr的压力。提供27MHz的400瓦特的功率。用于形成碳氢粘着层的粘着层气体提供为240sccmC2H4、175sccmN2和210Ar。还提供TGF(TGF意思是调谐气体供给)。在这个工艺中，通过提供具有碳的组分气体和具有氢的组分气体，或者优选地通过提供气态的碳氢化合物分子来提供不含氟的碳氢化合物气体。使用气态碳氢化合物分子确保所需的流率。由该不含氟的碳氢化合物气体形成等离子。
[0018]然后将特征蚀刻进该介电层(步骤108)。在这个示例中，该蚀刻使用四个循环，其中每个循环包括氢氟碳沉积阶段(步骤112)和蚀刻阶段(步骤116)。图2C是第一氢氟碳沉积阶段(步骤112)之后的剖视图，该阶段提供氢氟碳层228。该氢氟碳沉积相比碳氢化合物沉积能够更容易地在垂直表面(如侧壁)上形成更厚的沉积物，如图所示。例如，该氢氟碳层在该掩模的顶部上方的水平表面厚度大于100
Figure A20078004625200098
，例如大约200
Figure A20078004625200099
，以及侧壁厚度大约30
Figure A200780046252000910
，从而该水平表面厚度与该侧壁厚度的比大约是20∶3。在优选实施例中，在该特征的底部沉积很少或不沉积氢氟碳，然而在别的实施例中在该特征的底部沉积碳氢化合物。图2D是蚀刻阶段(步骤116)之后的剖视图。在这个示例中，该氢氟碳和侧壁沉积物被蚀刻掉，然而在别的实施例中，一些侧壁可以保留。蚀刻掉该特征底部上的碳氢化合物，从而允许蚀刻该蚀刻层216的一部分。
[0019]用于该氢氟碳沉积阶段的制法的示例提供140mTorr的压力。提供27MHz的800瓦特功率。提供350sccmCH3F、175sccmN2和210sccmAr与调谐气体供给组成的氢氟碳沉积气体。在这个工艺中，通过提供包括氢、碳和氟的组份气体，或优选地通过提供气态氢氟碳分子来提供氢氟碳气体。使用气态氢氟碳分子提供所需的流率。由该氢氟碳气体形成等离子。
[0020]用于蚀刻阶段的制法的示例提供40mTorr的压力。提供27MHz的1600瓦特功率。提供130sccmCF4组成的蚀刻气体。
[0021]图2E是第二循环期间氢氟碳沉积阶段(步骤112)之后的剖视图，该阶段中沉积第二氢氟碳层230。图2F是第二循环的蚀刻阶段(步骤116)之后的剖视图。还在这个示例中蚀刻掉该氢氟碳沉积物。
[0022]图2G是第三循环期间氢氟碳沉积阶段(步骤112)之后的剖视图，该阶段中沉积第三氢氟碳层232。图2H是第三循环的蚀刻阶段(步骤116)之后的剖视图。还在这个示例中蚀刻掉该氢氟碳沉积物。
[0023]图2I是第四循环期间氢氟碳沉积阶段(步骤112)之后的剖视图，该阶段中沉积第四氢氟碳层234。图2J是第四循环的蚀刻阶段(步骤116)之后的剖视图。还在这个示例中蚀刻掉该氢氟碳沉积。完全穿过该蚀刻层216蚀刻了特征。
[0024]沉积氢氟碳侧壁和将蚀刻特征蚀刻进蚀刻层交替进行的循环工艺的使用改进了蚀刻控制。在这个示例中，氢氟碳侧壁地添加允许垂直侧壁的形成，其中垂直侧壁与该特征的底部形成从特征侧壁的顶部到底部的88°到92°的角度。在这个示例中，形成氢氟碳侧壁被用来防止增加被蚀刻特征的CD。在别的实施例中，该氢氟碳侧壁可用来降低特征CD的增加或者收缩特征。通过沉积氢氟碳侧壁可提供额外的优点。
[0025]使用氢氟碳侧壁比使用碳氢化合物侧壁更有优点，因为氢氟碳沉积比碳氢化合物沉积产生较低的应力并因此导致更少的弯曲，还因为与碳氢化合物沉积相比，氢氟碳沉积可用来在该侧壁上提供更厚的沉积物以及在水平表面(如特征的底部)上提供更薄的沉积物。通过使用氢氟碳沉积在特征底部提供更少沉积物，需要较少的蚀刻以蚀刻穿透沉积在特征底部的层。
[0026]已经发现氢氟碳沉积具有粘着问题。例如，光刻胶掩模或蚀刻层侧壁上的氢氟碳沉积会起泡，这可能是由存在湿气和热应力而导致的。蚀刻室表面(如该上部电极)上的氢氟碳沉积会剥落并产生颗粒污染物。
[0027]意想不到地发现在该氢氟碳沉积之前提供碳氢粘着层提高氢氟碳粘着，因此减少或消除粘着问题。
[0028]在这个实施例中，每次将工艺晶片设在蚀刻室中都沉积粘着层。该粘着层可用来在包括晶片的室表面上形成粘着层。
[0029]在另一实施例中，不在工艺晶片上沉积该粘着层，而仅沉积在室表面或室表面和晶片清洁工艺之后的空白晶片上。
[0030]为了便于理解，图5是具体实施例的更详细的流程图，其中该粘着层施加在蚀刻室电极上。基于碳氢化合物的粘着层形成在蚀刻室中的电极上(步骤520)。
[0031]图3是可以使用的蚀刻室300的示意图。该蚀刻室300包括限制环302、含硅上部电极304、下部电极308、气体源310和排气泵320。含硅上部电极的示例是硅或碳化硅上部电极。该气体源310包括介电蚀刻气体源312、粘着层气体源316、氧气体源318和氮气体源319。多种不同气体可用于多个工艺。在这样的例子中，这些不同气体源可以组合。例如，在介电蚀刻期间可以使用氮气。在这样的例子中，可仅提供单独的氮气源。示出各种不同气体源以示意性说明本发明的运转。该气体源310可包括额外的气体源。在该蚀刻室300内，该基片380设在该下部电极308上。该下部电极308结合合适的基片卡紧机构(例如，静电、机械夹具等)用以夹持基片380。该反应室顶部328结合该上部电极304，设为正对该下部电极308。该上部电极304、下部电极308和限制环302形成受限等离子容积340。该气体源310将气体提供进该受限等离子容积，并由该排气泵320通过限制环302和排气口排出该受限等离子容积。RF源348电连接到该下部电极308。该上部电极304接地。室壁352围绕限制环302、该上部电极304和该下部电极308。该RF源348可包括27MHz电源和2MHz电源。Exelan DFCTM介电蚀刻器(其由LAM ResearchCorporationTM，Fremont，California制造)用于本发明的这个示例中。在别的实施例中，可以有将RF功率与电极连接的不同组合，如使RF源连接到该上部电极304。
[0032]更一般的，该介电蚀刻室使用电容耦合，需要与晶片隔开的电容平板电极，从而在该电容平板电极和该晶片之间形成等离子。
[0033]图4A和4B说明了一个计算机系统400，其适于实现用于本发明的实施方式的控制器335。图4A示出该计算机系统一种可能的物理形式。当然，该计算机系统可以具有从集成电路、印刷电路板和小型手持设备到巨型超级计算机的范围内的许多物理形式。计算机系统400包括监视器402、显示器404、机箱406、磁盘驱动器408、键盘410和鼠标412。磁盘414是用来与计算机系统400传入和传出数据的计算机可读介质。
[0034]图4B是计算机系统400的框图的一个例子。连接到系统总线420的是各种各样的子系统。处理器422(也称为中央处理单元，或CPU)连接到存储设备，包括存储器424。存储器424包括随机访问存储器(RAM)和只读存储器(ROM)。如本领域所公知的，ROM用作向CPU单向传输数据和指令，而RAM通常用来以双向的方式传输数据和指令。这两种类型的存储器可包括下面描述的任何合适的计算机可读介质。固定磁盘426也是双向连接到CPU422；其提供额外的数据存储容量并且也包括下面描述的任何计算机可读介质。固定磁盘426可用来存储程序、数据等，并且通常是次级存储介质(如硬盘)，其比主存储器慢。可以理解的是保留在固定磁盘426内的信息可以在适当的情况下作为虚拟存储器以标准的方式结合在存储器424中。可移动磁盘414可以采用下面描述的任何计算机可读介质的形式。
[0035]CPU 422还连接到各种输入/输出设备，如显示器404、键盘410、鼠标412和扬声器430。通常，输入/输出设备可以是下面的任何一种：视频显示器、轨迹球、鼠标、键盘、麦克风、触摸显示器、转换器读卡器、磁带或纸带阅读器、书写板、触针、语音或手写识别器、生物阅读器或其他计算机。CPU 422可选地可使用网络接口440连接到另一台计算机或者电信网络。利用这样的网络接口，计划在执行上述方法步骤地过程中，CPU可从网络接收信息或者向网络输出信息。此外，本发明的方法实施方式可在CPU 422上单独执行或者可在如Internet的网络上与共享该处理一部分的远程CPU一起执行。
[0036]另外，本发明的实施方式进一步涉及具有计算机可读介质的计算机存储产品，在计算机可读介质上有用于执行各种计算机实现的操作的计算机代码。该介质和计算机代码可以是那些为本发明目的专门设计和构建的，或者它们可以是对于计算机软件领域技术人员来说公知并且可以得到的类型。计算机可读介质的例子包括，但不限于：磁介质，如硬盘、软盘和磁带；光介质，如CD-ROM和全息设备；磁-光介质，如光软盘；以及为了存储和执行程序代码专门配置的硬件设备，如专用集成电路(ASIC)、可编程逻辑器件(PLD)以及ROM和RAM器件。计算机代码的例子包括如由编译器生成的机器代码，以及包含高级代码的文件，该高级代码能够由计算机使用解释器来执行。计算机可读介质还可以是在载波中由计算机数据信号携带的并且表示能够被处理器执行的指令序列的计算机代码。
[0037]优选地，该粘着层是厚度小于1000
Figure A20078004625200141
的碳氢聚合物层。更优选地，该粘着层的厚度小于300。最优选地，该粘着层的厚度不大于200
Figure A20078004625200143
。图6A是形成该粘着层604之后该上部电极304和下部电极308的示意性说明。该粘着层可与该下部电极308上的空白晶片(blank wafer)380一起形成。如果空白晶片380在该粘着层形成期间使用，那么随后将去除该空白晶片380。
[0038]然后将工艺晶片设在该蚀刻室中(步骤524)。该工艺晶片具有设在掩模下的介电层。蚀刻该介电层(步骤528)。该蚀刻工艺是循环工艺，每个循环包括氢氟碳沉积阶段和蚀刻阶段，如图1中详细示出。该氢氟碳沉积阶段在该上部电极304上沉积氢氟碳层。该蚀刻介电层阶段在该介电层中蚀刻特征。
[0039]在一个实施例中，该介电层蚀刻是单个循环。这样的工艺的示例可提供厚氢氟碳层以缩减所蚀刻的特征的CD，然后提供蚀刻来蚀刻具有减小CD的特征。在这样的示例中，该单个氢氟碳层沉积可在单个步骤中提供，或在多阶段沉积工艺的多个循环中提供以形成垂直侧壁。在另一实施例中，该介电层蚀刻包括多个循环，其中每个循环包括氢氟碳沉积阶段和介电层蚀刻阶段。
[0040]由于该蚀刻介电层步骤具有氢氟碳沉积阶段，优选地该蚀刻介电层步骤使得在该上部电极304上净形成氢氟碳沉积。
[0041]图6B是上部电极304和下部电极308和工艺晶片610在特征蚀刻进该蚀刻层之后的示意图。氢氟碳层608已经沉积在该上部电极304上的粘着层604，如图所示。在这些示例中的蚀刻工艺具有氢氟碳沉积阶段和蚀刻阶段，其提供氢氟碳608在该上部电极304上的净沉积。
[0042]然后将该晶片610从该室300移除(步骤532)。确定是处理另一晶片还是清洁该室(步骤536)。如果要处理另一晶片，那么将新的晶片设在该室中(步骤524)。将特征蚀刻进该蚀刻层(步骤528)。然后移除该晶片(步骤532)。持续这个循环直到确定没有更多的晶片或该室需要清洁(步骤536)。在一个实施例中，该清洁可在处理一个晶片之后进行。在另一实施例中，该清洁可在处理至少多于五个晶片之后进行。
[0043]如果在清洁之间要处理特定数目的晶片，那么不提供另一晶片，那么可以确定是清洁该室或停止处理(步骤540)。如果确定需要清洁该室，那么执行室清洁(步骤544)。该室清洁去除沉积在该上部电极304上的该粘着层604和该氢氟碳层608，以及去除沉积在该室300其它部件上的氢氟碳。在一个实施例中，该室清洁通过在清洁前将空白晶片放入该室来执行。在另一实施例中，该室清洁在没有晶片(无晶片)的情况下执行。
[0044]在覆盖晶片清洁的示例中，将包括氧的清洁气体提供进该蚀刻室300。在这个示例中，提供200sccmO2。该蚀刻室的压力在这个示例中保持在400mTorr。清洁等离子由该清洁气体混合物形成。在这个示例中，由该RF源348提供27MHz的100瓦特和2MHz的100瓦特的功率持续45秒。所产生的等离子清洁该室。
[0045]图6C示出该清洁之后的该上部电极304和下部电极308和空白晶片612。该清洁已经去除该氢氟碳层和该粘着层。优选地，该清洁工艺使用含氧清洁气体。
[0046]在该室清洁(步骤144)之后，该粘着层形成在该电极上(步骤120)。在这个示例中，增加粗化步骤。该粗化步骤粗化该电极的表面。用于该粗化步骤的制法的示例提供19sccmO2、18sccmC4F8和300sccmAr组成的粗化气体至该蚀刻室。该室中的压力保持在70mTorr。将该粗化气体形成等离子。在这个示例中，由该RF源348提供27MHz的200瓦特和2MHz的3000瓦特持续15秒。在这个示例中，该清洁步骤和粗化步骤之后接着是碳氢粘着层沉积步骤。一个示例制法在120mTorr压力下提供200sccmC2H4组成的碳氢粘着层气体。通过提供27MHz400瓦特持续5秒将该粘着层气体形成为等离子。在形成该粘着层之后，去除覆盖物或空白晶片。
[0047]将另一晶片放进该室(步骤524)。将特征蚀刻进蚀刻层(步骤528)。从该蚀刻室去除该晶片(步骤532)。
[0048]已经发现该粘着层帮助将来自该蚀刻和沉积工艺的该所沉积的氢氟碳粘合到该上部电极。已发现在没有该粘着层的情况下，这种氢氟碳不会很强地粘结到该电极，会从该电极掉落并污染该晶片，增加有瑕疵芯片的数量。在不受到理论约束的情况下，相信使用氧气的清洁使得在该含硅电极的表面上形成硅氧化物薄层。该蚀刻期间形成的该氢氟碳对硅氧化物的附着力低，这产生颗粒。该粘着层能够更强地将该氢氟碳粘合到该硅氧化物层。
[0049]优选地，该碳氢粘着层是聚合物材料。更优选地，该粘着层气体进一步包括惰性气体，如Ar。更优选地，该粘着层气体进一步包括含氧气体。
[0050]另外，在这个示例中，在清洁和该粘着层形成期间提供空白晶片，更高的功率可用来粗化该含硅电极的暴露表面。这样的高功率通常会损坏该下部电极。然而，该空白晶片保护该下部电极。该粘着层形成期间该暴露的电极表面的粗化增加所沉积的氢氟碳和该电极之间的粘着力。为了在该粘着层形成期间粗化该上部电极的暴露表面，对于300mm晶片优选地提供在至少2MHz频率的大于1500瓦特的功率以及在至少27MHz频率的大于1000瓦特功率。
[0051]在无晶片清洁的一个示例中，将包括氧的无晶片自动清洁气体提供进该蚀刻室300。在这个示例中，提供2000sccm的O2。该蚀刻室的压力在这个示例中设为600mTorr。无晶片自动清洁等离子是由该无晶片自动清洁气体混合物形成的。在这个示例中，由该RF源348提供60MHz的500瓦特功率、27MHz的500瓦特功率和2MHz的200瓦特功率持续60秒。产生的等离子清洁该室。
[0052]对于这个无晶片自动清洁，粘着形成工艺提供450sccmC2H4。该室压力设为100mTorr。在这个示例中，由该RF源348提供27MHz的200瓦特功率持续5秒。
[0053]在本发明的一个测试中，标准无晶片自动清洁工艺之后，利用小于800瓦特的总功率由O2形成等离子，发现颗粒水平为在晶片中测量到1805个大于0.12微米的颗粒。对于使用总功率大于800瓦特且小于2000瓦特、由N2和O2气体混合物形成等离子的无晶片自动清洁，发现颗粒水平为127。当执行使用总功率大于800瓦特且小于2000瓦特该无晶片自动清洁，然后接着使用C2H4持续5秒形成粘着层，所测到的颗粒水平为13。所以，该粘着层大大降低颗粒污染。
[0054]在上面的实施例中，被清洁和具有该粘着层的电极是该顶部电极。这是因为该晶片覆盖该底部电极，从而在该晶片和顶部电极之间生成等离子，而不是在该晶片和底部电极之间。出于这个原因，该底部电极的表面不是暴露表面，相反该顶部电极的表面是暴露表面。在其他蚀刻室中，其中该晶片安装在该顶部电极上从而该底部电极暴露于该等离子，该清洁步骤清洁该底部电极和该粘着层形成在该底部电极上。不管该晶片安装在该室的顶部、底部或侧部，在该蚀刻层上沉积氢氟碳与该晶片在该室底部的情况有相同含义。类似地，不管是底部或顶部或侧面电极具有设在电极暴露表面的该粘着层，该电极的暴露表面均具有同样的含义，也不管该电极是顶部、底部或侧面电极都有相同含义。
[0055]在其他示例中，该室的其它部件可用基于碳氢化合物的粘着层覆盖以在该室的那些部件用氢氟碳沉积来沉积时降低颗粒。
[0056]尽管本发明依照多个实施方式描述，但是存在落入本发明范围内的改变、置换和各种替代等同物。还应当注意，有许多实现本发明方法和设备的可选方式。所以，其意图是下面所附的权利要求解释为包括所有这样的落入本发明主旨和范围内的改变、置换和各种替代等同物。

Claims (18)

1.一种用以在工艺晶片上设在掩模下的蚀刻层中蚀刻特征的方法，包括：
沉积基于碳氢化合物的粘着层；和
利用至少一个循环蚀刻该工艺晶片上的该蚀刻层，其中每个循环包括：
在该掩模上方以及在该基于碳氢化合物的粘着层上沉积氢氟碳层，其中该基于碳氢化合物的粘着层增加该氢氟碳层的粘着力；和
蚀刻该蚀刻层。
2.根据权利要求1所述的方法，其中，该蚀刻该蚀刻层包括至少三个循环。
3.根据权利要求1-2任一项所述的方法，其中，该基于碳氢化合物的粘着层小于1000
Figure A2007800462520002C1
厚。
4.根据权利要求1-3任一项所述的方法，进一步包括：
清洁蚀刻室，其清洁该蚀刻室中的电极，其中清洁该蚀刻室之后该沉积该碳氢粘着层将该碳氢粘着层沉积在该电极上；和
将该工艺晶片设在该蚀刻室中。
5.根据权利要求4所述的方法，其中，该电极是含硅电极。
6.根据权利要求1-5任一项所述的方法，其中，该蚀刻层由介电材料组成。
7.根据权利要求4-6任一项所述的方法，形成该粘着层粗化该电极的表面。
8.根据权利要求4-7任一项所述的方法，进一步包括将空白晶片提供进该蚀刻室，其中在该蚀刻室清洁和沉积该基于碳氢化合物的粘着层期间，该空白晶片在该蚀刻室中。
9.根据权利要求1-8任一项所述的方法，其中，该沉积该基于碳氢化合物的粘着层提供在至少2MHz的至少1500瓦特功率和在至少27MHz的至少1000瓦特功率以粗化该电极的表面。
10.根据权利要求4-9任一项所述的方法，其中，清洁该蚀刻室是氧清洁，以在该电极上方形成硅氧化物层。
11.根据权利要求1-10任一项所述的方法，其中，该沉积该基于碳氢化合物的粘着层包括：
提供不含氟的碳氢化合物气体；和
由该不含氟的碳氢化合物气体形成等离子。
12.根据权利要求1-11任一项所述的方法，其中，该掩模具有掩模特征，其中该基于碳氢化合物的粘着层在该掩模上方形成，并且在该掩模特征上形成侧壁，其中该侧壁的粘着层厚度小于10
Figure A2007800462520003C1
13.根据权利要求1-12任一项所述的方法，其中，该沉积该氢氟碳层在该掩模特征上的该基于碳氢化合物的粘着层上方形成厚度大于20
Figure A2007800462520003C2
的侧壁。
14.根据权利要求1-13任一项所述的方法，其中，该沉积该氢氟碳层包括：
提供氢氟碳气体；和
由该氢氟碳气体形成等离子。
15.一种由权利要求1-14任一项所述的方法形成的半导体器件。
16.一种在掩模下的蚀刻层中蚀刻特征的设备，包括：
等离子处理室，包括：
形成等离子处理室外壳的室壁；
在该等离子处理室外壳内支撑基片的基片支撑件；
用以调节该等离子处理室外壳内压力的压力调节器；
用以提供功率至该等离子处理室外壳以维持等离子的至少一个电极；
用以将气体提供进该等离子处理室外壳内的气体入口；和
从该等离子处理室外壳排出气体的气体出口；
与该气体入口流体连通的气体源，包括：
粘着层气体源；
氢氟碳沉积阶段气体源；和
蚀刻阶段气体源；和
控制器，以可控的方式连接到该气体源和该至少一个电极，包括：
至少一个处理器；和
计算机可读介质，包括：
沉积基于碳氢化合物的粘着层的计算机可读代码；
将特征蚀刻进该蚀刻层的计算机可读代码，包括；
沉积氢氟碳沉积的计算机可读代码；和
蚀刻该蚀刻层的计算机可读代码。
17.根据权利要求16所述的设备，其中，沉积该基于碳氢化合物的粘着层的该计算机可读代码，包括：
提供不含氟的碳氢化合物气体的计算机可读代码；和
由该不含氟的基于碳氢化合物的气体形成等离子的计算机可读代码。
18.根据权利要求16-17任一项所述的设备，其中，沉积该氢氟碳沉积物的该计算机可读代码，包括：
提供氢氟碳气体的计算机可读代码；和
由该氢氟碳气体形成等离子的计算机可读代码。
CNA2007800462526A 2006-12-14 2007-12-04 用于氢氟碳蚀刻的粘着层 Pending CN101558479A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/610,953 US7902073B2 (en) 2006-12-14 2006-12-14 Glue layer for hydrofluorocarbon etch
US11/610,953 2006-12-14

Publications (1)

Publication Number Publication Date
CN101558479A true CN101558479A (zh) 2009-10-14

Family

ID=39527862

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800462526A Pending CN101558479A (zh) 2006-12-14 2007-12-04 用于氢氟碳蚀刻的粘着层

Country Status (5)

Country Link
US (1) US7902073B2 (zh)
KR (1) KR101503084B1 (zh)
CN (1) CN101558479A (zh)
TW (1) TWI501315B (zh)
WO (1) WO2008127452A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
CN113488385B (zh) * 2021-05-21 2022-10-28 刘军 一种导电膜气离式刻蚀工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3189781B2 (ja) * 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
US6630421B1 (en) * 1999-04-28 2003-10-07 Showa Denko Kabushiki Kaisha Reactive agent and process for decomposing fluorine compounds and use thereof
US6472107B1 (en) * 1999-09-30 2002-10-29 Photronics, Inc. Disposable hard mask for photomask plasma etching
US6383931B1 (en) * 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
KR100382724B1 (ko) * 2000-11-21 2003-05-09 삼성전자주식회사 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법
US7028696B2 (en) * 2001-05-04 2006-04-18 Lam Research Corporation Plasma cleaning of deposition chamber residues using duo-step wafer-less auto clean method
KR100529646B1 (ko) * 2001-12-21 2005-11-17 동부아남반도체 주식회사 반도체 소자 제조 방법
US6764385B2 (en) * 2002-07-29 2004-07-20 Nanoclean Technologies, Inc. Methods for resist stripping and cleaning surfaces substantially free of contaminants
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US7256134B2 (en) * 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
US7291286B2 (en) * 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control

Also Published As

Publication number Publication date
TW200849388A (en) 2008-12-16
TWI501315B (zh) 2015-09-21
KR20090094366A (ko) 2009-09-04
WO2008127452A3 (en) 2008-12-24
US20080146032A1 (en) 2008-06-19
WO2008127452A2 (en) 2008-10-23
KR101503084B1 (ko) 2015-03-16
US7902073B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
CN101506939B (zh) 在斜面蚀刻处理期间避免低k损伤
CN103258729B (zh) 硅结构的制造和带有形貌控制的深硅蚀刻
US7772122B2 (en) Sidewall forming processes
CN101730930B (zh) 在蚀刻高纵横比结构中降低微负载的方法
US8283255B2 (en) In-situ photoresist strip during plasma etching of active hard mask
US8304262B2 (en) Wiggling control for pseudo-hardmask
JP2008524851A (ja) エッチマスクの特徴部の限界寸法の低減
US20120298301A1 (en) Minimization of mask undercut on deep etch
CN1779924A (zh) 晶片斜面聚合物去除
CN101292197A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
CN100472707C (zh) 移除阻挡层后的无晶片自动清洗
CN100487874C (zh) 具有均匀性控制的蚀刻
WO2011050062A2 (en) Method for repairing low-k dielectric damage
CN101882580A (zh) 具有减少的低k介电损伤的剥除
CN101558479A (zh) 用于氢氟碳蚀刻的粘着层
WO2009152036A1 (en) Organic arc etch selective for immersion photoresist

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20091014