CN1921072B - 一种蚀刻高介电常数材料的方法 - Google Patents

一种蚀刻高介电常数材料的方法 Download PDF

Info

Publication number
CN1921072B
CN1921072B CN2006101112692A CN200610111269A CN1921072B CN 1921072 B CN1921072 B CN 1921072B CN 2006101112692 A CN2006101112692 A CN 2006101112692A CN 200610111269 A CN200610111269 A CN 200610111269A CN 1921072 B CN1921072 B CN 1921072B
Authority
CN
China
Prior art keywords
etching
dielectrics material
layer
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101112692A
Other languages
English (en)
Other versions
CN1921072A (zh
Inventor
王希昆
刘维
杜彦
沈美化
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1921072A publication Critical patent/CN1921072A/zh
Application granted granted Critical
Publication of CN1921072B publication Critical patent/CN1921072B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

在一种实施方式中,提供一种用于在等离子体蚀刻反应器中蚀刻高K电介质材料的方法,该方法包括使用具有BCl3的第一等离子体气体反应物混合物来等离子体蚀刻该高K电介质材料。高K电介质材料可以包括包含在具有硅层的叠层中的Al2O3。蚀刻可以包括供应钝化气体(例如C2H4),并且还可以包括供应诸如稀有气体(例如He)的稀释气体。在一些实施方式中,蚀刻可以用反应离子蚀刻处理进行。

Description

一种蚀刻高介电常数材料的方法
技术领域
本发明涉及一种蚀刻高介电常数材料的方法。
背景技术
集成电路(IC)在现代半导体技术领域起到非常重要的作用。集成电路的发展已经使得现代社会充满先进的电子技术。集成电路的应用非常广泛,并且它们的重要性从便携电话、数字电视到相机中的闪存芯片影响了我们的每一天生活。这些集成电路一般形成于硅衬底或晶片上,其可以包括经过用于不同材料制成的大范围堆叠层的结构处理的有源半导体器件,这允许其具有存储能力。
最近,在现代半导体技术中,集成电路已经朝小器件大存储量的方向发展。在半导体集成电路(IC)制造中,一般地,诸如二氧化硅(SiO2)、氮化硅(Si3N4)以及氧氮化硅(SiON)的电介质材料已经得到广泛应用。然而,随着技术的发展,IC器件几何形状已经变得越来越小,导致逐渐更薄的集成电路器件。当一般的IC器件达到几纳米或更小的厚度时,传统的上述电介质材料一般可能遭到电子击穿,并且还可能不能再提供需要的存储能力。
为了解决上述问题,高介电常数材料(高K电介质材料)已经用于半导体芯片制造中,并且在存储器器件中存在它们的潜在应用。高K材料的示例包括氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)及其混合物、以及诸如HfSixOy、ZrSiO4及其混合物的金属硅酸盐。
虽然在上述高K材料被用在IC应用中之后,一直在探索高k材料的使用,但是本领域一般技术人员公知,其可能非常难以干法蚀刻。高K材料一般非常稳定,并且(由于它们的化学惰性)抵抗大多数的蚀刻反应物,这导致它们在等离子体蚀刻中用作蚀刻阻挡层和硬掩模层及其它材料。
虽然一般的沉积处理期望在衬底(例如,硅晶片)上生成高K电介质膜,但是不希望的反应物可能形成于这些膜以及反应室的其它部件上。这些不希望的残余物的累积可能导致颗粒脱落、沉积均匀性的降低,这些结果可能导致晶片缺陷,更坏地,可能随后导致器件失效。
对于高介电常数材料,本领域一般技术人员一般公知,氧化铝(Al2O3)是具有最慢的蚀刻速率的材料之一。一般地,在强大的等离子体环境下,该环境可能导致高吸盘偏压电压,并会导致增强离子溅射和溅射引起的蚀刻。
蚀刻高K电介质材料的传统方法一般包括在较高晶片温度下引入氯气(Cl2)、以及氟气体。这些方法已经呈现许多优点。本领域一般技术人员公知,基于Cl2的化学剂会强烈蚀刻多晶硅(poly),导致对多晶硅的低选择性。蚀刻后,蚀刻的高K电介质层能够在晶片上形成残余物,产生低电容性结构或有缺陷的晶片。对于氧化铝更具体而言,这表示对于闪存和其它相关应用很难以在薄的poly1层的顶部上蚀刻Al2O3。氟在蚀刻高K电介质材料中已经显示一般没有效果。氟一般可以产生金属氟化物产品,该金属氟化物产品是非挥发性的,由此难以从反应器中去除。
对于55nm及以下节点的闪存叠层由poly2/Al2O3(或者其它高K电介质)/poly1构成。本领域一般技术人员公知,Al2O3不同于膜叠层中的poly,并且难以蚀刻。成功蚀刻高K电介质材料(诸如,新闪存膜叠层的poly1层的薄层顶部上的Al2O3)的关键在于寻找这样的一种处理,其具有合理的Al2O3蚀刻速率以及对多晶硅的高选择性。
如本领域一般技术人员能够意识到需要一种能够蚀刻高介电常数材料的方法。这种蚀刻方法应该优选地不具有不期望的特性,即,不促进能够使晶片产生缺陷的不希望残余物。更进一步,需要一种低成本高效率的蚀刻高介电常数材料(诸如,氧化铝)的方法,其具有高选择性和合理的高蚀刻速率。
发明内容
在一种实施方式中,提供一种用于在等离子体蚀刻反应器中蚀刻高K电介质材料的方法,该方法包括使用具有BCl3的等离子体气体反应物混合物蚀刻该高K电介质材料。高K电介质材料可以是在还具有至少一个硅层的叠层中的Al2O3。可以为蚀刻供应钝化气体(诸如烃,即CH4、C2H4等)以及诸如稀有气体(例如He)的稀释气体。在一些实施方式中,蚀刻可以用反应离子蚀刻处理进行。
附图说明
图1示出具有部分蚀刻的叠层的侧剖视图,该叠层具有待蚀刻的高介电常数层或高K层。
图2示出蚀刻图1的高K层后的叠层的侧剖视图。
图3示出蚀刻前具有高介电常数层的叠层的侧剖视图。
图4示出蚀刻图3的高K层后的叠层的侧剖视图。
具体实施方式
图1示出部分蚀刻的叠层100的侧剖视图,该叠层100具有待蚀刻的高介电常数层或高K层140。在这个实施方式中,掩模层110被图案化于高K层140之上。另外的可选层120、130可以位于掩模层110和高K层140之间。在一个实施例中,掩模层110一般是硬掩模,诸如等离子体增强化学气相沉积氧化物或PECVD氧化物、BSG或掺硼的旋涂玻璃、其它氧化物硬掩模、氮化硅或其它硬掩模。在一个实施例中,可选层120是钨(W),可选层130是氮化钛(TiN)。高K层下方是多晶硅层150。图2示出蚀刻图1的高K层140后的叠层200。蚀刻的高K层240被蚀刻到达下面的多晶硅层150,在一些实施例中,多晶硅层150可以是衬底的一部分。诸如氮化硅(SiN)或其它阻挡层材料的阻挡层(未示出)可以位于高K层140和多晶硅层150之间。在这样的实施例中,蚀刻高K层140到达阻挡层。
具有高介电常数的材料称为高K电介质材料。高K电介质材料一般具有大于4的介电常数,在一些实施例中,介电常数优选地大于5,甚至在一些实施例中,介电常数至少是7。在一些实施例中,高K材料优选地选自下列组中的至少一个:Al2O3、HfO2、AlHfxOy、ZrO2、HfSixOy、ZrSixOy、及其混合物。
参考图1,在一种实施方式中,使用BCl3进行高K材料层140的蚀刻。在高K材料为Al2O3的情况下,BCl3通过形成挥发性AlCl3来化学蚀刻Al2O3。可以引入钝化气体(诸如C2H4、CH4或其它烃),以分别提供层120和130的侧壁结构120s和130s的钝化,并提高对下面的多晶硅层150的选择性。选择BCl3与C2H4或BCl3与CH4的比例,以提供期望的蚀刻速率和对多晶硅层150的高选择性。烃添加剂减小多晶硅层150的蚀刻速率,以提高选择性。C2H4的一个优点在于:其是聚内烯的聚合物前聚体,并且具有和光刻胶相似的含量。
稀释气体(诸如He)可以与钝化气体(例如C2H4)一起引入。在一些实施方式中,C2H4与He的原子比例可以为约2.7%-1。其它比例亦是可以的。在一个具体实施方式中,对于稀释因子为37时,商上上可获得的C2H4:He包含2.7%C2H4和97.3%He。
在其它实施方式中,高K材料层140可以使用包括其它含卤气体以及含其它烃的钝化气体的气体混合物来进行蚀刻。因此,在一些实施方式中,钝化气体可以包括选自下列组的惰性气体:氦、氩、氖、氙以及氪。
参考图1,在一些实施方式中,高K层140蚀刻处理可以使用反应离子蚀刻进行。所有的蚀刻步骤可以在单个等离子体蚀刻室中进行,该蚀刻室诸如DPS蚀刻反应器或反应离子蚀刻(RIE),两者均可以从SantaClara,California的应用材料公司获得。在一个RIE处理中,处理参数包括在80℃下的0W的源功率、约200W的偏压功率、约20mT的室压力、约30sscm的BCl3。这在约150埃/分的蚀刻速率下提供了少于100埃的多晶硅层150的损失和低侧壁锥度以及良好的侧壁轮廓。偏压功率可以从约150W到约300W之间变化。总而言之,W层120和TiN层130的侧壁钝化在较高阴极温度下比在较低阴极温度或约100℃以下的温度下更难以控制。例如,80℃提供了W层120和TiN层130的良好钝化,以在上述的RIE处理中提供良好的蚀刻轮廓。
在另一个实施方式中,在10mT下具有约800W的源功率、200W的偏压功率以及在约250℃下具有约60sccm的BCl3的感应耦合模式提供了良好的侧壁轮廓。虽然感应耦合模式提供Al2O3的高K层140的更高蚀刻速率,但是上面讨论的RIE模式对多晶硅层150提供了高于3倍的选择性。在一些实施方式中,偏压功率范围在约150-300W之间。
在一些实施方式中,蚀刻可以在具有主蚀刻和过蚀刻步骤的两步蚀刻处理中进行,如本领域中一般技术人员公知的。主蚀刻设计成蚀刻高K层140。过蚀刻步骤确保均匀穿透高介电常数层140到达多晶硅层150或者阻挡层(图1中未示出)。
高K电介质材料(诸如Al2O3)可以在高至约250℃或低至80℃的温度下蚀刻。在完成主蚀刻步骤和过蚀刻步骤后,如需要,可以进行室的拆卸和清洁。在一些实施方式中,可能的更低温度(例如,约100℃以下或低至80℃)操作能够便于更快的冷却和拆卸,以提高晶片生产量。
在一些实施方式中,在低于40mT的室压力下,可以将包括氢和碳的烃钝化气体加入到气体混合物中。钝化气体是烃,诸如-(CH2)n-气体,在一些实施方式中是乙烯,但是亦可以使用诸如甲烷的其它烃。
为了在合理蚀刻速率和对多晶硅的高选择性下蚀刻Al2O3,使用BCl3或三氯化硼。虽然Cl2气已经一般地用于蚀刻高K电介质材料,但是其可以强烈地蚀刻多晶硅和其它材料。当蚀刻具有高介电常数的材料时,硼通过形成硅-硼组合物有助于减小多晶硅蚀刻速率,由此增大选择性,并提供成功的结果。三氯化硼通过形成挥发性AlCl3可以化学地蚀刻Al2O3。选择BCl3与C2H4/He或BCl3与CH4的比例,以提供合理的Al2O3的蚀刻速率和对多晶硅的高选择性。B2O3和B-Si络合物的形成将促进对多晶硅的高选择性。烃钝化气体(诸如C2H4/He、CH4和其它)减小多晶硅蚀刻速率以提高选择性,当多晶硅层暴露时减小蚀刻速率,并抑制其它层120和130的侧壁120s和130s的侧向攻击,在其它实施例中,其它层可以包括一个或多个多晶硅层(在图1中未示出)。
如上讨论的,除这里讨论的反应物之外,可以加入惰性稀释气体,诸如氦、氩、氖、氪或氙。需要惰性稀样气体是由于安全原因,并且惰性稀释气体还可以改善等离子体特性。在氦的情况下,惰性气体的浓度可以从1.0%到约3.0%之间变化。其它惰性稀释气体亦是可以的。
在一些实施方式中,在蚀刻处理之后,可以进行传统的室清洁。
在另一个实施方式中,HBr可以用于蚀刻高K电介质材料。如上,可以使用钝化气体和稀释气体。在Al2O3高K材料的情况下,HBr通过形成挥发性AlBr3蚀刻Al2O3。选择HBr和C2H4的比例,以提供合理的蚀刻速率。如上所讨论的,稀释物可以是惰性气体,例如氦,其中C2H4与He的比例为约2.7%到1。
转向图3,在一个实施方式中,高K材料位于两层多晶硅之间,poly1用标号341指示,poly2用标号342指示。poly2 342位于高K层340上方,而poly1 341位于高K层340下方。根据一个实施方式,叠层300使用掩模310蚀刻,掩模310在一些实施方式中是硬掩模。poly2 342的蚀刻停止于高K层340,例如Al2O3,使得蚀刻对Al2O3具有高选择性。接着是Al2O3蚀刻,Al2O3蚀刻对poly2 342和poly1 341具有高选择性,并停止于poly1 341。可以使用SiN的可选阻挡层322。然后蚀刻poly1 341到达下面的栅极氧化物层347。
在Al2O3蚀刻中,为了获得高蚀刻选择性,反应物混合物可以具有BCl3以及可能的诸如C2H4的烃钝化气体。Al2O3层340可以使用稀释有He的BCl3蚀刻剂和C2H4来蚀刻。对于小流率的C2H4来说,稀释法尤为有效。处理可以包括两个步骤:主蚀刻和随后的过蚀刻,过蚀刻可以具有与主蚀刻相同的反应物混合物。在一些实施方式中,高于100℃的温度提供良好的结果,150℃提供更好的结果。
图4示出蚀刻图3的高K层之后蚀刻的叠层400的侧剖示图。为了形成蚀刻的叠层400,蚀刻poly2层442之后,形成蚀刻的高K层440。蚀刻高K层440之后,形成蚀刻的阻挡层444,在蚀刻的poly2、蚀刻的高K层440以及蚀刻的阻挡层444的蚀刻之后,形成蚀刻的poly1层441。掩模410用于限定蚀刻的poly2、蚀刻的高K层440、蚀刻的阻挡层444和蚀刻的poly1层441。
一般地,多晶硅相关的处理利用具有解耦的等离子体源功率和偏压功率的化学等离子体蚀刻。然而,上述实施方式中的一些可以使用反应离子蚀刻进行,反应离子蚀刻仅使用偏压功率。在某些实施方式中,高K材料的反应离子蚀刻提供多晶硅的更大选择性。在一个示例性实施方式中,处理窗口在约30℃到约350℃下具有约100W到约400W之间的偏压功率、约0W的源功率、约5mT到约50mT之间的室压力、和约20sccm到约200sccm流率的BCl3
在一些实施方式中,对于主蚀刻处理或上面讨论的过蚀刻步骤,可以使用化学等离子体蚀刻,然后在接近终点时切换到反应离子蚀刻。
上面讨论的某些实施方式的几个优点之一在于:可以在没有氟的情况下形成主蚀刻气体混合物,氟很可能与Al2O3反应形成氟化铝污染物。
上文仅是本发明的说明,而不意图将本发明限制于上述的化合物。这里描述的实施方式并不限于所图示的具体叠层构造。其它叠层构造和实施方式亦是可以的。在不脱离本发明的基本范围和精神的情况下,本领域的一般技术人员可以作出各种改变和变化,本发明的范围由权利要求确定。

Claims (22)

1.一种用于蚀刻高K电介质材料的方法,所述方法包括:
将具有位于多晶硅层上的高K电介质材料的衬底放置在具有解耦的等离子体源的等离子体蚀刻反应器中;和
使用包含BCl3的等离子体气体反应物混合物并供应包括C2H4的钝化气体蚀刻所述高K电介质材料,其中,蚀刻步骤包括0瓦的源功率、在100瓦到400瓦之间的偏压功率、5mT到50mT之间的室压力、以及20sccm到200sccm流率的BCl3
2.如权利要求1所述的方法,其中所述高K电介质材料选自下列项构成的组:氧化铝、氧化铪、氧化锆及其混合物。
3.如权利要求2所述的方法,其中所述高K电介质材料是氧化铝。
4.如权利要求1所述的方法,其中蚀刻还包括供应稀释气体,所述稀释气体包括稀有气体。
5.如权利要求4所述的方法,其中供应所述稀释气体包括供应He。
6.如权利要求5所述的方法,还包括使用氧化物硬掩模进行蚀刻。
7.如权利要求5所述的方法,其中所述高K电介质材料包括Al2O3
8.如权利要求7所述的方法,其中蚀刻包括使用反应离子蚀刻处理。
9.如权利要求8所述的方法,其中蚀刻包括在80-250℃范围内蚀刻。
10.如权利要求8所述的方法,其中蚀刻包括在80-100℃范围内蚀刻。
11.如权利要求10所述的方法,其中蚀刻包括在80℃条件下蚀刻。
12.如权利要求1所述的方法,其中蚀刻包括使用反应离子蚀刻处理。
13.如权利要求12所述的方法,其中蚀刻包括在80-250℃范围内蚀刻。
14.如权利要求12所述的方法,其中蚀刻包括在80-100℃范围内蚀刻。
15.如权利要求14所述的方法,其中蚀刻包括在80℃条件下蚀刻。
16.如权利要求1所述的方法,其中蚀刻所述高K电介质材料包括蚀刻含硅叠层。
17.如权利要求16所述的方法,其中蚀刻所述高K电介质材料包括蚀刻含硅层下方的所述高K电介质材料。
18.如权利要求17所述的方法,其中蚀刻所述高K电介质材料包括蚀刻所述高K电介质材料到达所述高K电介质材料下方的多晶硅层。
19.如权利要求17所述的方法,其中蚀刻所述高K电介质材料包括蚀刻所述高K电介质材料到达所述高K电介质材料下方的阻挡层。
20.一种用于在具有解耦的等离子体源的等离子体蚀刻反应器中蚀刻高K电介质材料的方法,所述方法包括使用由BCl3、包括C2H4的烃钝化气体和稀有气体形成的等离子体来等离子体蚀刻含硅叠层中的Al2O3层,其中,蚀刻步骤包括0瓦的源功率、在100瓦到400瓦之间的偏压功率、5mT到50mT之间的室压力、以及20sccm到200sccm流率的BCl3
21.如权利要求20所述的方法,其中所述稀有气体包括He。
22.如权利要求20所述的方法,其中蚀刻包括使用反应离子蚀刻处理。
CN2006101112692A 2005-08-22 2006-08-21 一种蚀刻高介电常数材料的方法 Expired - Fee Related CN1921072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/208,573 US7964512B2 (en) 2005-08-22 2005-08-22 Method for etching high dielectric constant materials
US11/208,573 2005-08-22

Publications (2)

Publication Number Publication Date
CN1921072A CN1921072A (zh) 2007-02-28
CN1921072B true CN1921072B (zh) 2012-10-03

Family

ID=37767836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101112692A Expired - Fee Related CN1921072B (zh) 2005-08-22 2006-08-21 一种蚀刻高介电常数材料的方法

Country Status (4)

Country Link
US (1) US7964512B2 (zh)
JP (1) JP2007073952A (zh)
CN (1) CN1921072B (zh)
TW (1) TW200712259A (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
US8183161B2 (en) 2006-09-12 2012-05-22 Tokyo Electron Limited Method and system for dry etching a hafnium containing material
JP5590886B2 (ja) * 2006-09-26 2014-09-17 アプライド マテリアルズ インコーポレイテッド 欠陥パシベーションのための高kゲート積層構造に対するフッ素プラズマ処理
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
US20100003828A1 (en) * 2007-11-28 2010-01-07 Guowen Ding Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas
US20090197421A1 (en) * 2008-01-31 2009-08-06 Micron Technology, Inc. Chemistry and compositions for manufacturing integrated circuits
US7782600B2 (en) * 2008-01-31 2010-08-24 Ncr Corporation Access self-service terminal
KR20090103049A (ko) * 2008-03-27 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8357617B2 (en) * 2008-08-22 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a metal gate of semiconductor device
US20120244693A1 (en) * 2011-03-22 2012-09-27 Tokyo Electron Limited Method for patterning a full metal gate structure
CN102427036A (zh) * 2011-07-22 2012-04-25 上海华力微电子有限公司 对HfO2薄膜的高选择性干法刻蚀方法
US8808562B2 (en) 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method
WO2014104290A1 (ja) * 2012-12-27 2014-07-03 日本ゼオン株式会社 ドライエッチング方法
CN106548936B (zh) * 2015-09-23 2022-04-22 北京北方华创微电子装备有限公司 一种金属层的刻蚀方法
US12076763B2 (en) 2017-06-05 2024-09-03 Applied Materials, Inc. Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
US10700072B2 (en) * 2018-10-18 2020-06-30 Applied Materials, Inc. Cap layer for bit line resistance reduction
US11631680B2 (en) 2018-10-18 2023-04-18 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4375385A (en) 1982-03-25 1983-03-01 Rca Corporation Plasma etching of aluminum
US4372807A (en) 1982-03-25 1983-02-08 Rca Corporation Plasma etching of aluminum
JPS60169140A (ja) 1984-02-13 1985-09-02 Hitachi Ltd ドライエツチング方法
US4855016A (en) 1987-07-16 1989-08-08 Texas Instruments Incorporated Method for etching aluminum film doped with copper
US4842676A (en) 1987-07-16 1989-06-27 Texas Instruments Incorporated Process for etch of tungsten
US4986896A (en) 1989-04-13 1991-01-22 Mobil Oil Corp. Method for passivating metals on an FCC catalyst
JPH02291131A (ja) 1989-04-28 1990-11-30 Sony Corp バリアメタル/アルミニウム系積層膜のドライエッチング方法
JP3115715B2 (ja) 1992-11-12 2000-12-11 三菱電機株式会社 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
JP3438003B2 (ja) * 1994-04-20 2003-08-18 東京エレクトロン株式会社 プラズマ処理装置
US6149828A (en) 1997-05-05 2000-11-21 Micron Technology, Inc. Supercritical etching compositions and method of using same
KR100528685B1 (ko) 1998-03-12 2005-11-15 가부시끼가이샤 히다치 세이사꾸쇼 시료의 표면 가공방법
JPH11293481A (ja) * 1998-04-14 1999-10-26 Toshiba Corp 薄膜処理方法及びその装置
US6010966A (en) 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers
DE19856082C1 (de) 1998-12-04 2000-07-27 Siemens Ag Verfahren zum Strukturieren einer metallhaltigen Schicht
US6511872B1 (en) * 2001-07-10 2003-01-28 Agere Systems Inc. Device having a high dielectric constant material and a method of manufacture thereof
US6566148B2 (en) 2001-08-13 2003-05-20 Sharp Laboratories Of America, Inc. Method of making a ferroelectric memory transistor
US20030045098A1 (en) 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6713342B2 (en) 2001-12-31 2004-03-30 Texas Instruments Incorporated FeRAM sidewall diffusion barrier etch
US20060252265A1 (en) * 2002-03-06 2006-11-09 Guangxiang Jin Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US6821907B2 (en) 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
US6451647B1 (en) 2002-03-18 2002-09-17 Advanced Micro Devices, Inc. Integrated plasma etch of gate and gate dielectric and low power plasma post gate etch removal of high-K residual
US6902681B2 (en) 2002-06-26 2005-06-07 Applied Materials Inc Method for plasma etching of high-K dielectric materials
US20040007561A1 (en) 2002-07-12 2004-01-15 Applied Materials, Inc. Method for plasma etching of high-K dielectric materials
US20040011380A1 (en) 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7270761B2 (en) 2002-10-18 2007-09-18 Appleid Materials, Inc Fluorine free integrated process for etching aluminum including chamber dry clean
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
JP4283017B2 (ja) 2003-03-25 2009-06-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4723503B2 (ja) * 2003-05-30 2011-07-13 東京エレクトロン株式会社 高k誘電体材料をエッチングするための方法とシステム
JP4358556B2 (ja) 2003-05-30 2009-11-04 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7037849B2 (en) * 2003-06-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Process for patterning high-k dielectric material
JP2005039015A (ja) 2003-07-18 2005-02-10 Hitachi High-Technologies Corp プラズマ処理方法および装置
DE10339670B4 (de) 2003-08-28 2006-02-16 Siemens Ag Klemmeinrichtung und damit ausgestattetes Schaltgerät zum Leiteranschluss mittels Ringkabelschuh
JP2005086080A (ja) 2003-09-10 2005-03-31 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
EP2808307A3 (en) 2003-10-06 2014-12-10 Ebara Corporation Method and apparatus for treating organic matter
US20050081781A1 (en) * 2003-10-17 2005-04-21 Taiwan Semiconductor Manufacturing Co. Fully dry, Si recess free process for removing high k dielectric layer
JP2005268292A (ja) * 2004-03-16 2005-09-29 Toshiba Corp 半導体装置の製造方法
JP4515956B2 (ja) 2005-05-02 2010-08-04 株式会社日立ハイテクノロジーズ 試料のエッチング方法
JP4554461B2 (ja) 2005-07-26 2010-09-29 株式会社日立ハイテクノロジーズ 半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2005-39015A 2005.02.10
JP特开平11-293481A 1999.10.26

Also Published As

Publication number Publication date
US7964512B2 (en) 2011-06-21
JP2007073952A (ja) 2007-03-22
CN1921072A (zh) 2007-02-28
US20070042601A1 (en) 2007-02-22
TW200712259A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
CN1921072B (zh) 一种蚀刻高介电常数材料的方法
US7405160B2 (en) Method of making semiconductor device
KR101191699B1 (ko) 듀얼 도핑된 폴리실리콘 및 실리콘 게르마늄 에칭
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
US8394722B2 (en) Bi-layer, tri-layer mask CD control
CN101675505B (zh) 硬掩模开口以及利用硬掩模开口的蚀刻形貌控制
US8778207B2 (en) Plasma etch processes for boron-doped carbonaceous mask layers
US10643854B2 (en) Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US20070056925A1 (en) Selective etch of films with high dielectric constant with H2 addition
US20050037624A1 (en) Method for plasma etching performance enhancement
US7780862B2 (en) Device and method for etching flash memory gate stacks comprising high-k dielectric
EP1697984A2 (en) Method of preventing damage to porous low-k materials during resist stripping
JP2004519838A (ja) 窒化チタンをエッチングする方法
US20110097904A1 (en) Method for repairing low-k dielectric damage
JP2006108268A (ja) 強誘電体キャパシタ構造およびその作製方法
JP3318801B2 (ja) ドライエッチング方法
JP2005268292A (ja) 半導体装置の製造方法
JP5297615B2 (ja) ドライエッチング方法
CN100472730C (zh) 半导体装置的制造方法和制造系统
US20090258502A1 (en) Selective etch of high-k dielectric material
CN1661799B (zh) 半导体器件
CN101110360B (zh) 蚀刻高k电解质材料的方法
TW200522172A (en) Novel multi-gate formation procedure for gate oxide quality improvement
US20050153563A1 (en) Selective etch of films with high dielectric constant
KR20070022608A (ko) 높은 유전상수 물질의 에칭 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20150821

EXPY Termination of patent right or utility model