CN100472730C - 半导体装置的制造方法和制造系统 - Google Patents

半导体装置的制造方法和制造系统 Download PDF

Info

Publication number
CN100472730C
CN100472730C CNB200580045165XA CN200580045165A CN100472730C CN 100472730 C CN100472730 C CN 100472730C CN B200580045165X A CNB200580045165X A CN B200580045165XA CN 200580045165 A CN200580045165 A CN 200580045165A CN 100472730 C CN100472730 C CN 100472730C
Authority
CN
China
Prior art keywords
film
semiconductor device
manufacture method
mesentery
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200580045165XA
Other languages
English (en)
Other versions
CN101107698A (zh
Inventor
盖尔·格伦
广田良浩
村木雄介
中村源志
栉引理人
新藤尚树
清水昭贵
芦垣繁雄
加藤良裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101107698A publication Critical patent/CN101107698A/zh
Application granted granted Critical
Publication of CN100472730C publication Critical patent/CN100472730C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉提供一种半导体装置的制造方法，由积层体制造所述半导体装置，所述积层体具有：半导体衬底；高电介质膜，在所述半导体衬底上形成；以及SiC系膜，在所述高电介质膜的上层形成，具有防反射功能和硬掩膜功能。本发明的半导体装置的制造方法包括：等离子体处理工序，使等离子体作用于所述SiC系膜和所述高电介质膜而进行改质；以及清洗处理工序，通过湿式清洗一次性地除去在所述等离子体处理工序中被改质的所述SiC系膜和所述高电介质膜。

Description

半导体装置的制造方法和制造系统
技术领域
本发明涉及半导体装置的制造方法。
背景技术
随着以移动电话为代表的移动产品的普及，为了适应进一步的处理高速化和低消耗功率化，进行了LSI微细化技术的开发。晶体管的栅绝缘膜也随着LSI的微细化而进一步倾向于薄膜化。
以往，MOS晶体管的栅绝缘膜采用氧化硅膜(SiO2)。但是，当氧化硅膜的膜厚为2nm以下时，其绝缘性降低并导致漏电流增加。当栅极漏电流增大时，消耗功率也会大幅增加。因此，当将该栅绝缘膜应用于移动产品时，移动产品的电池可用时间变短。另外，由于栅绝缘膜的薄膜化，有可能产生硼等杂质从栅电极向栅绝缘膜中扩散的现象。由此会导致晶体管的性能和可靠性降低。
因此，一直在研究使用比SiO2具有更高介电常数的高介电常数膜(High—k膜)。作为其中的代表，铪系材料(HfO2、HfSiOx)等被给予厚望。但是，由于在半导体装置的制造过程中使用High—k膜的历史比较短，所以还存在很多改进的余地。其中之一就是追求选择性地除去High—k膜的技术的确立。
在栅电极的形成过程中，High—k膜具有蚀刻阻止膜的功能。因此，在蚀刻工序中，选择性地保留High—k膜。之后，需要选择性地剥离除去High—k膜。这里，无法通过除去以往的栅绝缘膜(SiO2)时所使用的氢氟酸(HF)等药剂来直接除去经退火的High—k膜。因此，为了除去High—k膜，提出了在通过等离子体处理进行改质后进行湿式清洗的方法(例如，参照美国公开专利第2003/0230549号公报、以及M.Claes等的“Selective Wet Etching of Hf—based Layers”(204th Meetings ofThe Electrochemical Society)[The Electrochemical Society，Inc.的主页；htp://www.electrochem.org/meetings/past/204/abstracts/symposia/pifl.htm])。
另一方面，在MOS晶体管的栅电极的形成工序中，为了实现该栅电极的微细化，在蚀刻中使用的防反射膜(ARC；Anti Reflective Coating)和光致抗蚀剂膜向薄膜化发展。特别是在使用高开口率的曝光装置的情况下，光致抗蚀剂膜的薄膜化更加重要。但是，光致抗蚀剂膜的薄膜化可能会引起难以正确地进行蚀刻的问题。为了解决该问题，采用在光致抗蚀剂膜/ARC的下面导入硬掩膜的方法。由此，可以改善蚀刻时的图案转印/解像度。但是，在以往的ARC的下面导入硬掩膜的方法由于防反射功能未必充分，所以解像度或平版印刷术处理容许量有可能不充分。
因此，提出了兼具防反射功能和硬掩膜功能的多层结构的SiC系膜(参照美国专利第6316167号说明书，以及K.Babich等的IEDMTech，dig.，p669，2003(非专利文献1))。通过使用该膜，能够得到与光致抗蚀剂膜的界面处的反射几乎为零的极高性能的防反射性能，配合光致抗蚀剂或基底膜而能够发挥出适当的特性。另外，与在以往的ARC的下面导入硬掩膜的方法相比，能够使解像度或平板印刷术处理容许量得到飞跃性的提高。
图9A至图9H是示出在光致抗蚀剂膜/ARC的下面导入硬掩膜的以往的栅电极形成处理的一部分工序的示意图。
图9A示出了蚀刻前的栅积层体。在构成半导体晶片的硅衬底201上，作为栅绝缘膜例如形成有HfO2、HfSiOx等High—k膜202。在High—k膜202上形成有多晶硅膜203。在多晶硅膜203上例如形成有由氧化硅或氮化硅等构成的硬掩膜204和ARC205。并且，在ARC205上形成有被图案化(patterning)的光致抗蚀剂膜210。
首先，如图9B所示，使用光致抗蚀剂膜210作为掩膜来蚀刻ARC膜205和硬掩膜204。然后，如图9C所示，除去光致抗蚀剂膜210。然后，使用ARC膜205和硬掩膜204作为掩膜来蚀刻多晶硅膜203。如图9D所示，通过该蚀刻也除去了ARC膜205(硬掩膜204的膜厚也减小)。
然后，如图9E所示，对通过多晶硅膜203的蚀刻而露出的High—k膜202进行等离子体处理。在该工序中，主要通过包含在等离子体中的离子的作用，将High—k膜改质成多孔的材质。
在所述改质工序之后，如图9F所示，通过使用HF等药液的湿式清洗(湿蚀刻)剥离、除去High—k膜202的露出部分。然后，如图9G所示，在栅积层体上形成侧壁207。然后，通过等离子体改质处理和湿式清洗的组合剥离、除去残留的硬掩膜204。由此，得到如图9H所示的栅结构。
通过以上一系列的工序来形成栅电极。在以上的现有技术中，通过各自独立的工序来除去High—k膜202和硬掩膜204。这就意味着等离子体处理和湿式清洗各重复两次。因此，工序数量多，并且由等离子体损害引起的装置的劣化以及在湿式清洗工序中栅绝缘膜的侧面蚀刻和埋入绝缘膜的膜减少等问题也较为严重。
另外，当代替ARC和硬掩膜的组合而使用新型材料、例如在美国专利第6316167号说明书或K.Babich等的IEDMTech，dig.，p669，2003中记载的兼具防反射功能和硬掩膜功能的多层结构的SiC系膜时，也需要确立能够高效可靠地除去该SiC系膜的处理。可是，当由具有多层结构的SiC系膜和作为栅绝缘膜的High—k膜的积层体来形成栅电极时，如果重复进行以往处理那样(图9A至图9H)的独立的除去工序，则可能对半导体装置造成不良影响。
发明内容
本发明是关注并为有效地解决上述问题而完成的。本发明的目的在于提供一种半导体装置的制造方法，该半导体装置的制造方法能够高效且可靠地除去兼具防反射功能和硬掩膜功能的多层结构的SiC系膜，简化栅电极形成处理中的膜的除去工序，尽量减少对装置的不良影响。
本发明提供一种半导体装置的制造方法，由积层体制造所述半导体装置，所述积层体具有：半导体衬底；高电介质膜，在所述半导体衬底上形成；以及SiC系膜，在所述高电介质膜的上层形成，具有防反射功能和硬掩膜功能；所述半导体装置的制造方法的特征在于，包括：等离子体处理工序，使等离子体作用于所述SiC系膜和所述高电介质膜而进行改质；以及清洗处理工序，通过湿式清洗一次性地除去在所述等离子体处理工序中被改质的所述SiC系膜和所述高电介质膜。
本发明还提供一种半导体装置的制造方法，由积层体制造所述半导体装置，所述积层体具有：半导体衬底；高电介质膜，在所述半导体衬底上形成；多晶硅膜，在所述高电介质膜上形成；以及SiC系膜，在所述多晶硅膜的上层形成，具有防反射功能和硬掩膜功能；所述半导体装置的制造方法的特征在于，包括：第一蚀刻工序，使用被图案化的抗蚀剂作为掩膜对所述SiC系膜进行蚀刻；第二蚀刻工序，使用所述SiC系膜作为掩膜对所述多晶硅膜进行蚀刻；等离子处理工序，使等离子体作用于所述SiC系膜和通过所述第二蚀刻工程露出的所述高电介质膜而进行改质；以及清洗处理工序，通过湿式清洗一次性地除去在所述等离子体处理工序中被改质的所述SiC系膜和所述高电介质膜。
根据上述发明，通过等离子体处理工序和清洗处理工序的组合，能够有效且可靠地除去SiC系膜，并且能够通过一个工序一次性地除去该SiC系膜和High—k膜。由此，由于削减了工序数量，因此可以提高晶体管等的栅电极形成处理的处理能力，并且可以削减制造成本。
另外，由于可以通过单一的除去工序来除去功能不同的两种膜，所以可以将由等离子体损伤引起的装置的劣化抑制到最小限度。并且，还可以将栅绝缘膜的侧面蚀刻和埋入绝缘膜(BOX)的膜减少抑制到最小限度。从而，可以明显地抑制装置特性的劣化和成品率的下降。例如，在所述等离子处理工序中使用含有O2的处理气体。
在该情况下，优选的是，所述含有O2的处理气体为包括O2和CF4的气体，其流量比O2：CF4为1000：5至1000：1。
另外，例如，在所述清洗处理工序中使用含有氢氟酸的药液。在该情况下，优选的是，含有所述氢氟酸的药液为含有氢氟酸和乙烯乙二醇(ethylene glycol)、丙烯乙二醇(propylene glycol)等乙二醇(glycol)类的药液。
另外，本发明还提供一种半导体装置的制造系统，其特征在于，包括：灰化装置，通过等离子体对半导体衬底进行改质处理；清洗装置，对半导体衬底进行湿式清洗；以及控制部，控制所述灰化装置和所述清洗装置以实施具有所述特征的半导体装置的制造方法。
控制具有所述特征的半导体装置的制造方法的程序、以及包括该程序的计算机可读取的记录介质也是本发明的保护对象。
附图说明
图1A至图1G是按照本发明一个实施方式的栅电极形成处理的工序顺序示出晶片截面的状态的示意图；
图2是示出图1A至图1G的栅电极形成处理中的主要工序的流程图；
图3A至图3H是按照本发明另一实施方式的栅电极形成处理的工序顺序示出晶片截面的状态的示意图；
图4是示出图3A至图3H的栅电极形成处理中的主要工序的流程图；
图5是示出适于实施本方明的半导体装置的制造系统的简要的框图；
图6是示出蚀刻装置的一个例子的简图；
图7是示出旋转式清洗装置的一个例子的简图；
图8是示出浸渍(dip)式清洗装置的一个例子的简图；
图9A至图9H是按照现有技术的栅形成处理的工序顺序示出晶片截面的状态的示意图。
具体实施方式
下面，根据附图来详细地说明本发明的半导体装置的制造方法的实施方式。
图1A至图1G是按照本发明一个实施方式的MOS晶体管的栅电极形成处理的工序顺序示出晶片截面的状态的示意图。图2是示出图1A至图1G的栅电极形成处理中的主要工序的流程图。
图1A示出了蚀刻前的栅形成部位的积层体结构。在构成半导体晶片W的硅衬底101上，作为栅绝缘膜例如形成有HfO2、HfSiOx等High—k膜102。例如可以通过CVD来形成High—k膜102。在High-k膜102上例如通过CVD而形成有多晶硅膜103。在多晶硅膜103上例如形成有由SiCH、SiCOH等构成的SiC系膜106。并且，在SiC系膜106上形成有被图案化的光致抗蚀剂膜110。
SiC系膜106具有由SiCH材料构成并作为硬掩膜而发挥作用的掩膜功能膜104和由SiCOH材料构成并作为ARC而发挥作用的ARC膜105的双层积层结构。该SiC系膜106由前述的非专利文献1公开，由IBM公司以“TERA”的名字提出。
该SiC系膜106是通过等离子体CVD而形成的多层结构的膜，根据基底膜(此处为多晶硅膜103)和光致抗蚀剂膜110的材质而调整了规定波长的曝光光下的由各膜的n+ik(n为折射率，k为消光系数)表示的复折射率。例如，波长为193nm时的各膜的n大约调整为1.62～2.26，k大约调整为0.045～0.75。可以通过改变成膜温度、压力、流量、气体组成等成膜条件来调整上述值。
具体地说，例如，通过与光致抗蚀剂膜110邻接的SiCOH组成的ARC膜105和与作为蚀刻对象的多晶硅膜103邻接的SiCH组成的掩膜功能膜104，可以得到n和k相互不同的双层结构。并且，通过调整该n和k的值以及膜厚，能够实现优良的防反射功能(能够使与光致抗蚀剂膜110的界面处的反射率大致为零)。另外，通过使用与65nmCMOS的图案形成相对应的最近的ArF(波长193nm)的照相平版印刷术方法和使用与65nm之后的下一代相对应的F2(波长157nm)或EUV的照相平版印刷术方法，能够得到足够的解像度。另外，因为该SiC系膜为无机膜，所以能够以高的选择比对光致抗蚀剂膜110进行蚀刻。另外，即使对于作为蚀刻对象膜的多晶硅膜103，也能够得到高的选择比。即，该SiC系膜能够发挥优良的硬掩膜功能。
图1B示出了在步骤S301(参照图2)中使用光致抗蚀剂膜110作为掩膜来蚀刻ARC膜105和掩膜功能膜104之后的状态。例如可以通过使用SF6系气体的干蚀刻对ARC膜105和掩膜功能膜104进行蚀刻。
图1C示出了在步骤S302(参照图2)中除去光致抗蚀剂膜110之后、多晶硅膜103被蚀刻之前的状态。
图1D是在步骤S303(参照图2)之后、即使用ARC膜105和掩膜功能膜104作为掩膜对多晶硅膜103进行蚀刻之后的状态。在该阶段，通过蚀刻也除去了ARC膜105，掩膜功能膜104的膜厚也减小。
图1E示出了对由于多晶硅膜103的蚀刻而露出的High—k膜102和掩膜功能膜104进行等离子体处理的状态(步骤S304)。在该工序中，High—k膜102和掩膜功能膜104由于等离子体中的离子的作用而被氧化，被改质成多孔的材质。另外，后面将详细地说明用于该改质处理的等离子体处理的条件。
图1F示出了在步骤S305(参照图2)中通过湿式清洗(湿蚀刻)而除去了High—k膜102和掩膜功能膜104之后的状态。因为通过所述等离子体处理而使High—k膜102和掩膜功能膜104多孔质化，所以能够通过该单一工序而一次性地将其除去。如后所述，可以使用浸渍式清洗装置或旋转式清洗装置在规定的条件下进行湿式清洗。
图1G示出了在步骤S306(参照图2)中通过CVD对如上得到的栅积层体形成了侧壁107的状态。
另外，省略了图示和说明，按照通常的方法来形成源极区域、漏极区域、沉积层间绝缘膜、形成接触孔等，由此来制造MOS晶体管的栅电极。
图3A至图3H是按照本发明其他实施方式的MOS晶体管的栅电极形成处理的工序顺序示出晶片断面的状态的示意图。图4是示出图3A至图3H的栅电极形成处理中的主要工序的流程图。
图3A示出了蚀刻前的栅形成部位的积层体结构。在构成半导体晶片W的硅衬底101上，作为栅绝缘膜例如形成有HfO2、HfSiOx等High—k膜102。例如可以通过CVD来形成High—k膜102。在High—k膜102上例如通过CVD而形成有多晶硅膜103。在多晶硅膜103上例如形成有氧化硅(SiO2)或氮化硅(Si3N4)等的硬掩膜111。在硬掩膜111上形成有由SiCH材料和SiCOH材料构成的SiC系膜114。并且，在SiC系膜114上形成有被图案化的光致抗蚀剂膜110。
SiC系膜114具有第一ARC膜112和组成与第一ARC膜112不同的第二ARC膜113的双层积层结构，所述第一ARC膜具有硬掩膜功能。第一ARC膜112例如是以SiCH为主要成分的膜，具有主要着重于硬掩膜功能的组成。第二ARC膜113例如是以SiCOH为主要成分的膜。通过如上所述使ARC膜形成为双层结构，能够使防反射特性最优化。
图3B示出了在步骤S311(参照图4)中使用光致抗蚀剂膜110作为掩膜对第一ARC膜112和第二ARC膜113进行蚀刻之后的状态。例如可以通过使用SF6系气体的干蚀刻对第一ARC膜112和第二ARC膜113进行蚀刻。另外，光致抗蚀剂膜110的膜厚也由于该干蚀刻而减小。
图3C示出了在步骤S312(参照图4)中以第一ARC膜112和第二ARC膜113作为掩膜并使用CF4系的气体对硬掩膜111进行干蚀刻之后、多晶硅膜103被蚀刻之前的状态。在该阶段中，除去了光致抗蚀剂膜110和第二ARC膜113，第一ARC膜112的膜厚也减小。
图3D是在步骤S313(参照图4)中以第一ARC膜112和硬掩膜111作为掩膜并使用HBr或C12气体对多晶硅膜103进行干蚀刻之后的状态。
图3E示出了对由于多晶硅膜103的蚀刻而露出的High—k膜102、第一ARC膜112、以及硬掩膜111进行等离子体处理的状态(步骤S314)。在该工序中，High—k膜102和第一ARC膜112由于等离子体中的离子的作用而被氧化，被改质成多孔的材质。另外，后面将详细地说明用于该改质处理的等离子体处理的条件。
图3F示出了在步骤S315(参照图4)中通过湿式清洗(湿蚀刻)除去了High—k膜102和第一ARC膜112之后的状态。因为通过所述等离子体处理使High—k膜102和第一ARC膜112多孔质化，所以可以通过该单一工序一次性地将其除去。如后所述，可以使用浸渍式清洗装置或旋转式清洗装置在规定的条件下进行湿式清洗。
图3G示出了在步骤S316(参照图4)中通过CVD对如上得到的栅积层体形成了侧壁107的状态。
图3H示出了在步骤S317(参照图4)中除去了残留的硬掩膜111之后的状态。这里，可以通过蚀刻侧壁107时的使用CHF3或CF4系气体的干蚀刻、或者使用HF系药液的湿蚀刻来除去硬掩膜111。
另外，省略了图示和说明，按照通常的方法来形成源极区域、漏极区域、沉积层间绝缘膜、形成接触孔等，由此来制造MOS晶体管的栅电极。
图5是示出适于实施本发明的半导体装置的制造系统200的简要的框图。该半导体装置制造系统200具有处理部100，该处理部100具有：进行等离子体蚀刻处理的蚀刻装置1、进行等离子体改质处理的灰化装置60、以及进行湿式清洗的清洗装置70。另外，除了处理部100以外，还具有处理控制器90、存储部92、以及用户界面91。(这里，仅说明与等离子体蚀刻处理(干蚀刻)、改质处理(等离子体灰化)、湿式清洗处理(湿蚀刻)有关的部分。)
处理部100的各个装置连接在具有CPU的处理控制器90上并由该处理控制器90控制。
在处理控制器90上连接有用户界面91和存储部92，其中，所述用户界面91包括：工序管理者为了管理处理部100的各个装置而进行命令的输入操作等的键盘、以及可视化显示处理部100的各个装置的运行情况的显示器等；所述存储部92存储控制程序和记录有处理条件数据等的配方，所述控制程序用于在处理控制器90的控制下实现由处理部100执行的各种处理。
并且，根据需要，按照来自用户界面91的指示等，从存储部92调出任意的配方，由处理控制部90执行。由此，在处理控制部90的控制下，在处理部100中进行期望的各种处理。所述配方例如为存储在CD—ROM、硬盘、软盘、非易失性存储器等可读取的存储介质中的状态。或者，也可以在处理部100的各个装置之间或从外部装置经由专用线路在线使用。
图6是示出能够在本发明方法中使用的蚀刻装置的一个例子的简图。该蚀刻装置1是上下平行的电极板相对配置并且在两者之间连接有高频电源的电容耦合型平行平板方式的蚀刻装置。
该蚀刻装置1例如具有由表面经氧化铝膜处理(阳极氧化处理)的铝成形为圆筒形状的腔室2。该腔室2接地。例如由硅构成的基座5在由基座支承台4支承的状态下被设置在腔室2内。在基座5上水平地载置有作为被处理体的、形成有规定的膜的晶片W。另外，基座5作为下部电极而发挥作用并与高通滤波器(HPF)6连接。
在基座支承台4的内部设置有温度调节介质室7。经由导入管8向温度调节介质室7导入温度调节介质并使其循环。由此，可以将基座5控制为期望的温度。
基座5的上表面中央部成形为凸状的圆板状，在其上表面设置有形状与晶片W大致相同的静电夹盘11。静电夹盘11为电极12介于绝缘材料之间的结构。从与电极12连接的直流电源13向电极12施加例如1.5KV的直流电压。由此，晶片W由于库仑力而被静电吸附。
另外，在绝缘板3、基座支承台4、基座5、以及静电夹盘11中形成有气体通路14，所述气体通路14用于以规定的压力(背压，backpressure)向作为被处理体的晶片W的背面供应传热介质，例如He气体等。通过该传热介质在基座5与晶片W之间进行热传递。由此，将晶片W维持为规定的温度。
在基座5的上端周边部设置有环状的聚焦环15，该聚焦环15包围着载置在静电夹盘11上的晶片W。该聚焦环15由陶瓷或石英等绝缘性材料构成，其作用在于提高蚀刻处理的均匀性。
在基座5的上方设置有与该基座5平行相对的上部电极21。该上部电极21通过绝缘材料22由腔室2的上部支承。上部电极21包括：电极板24，构成与基座5相对的面，具有多个喷出孔23；以及电极支承体25，支承该电极板24。电极板24例如由铝构成。电极支持板25由导电性材料、例如表面经氧化铝膜处理的铝构成。基座5与上部电极21的间隔可以调节。
在上部电极21的电极支承体25的中央设置有气体导入口26。气体供应管27连接在气体导入口26上。处理气体供给源30通过阀28和质量流量控制器29与气体供应管27连接。由此，从处理气体供给源30向气体导入口26供应用于等离子体蚀刻的蚀刻气体。
另外，在图6中仅代表性地示出了一个处理气体供给源30，但处理气体供给源30通常设置有多个。并且，Ar、N2、Cl2、O2、CF4、NF3、CH4、CHF3、SF6、HBr等气体在被各自独立地进行流量控制的同时被供应到腔室2内。
另外，在腔室2的底部连接有排气管31。在该排气管31上连接有排气装置35。排气装置35具有涡轮分子泵等真空泵。由此，腔室2内能够被减压至规定的减压氛围、例如1Pa以下的规定压力。在腔室2的侧壁上设置有门阀32。在该门阀32打开的状态下，在与邻接的真空隔绝室(图中未示出)之间搬运晶片W。
第一高频电源40连接在上部电极21上，在其供电线上设置有匹配器41。另外，低通滤波器(LPF)42连接在上部电极21上。第一高频电源40具有50～150MHz的范围的频率。通过向上部电极21施加该高频，在腔室2内可以形成理想的解离状态的高密度的等离子体，从而能够进行低压条件下的等离子处理。第一高频电源40的频率特别优选50～80MHz。典型的情况如图6所示，使用60MHz或者其附近的值。
第二高频电源50连接在作为下部电极的基座5上，在其供电线上设置有匹配器51。第二高频电源50具有几百kHz～几十MHz的范围的频率。通过向下部电极施加该范围的频率的功率，可以在不损伤晶片W的情况下对其发挥适当的离子作用。例如图6所示，第二高频电源50的频率使用2MHz或者800KHz等值。
下面，说明通过如上构成的蚀刻装置1来蚀刻晶片W的方法。
首先，打开门阀32，将晶片W从未图示的真空隔绝室搬入到腔室2内并载置在静电夹盘11上。并且，从高压直流电源13施加直流电压，将晶片W静电吸附在静电夹盘11上。
然后，关闭门阀32，通过排气装置35使腔室2内减压至规定的真空度。然后，打开阀28，来自处理气体供给源30的例如作为蚀刻用处理气体的CF4在被质量流量控制器29调整为规定的流量(例如50mL/min)的同时如图6的箭头所示经由处理气体供应管27、气体导入口26、上部电极21的中空部、以及电极板24的喷出孔23向晶片W均匀地喷出。
腔室2内的压力保持为规定的压力、例如1.3～13.3Pa左右的压力。另外，从第一高频电源40向上部电极21施加200W的高频电压，从第二高频电源50向作为下部电极的基座5施加200W的高频电压。由此，使蚀刻气体等离子体化，从而对晶片W进行蚀刻。
下面，对灰化装置60进行说明。与图6的蚀刻装置1同样地构成的电容耦合型平行平板方式的等离子体处理装置可以作为灰化装置60来使用。即，在通过等离子体进行的SiC系膜和High-k膜的改质处理中，除了改变从处理气体供给源30供应的处理气体之外，可以通过与图6的蚀刻装置1相同结构的装置来实施。因此，省略灰化装置60的图示和关于其结构的说明，以下仅说明改质处理的条件。另外，也可以通过兼用作蚀刻装置1和灰化装置60的装置在同一腔室内进行蚀刻处理和改质处理。
灰化装置60的改质处理的条件如下所示。作为处理气体例如可以使用含有O2的气体。特别是优选使用O2和CF4的混合气体。此时，在通过质量流量控制器29将O2和CF4的混合比(O2：CF4)调整到规定的范围、例如1000：5～1000：1的同时向腔室内供应O2和CF4。
这里，晶片W的温度例如保持为250℃左右。腔室2内的压力例如保持为1.3～13.3Pa左右，优选保持为2.7～8Pa。另一方面，从第一高频电源40向上部电极21施加10～2500W的高频电压，从第二高频电源50向作为下部电极的基座5施加10～2500W的高频电压。由此，处理气体被等离子体化并作用于SiC系膜和High—k膜。由此，SiC系膜和High—k膜被氧化并被多孔质化。可以通过在如下所述的规定条件下进行的湿式清洗而容易地剥离、除去被多孔质化的SiC系膜和High—k膜。
图7是可以用作清洗装置70的旋转式清洗装置71的简图。该旋转式清洗装置71具有：杯状体CP；旋转夹盘72，设置在杯状体CP内，水平地吸附保持晶片W；电动机73，使旋转夹盘72旋转；以及喷嘴74，供应药液88。该旋转式清洗装置71从喷嘴74向晶片W的中央喷射药液88，同时由电动机73使旋转夹盘72和吸附保持在其上的晶片W旋转，以使药液88向晶片W的整个表面扩展，从而对晶片W进行湿式清洗。
使用该旋转式清洗装置71的湿式清洗处理例如优选使用HF：乙烯乙二醇的混合比为1：1～1：50的比例的药液88，特别优选1：10～1：20。另外，药液88的温度优选为室温左右，对晶片每单位面积优选供应10～100ml/cm2左右。
图8是作为清洗装置的另一示例的浸渍式清洗装置80的简图。该浸渍式清洗装置80具有：构成双重结构的容器的外槽81和内槽82、筐状的治具83、药液的循环路径84、泵85、过滤器86、以及热交换器87。并且，在内槽82内充满药液88，在利用治具83使多个晶片W互相分开并使其沿纵向排列的情况下进行保持，并在该状态下浸渍在内槽82内(药液88内)，由此对晶片W进行湿式清洗处理。从内槽82溢出的药液在泵85的作用下经由循环路径84循环。循环路径84内的药液88中的杂质被过滤器86除去，该药液88在被热交换器87调整了温度之后返回到内槽82内。
使用该浸渍式清洗装置80的湿式清洗处理例如优选HF：乙烯乙二醇的混合比为1：1～1：50的比例的药液88，特别优选1：10～1：20。另外，药液88的温度优选为室温左右，优选进行5～30分钟左右的浸渍。
以上说明了本发明的实施方式，但是本发明并不限于所述实施方式，而是可以进行各种变形。
例如，在所述实施方式中，作为蚀刻装置1和灰化装置60而使用了电容耦合型平行平板方式的等离子体处理装置，但只要能够以规定的气体压力形成等离子体即可，并不限制等离子体处理装置的种类。例如也可以使用互感耦合型的各种等离子体处理装置。另外，作为蚀刻装置1和灰化装置60，也可以使用不同形式的装置。

Claims (9)

1.一种半导体装置的制造方法，
由积层体制造所述半导体装置，所述积层体具有：半导体衬底；高电介质膜，在所述半导体衬底上形成；以及SiC系膜，在所述高电介质膜的上层形成，具有防反射功能和硬掩膜功能；
所述半导体装置的制造方法的特征在于，包括：
等离子体处理工序，使等离子体作用于所述SiC系膜和所述高电介质膜而进行改质；以及
清洗处理工序，通过湿式清洗一次性地除去在所述等离子体处理工序中被改质的所述SiC系膜和所述高电介质膜。
2.一种半导体装置的制造方法，
由积层体制造所述半导体装置，所述积层体具有：半导体衬底；高电介质膜，在所述半导体衬底上形成；多晶硅膜，在所述高电介质膜上形成；以及SiC系膜，在所述多晶硅膜的上层形成，具有防反射功能和硬掩膜功能；
所述半导体装置的制造方法的特征在于，包括：
第一蚀刻工序，使用被图案化的抗蚀剂作为掩膜对所述SiC系膜进行蚀刻；
第二蚀刻工序，使用所述SiC系膜作为掩膜对所述多晶硅膜进行蚀刻；
等离子处理工序，使等离子体作用于所述SiC系膜和通过所述第二蚀刻工程露出的所述高电介质膜而进行改质；以及
清洗处理工序，通过湿式清洗一次性地除去在所述等离子体处理工序中被改质的所述SiC系膜和所述高电介质膜。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述等离子体处理工序中使用含有O2的处理气体。
4.如权利要求3所述的半导体装置的制造方法，其特征在于，
所述含有O2的处理气体为包括O2和CF4的气体，
其流量比O2：CF4为1000：5至1000：1。
5.如权利要求1、2或4所述的半导体装置的制造方法，其特征在于，
在所述清洗处理工序中使用含有氢氟酸的药液。
6.如权利要求3所述的半导体装置的制造方法，其特征在于，
在所述清洗处理工序中使用含有氢氟酸的药液。
7.如权利要求5所述的半导体装置的制造方法，其特征在于，
含有所述氢氟酸的药液为含有氢氟酸和乙烯乙二醇的药液。
8.如权利要求6所述的半导体装置的制造方法，其特征在于，
含有所述氢氟酸的药液为含有氢氟酸和乙烯乙二醇的药液。
9.一种半导体装置的制造系统，其特征在于，包括：
灰化装置，通过等离子体对半导体衬底进行改质处理；
清洗装置，对半导体衬底进行湿式清洗；以及控制部，控制所述灰化装置和所述清洗装置，以实施权利要求1至6中任一项所述的半导体装置的制造方法。
CNB200580045165XA 2004-12-28 2005-11-29 半导体装置的制造方法和制造系统 Expired - Fee Related CN100472730C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004380704A JP4791034B2 (ja) 2004-12-28 2004-12-28 半導体装置の製造方法
JP380704/2004 2004-12-28

Publications (2)

Publication Number Publication Date
CN101107698A CN101107698A (zh) 2008-01-16
CN100472730C true CN100472730C (zh) 2009-03-25

Family

ID=36614678

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580045165XA Expired - Fee Related CN100472730C (zh) 2004-12-28 2005-11-29 半导体装置的制造方法和制造系统

Country Status (7)

Country Link
US (1) US7897498B2 (zh)
EP (1) EP1835529A4 (zh)
JP (1) JP4791034B2 (zh)
KR (1) KR100845453B1 (zh)
CN (1) CN100472730C (zh)
TW (1) TW200629404A (zh)
WO (1) WO2006070553A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021550A (ja) * 2007-07-12 2009-01-29 Panasonic Corp 半導体装置の製造方法
JP5782279B2 (ja) 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP5801676B2 (ja) * 2011-10-04 2015-10-28 東京エレクトロン株式会社 半導体装置の製造方法
US20160020246A1 (en) * 2014-07-15 2016-01-21 United Microelectronics Corporation Method for fabricating cmos image sensors and surface treating process thereof
JP6046757B2 (ja) * 2014-09-30 2016-12-21 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム
WO2017151383A1 (en) * 2016-02-29 2017-09-08 Tokyo Electron Limited Selective siarc removal

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279016B2 (ja) * 1993-12-03 2002-04-30 ソニー株式会社 ドライエッチング方法
JP3257245B2 (ja) 1994-05-18 2002-02-18 ソニー株式会社 微細パターンの形成方法
US5762813A (en) * 1995-03-14 1998-06-09 Nippon Steel Corporation Method for fabricating semiconductor device
US6316167B1 (en) 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
KR20020028047A (ko) 1999-05-03 2002-04-15 맥켈러 로버트 루이스 실리콘 카바이드 제거 방법
JP3430091B2 (ja) * 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
JP2002252211A (ja) 2001-02-23 2002-09-06 Nec Corp 半導体装置の製造方法
US6777171B2 (en) * 2001-04-20 2004-08-17 Applied Materials, Inc. Fluorine-containing layers for damascene structures
JP3727299B2 (ja) * 2001-12-04 2005-12-14 松下電器産業株式会社 半導体装置の製造方法
US6667246B2 (en) 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US6759286B2 (en) * 2002-09-16 2004-07-06 Ajay Kumar Method of fabricating a gate structure of a field effect transistor using a hard mask
JP2004165555A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006186244A (ja) 2006-07-13
TWI368944B (zh) 2012-07-21
KR100845453B1 (ko) 2008-07-10
KR20070086783A (ko) 2007-08-27
EP1835529A1 (en) 2007-09-19
WO2006070553A1 (ja) 2006-07-06
TW200629404A (en) 2006-08-16
EP1835529A4 (en) 2008-10-22
US20080268655A1 (en) 2008-10-30
JP4791034B2 (ja) 2011-10-12
CN101107698A (zh) 2008-01-16
US7897498B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
KR101555397B1 (ko) 포토레지스트 마스크 전처리를 갖는 플라즈마 프로세스
CN101317248B (zh) 在蚀刻层中提供特征的方法和装置
US7390749B2 (en) Self-aligned pitch reduction
TWI433235B (zh) 利用抗反射層蝕刻的遮罩修整
US7977242B2 (en) Double mask self-aligned double patterning technology (SADPT) process
EP2018661A1 (en) Pitch reduction
WO2004010484A1 (en) Method for fabricating a notch gate structure of a field effect transistor
CN100472730C (zh) 半导体装置的制造方法和制造系统
TW200929362A (en) Mask trimming
CN101715603A (zh) 活动硬掩模的等离子体刻蚀过程中的原地光刻胶剥离
TW201735158A (zh) 混合式階梯蝕刻
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
US20190006227A1 (en) High aspect ratio gap fill
JP2003282844A (ja) ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング
JPH06177092A (ja) 半導体装置の製造方法
JP2018182315A (ja) パターン崩壊を防ぐためのエッチング後処理
JP4282391B2 (ja) 半導体装置の製造方法
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20141129

EXPY Termination of patent right or utility model