JP2004519838A - 窒化チタンをエッチングする方法 - Google Patents

窒化チタンをエッチングする方法 Download PDF

Info

Publication number
JP2004519838A
JP2004519838A JP2002518506A JP2002518506A JP2004519838A JP 2004519838 A JP2004519838 A JP 2004519838A JP 2002518506 A JP2002518506 A JP 2002518506A JP 2002518506 A JP2002518506 A JP 2002518506A JP 2004519838 A JP2004519838 A JP 2004519838A
Authority
JP
Japan
Prior art keywords
titanium nitride
layer
chlorine
source gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002518506A
Other languages
English (en)
Inventor
パドマパニ ナラン
トン ザン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2004519838A publication Critical patent/JP2004519838A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、半導体構造物内に窒化チタンの層をプラズマエッチングする方法に関する。本方法の多くの実施の形態において、窒化チタンの層は、塩素とフルオロカーボンを含むソースガスを用いてエッチングされる。また、主なエッチングステップからなる窒化チタンのゲートをプラズマエッチングするツーステップ方法も開示される。主なエッチングステップにおいてエッチングされなかった窒化チタンの層の一部をエッチングするために、塩素、及び臭素含有化合物を有するソースガスを用いるオーバエッチングが後に続けられる。塩素/臭素のオーバエッチング化学作用が塩素/フルオロカーボンの主なエッチング化学作用と共に用いられるか、または従来知られた他のあらゆる窒化チタンの化学作用と共に用いられる。

Description

【0001】
(発明の属する技術分野)
本発明は、半導体構造物内の窒化チタンをエッチングする方法に関する。本発明の方法は、パターン化された構造物、例えば窒化チタンをエッチングするのに特に有用であるが、窒化チタンの層の表面のエッチバックにも有用である。
【0002】
(背景技術の簡単な説明)
半導体構造物内の金属ゲートの使用は、半導体製造技術においては比較的新しいコンセプトである。窒化チタンは、ゲートに使用するための研究中の1つの金属である。ゲート材料としての窒化チタンの使用は、例えば、Thomas Tang et al.(International Electric Device Meeting Technical Digest, pp.59−−593, 1985; IEEE Transactions on Electron Devices, Vol.ED−34, No.3, pp.682−688, 1987); J.G. Fleming et al.(Proceedings of the 9th International Vacuum Microelectronics Conference, pp.375−379, 1996); D.B. King et al.(Proceedings of the 9th International Vacuum Microelectronics Conference, pp.411−414, 1996); J.T.C. Lee et al.(J. Vac. Sci. Technol. B, Vol.14, No.5, pp.3283−3290, 1996);及びDong−Gu Lee et al.(J. Vac. Sci. Technol. B, Vol.18, No.2, pp.1085−1088, 2000)によって説明されている。
【0003】
窒化チタンは、下層の基板から上層のアルミニウムのメタライゼーション層へのシリコンのマイグレーション(migration: 移動)を避けるために、アルミニウムのメタライゼーション構造においてバリア層の材料として過去にしばしば使用されていた。窒化チタンをエッチングするための従来の化学作用は塩素ベースであった。塩素は、窒化チタンに対して非常に高いエッチング速度を提供する。しかし、高いエッチング速度は、1つは非常に薄い(即ち、1000Å以下)窒化チタンの層をエッチングする場合、特にその薄い層が半導体構造物内のゲートとして用いられる場合は必ずしも望ましくない。従って、窒化チタンの薄い層をエッチングする場合に制御を行なう方法、特に、窒化チタンのパターン化された層のエッチング、例えば、半導体構造物内の窒化チタンの金属ゲートのエッチングにおいて制御を行なう方法を提供することが必要である。
【0004】
(発明の概要)
我々は、パターン化された構造物のエッチング中に優れたプロフィールの制御を可能にする有利なエチング速度を提供する窒化チタンのプラズマエッチング方法を発見した。この方法は、単一のエッチングステップにおいてのみ用いられか、ツーステッププロセスにおいて主なエッチングステップとして用いられることができる。このツーステップエッチングプロセスは、窒化チタンと隣接する(一般には下層)酸化物に対する窒化チタンのエッチング選択性が重要である場合に一般に用いられる。
【0005】
窒化チタンをエッチングする方法(又は主なエッチングステップ)は、化学エッチャント種を生成するために塩素とフルオロカーボンガスを含むプラズマソースガスを用いる。塩素は主なエッチャント種であるが、一方、フルオロカーボンは従のエッチャントとして働き、又側壁にパッシベーションを与える。フルオロカーボンは、xが1〜4、yが0〜3及びzが1〜10の範囲にある場合、式Cを有するフッ素含有化合物から選択される。プラズマソースガスにおいてフッ素に対する塩素の比を変えることによって、エッチング速度を制御することができる。さらに、エッチングがパターン化されたエッチングである場合、エッチングされた窒化チタンのフィーチャ、例えば、ゲート構造のエッチングプロフィールを正確に制御することができる。ソースガスへのフルオロカーボンの追加は、側壁のパッシベーションの量についての制御、したがって、例えば、エッチングされたゲートの側壁のプロフィールの制御を可能にする。また、フルオロカーボンの存在は、窒化チタンのエッチング速度を減少し、塩素が窒化チタンのための唯一のエッチャントとして用いられる場合よりエッチングプロセにわったって大きな制御を可能にする。
【0006】
例えば、半導体構造物内の窒化チタンの金属ゲートは、塩素とフルオロカーボンを含むソースガスから生成されるプラズマに窒化チタンを曝すことによってエッチングされる。良く動作するために実際に示されている1つのプラズマソースガスは、化学エッチャント種としてClとCFを使用している。他の本質的に化学的不活性ガスをこの化学エッチャント種と組合せて用いることができる。一般に、本方法は、1:10〜10:1の範囲にある塩素:フッ素の原子比を用いる。窒化チタンの金属ゲートのエッチングの場合は、1:1〜5:1の範囲にある塩素:フッ素の原子比が特に良く働く。
【0007】
サブミクロンのパターン化をする必要性がなく、窒化チタンの層がエッチバックされる場合、反応性エッチャント種としてCFのみを用いることができる。エッチングされたパターンのプロファイル制御は重要なことではなく、重要なことはエッチングプロセスの終わりに向かっての制御であるので、単独のCFは、エッチバックの終わりに向かってより優れた制御を可能にする全体でゆっくりしたエッチング速度を提供する。窒化チタンの層が薄い(約1000Å以下)場合、反応性エッチャントとして単独のCFの使用は、簡単なプロセスを提供する。エッチング時間が重要となる程度、窒化チタンの層が厚い場合、エッチバックを完了するために、塩素を含む主なエッチングステップを用いること及びその後単独でCFの反応性エッチャントを使用することがひつようである。他の例として、主なエッチングステップの後に、窒化チタンの層がエッチバックされるべきである下層の表面に達するまで、以下に説明する化学作用を用いるオーバエッチングステップを使用することができる。
【0008】
上述したエッチングの化学作用の使用に加えて、我々は、下層の酸化層(例えば、酸化シリコン、シリコンオキシナイトライド、ベリウムストロンチウムチタネート、酸化タンタル、酸化ジルコニウム、ジルコニウムシリケート、酸化ハフニウム、ハフニウムシリケート、窒化シリコン、及びそれらの組合わせであるがこれらに限定されない)に対して窒化チタンをエッチングするための改善された選択性がツーステップエッチング方法を使用することによって得られる。ツーステップエッチング方法では、主なエッチングは、上述されたように塩素とフルオロカーボンを含む第1のプラズマソースガス(または窒化チタンをエッチングする技術において従来のエッチング化学)を用い、続いてプラズマソースが化学エッチャント種として働く塩素と臭素を含むオーバエッチングステップによって達成される。他の本質的な化学的不活性ガスが、化学エッチャント種を与えるガスと組合せて用いられても良い。
【0009】
オーバエッチングステップにおいて、塩素と臭素の種は、約1:4〜約4:1の範囲内の塩素:臭素の原子比を与える濃度で存在する。この原子比は、エッチングされるべき窒化チタン層を含む構造物対してバイアス電力を組合せて調整することができる。特に良く働くように実際に用いられている1つのオーバエッチングステップのプラズマソースガスは、化学エッチャント種を生成するために用いられるプラズマソースガスとしてClとHBrを用いる。
【0010】
主なエッチングステップの終わりが、例えば、光学的な感知技術を用いてエンドポイントによって決められると、一般に窒化チタンのフィーチャ(例えば、ゲート)の厚さの約98%が主なエッチングステップ中にエッチングされ、残りはオーバエッチングステップ中にエッチングされる。
【0011】
主なエッチングステップにおけるエッチング速度を制御することによって、窒化チタンの薄い層(即ち、1000Å以下)でさえ容易にエッチングされることができる。主なエッチングステップにおいてゲートのエッチングプロファイルを制御することによって、多くのデバイスを半導体構造物の与えられた表面領域に配置されることができる。下層の酸化物層に対して窒化チタンのゲートのエッチングの選択性を制御することによって、下層酸化物層を通してエッチングされる危険性なくゲートをエッチングすることができる。
【0012】
(好適な実施の形態の詳細な説明)
半導体構造物内の窒化チタンの金属ゲートをエッチングする方法を詳細に説明する。本方法は、特に、ソースガスにおける塩素:フッ素の比が好ましくは約1:5である場合に、塩素とフルオロカーボンを含むソースガスから生成されるプラズマに窒化チタンを曝すステップを有する。主なエッチングステップ、それに続くオーバエッチングステップから成る窒化チタンのゲートをプラズマエッチングするツーステップ方法(two−step method)を以下に説明する。このツーステップ方法は、塩素とフルオロカーボンを含む主なエッチングステップのプラズマソースガス(または窒化チタンのエッチングに有用な既知の他のソースガス)、及び塩素と臭素を含むオーバエッチングステップのプラズマソースガスを用いる。
【0013】
詳細な説明の前に、特に本文において断らない限り、本明細書及び請求の範囲に用いられている、単数形の“a”、“an”及び“the”は複数形を含むことが留意されるべきである。
【0014】
1.本発明を実行するための装置
ここに説明される本実施の形態のエッチングプロセスは、Santa Clara, CaliforniaにあるApplied Materials社から利用可能なCentura(登録商標)の統合された処理システムで行われる。このシステムは、米国特許第5,186,718号において示され、且つ説明されており、その開示は、レファレンスによってここに取り込まれる。ここで示される例に用いられるエッチングのプロセスチャンバは図1に概略示されているけれども、産業上利用できるエッチングプロセスの全てが、他のプロセスパラメータの幾つかを調整することによって、ここで説明されるエッチング化学の利点を得ることができる。図1に概略示された装置は、the Proceedings of the Eleventh International Symposium of Plasma Processing, May 7,1996において、Yan Ye他によって説明され、Electrochemical Society Proceedings, Volume 96−12, pp.222−233(1996)において発行され、レファレンスによってここに取り込まれる種類の減結合されたプラズマソース(Decoupled Plasma Source :DPS)を含む。プラズマ処理チャンバは、8インチ(約200mm)直径のウエハの処理を可能にする。
【0015】
図1は、個々のCENTURA(登録商標)DPSTMポリシリコンエッチングチャンバ100の側面図の概略を示す。エッチングチャンバ100は、セラミックドーム106を有する上部チャンバ104と下部チャンバ108から成っている。下部チャンバ108は、単極の静電チャックのカソード(electrostatic chuck: ESC)110を有する。ガスが均一なガス分配用ガス注入ノズル114を介してチャンバへ導入される。チャンバの圧力がスロットルバルブ118を用いて閉ループ圧力制御システム(図示せず)によって制御される。処理中に、基板120が入口122を通して下部チャンバ108へ導かれる。この基板120は、チャック表面上の誘電体膜(図示せず)の下に配置された導電性の層(図示せず)にDC電圧を印加することによって静電チャック(ESC)のカソード110の表面上に発生される静電荷によって正しく保持される。その後、カソード110と基板120は、ウエハリフト124によって上昇され、処理位置において上部チャンバ104に対してシールされる。エッチングガスがガス注入ノズル114を介して上部チャンバに導入される。エッチングチャンバ100は誘導的に結合された高密度プラズマを生成し、維持するために12.56MHzで動作するプラズマソース電力126及びマッチング回路網128を用いる。ウエハは、13.56MHzで動作するRF電源130及びマッチング回路網でバイアスされる。プラズマソース電力126及び基板バイアス手段130は、個別のコントローラ(図示せず)によって制御される。
【0016】
ここで与えられた例は、CENTURA(登録商標)DPSTMエッチングシステムを用いて達成されるけれども、容量性エッチング装置、例えばApplied Materials社から利用可能なMaxTMCENTURA(登録商標)のエッチングシステムを用いて行なっても良い。
【0017】
2.窒化チタンの金属ゲートをエッチングする方法
図面を参照すると、図2Aは、本発明の方法を示す最初の半導体構造物200を示すが、大きさを示すものではない。半導体構造物200は、上部から下部へ、ホトレジストのパターン化された層210、誘電体ARC(DARC)層208、窒化チタンのゲート層206、及び酸化物(または窒化シリコン)の層204を含み、それらの全ては、一般にシリコンである基板202上に堆積される。用語“ARC”は、反射防止膜(anti−reflective coating)として用いられる材料の層を言う。
【0018】
ホトレジスト層210の厚さ及びそのパターン化方法は、用いられる特定のホトレジスト材料に依存する。ホトレジスト層210は、この分野で知られた適当などんなホトレジスト材料でもよい。一般に、ホトレジスト層210は、有機の炭素含有材料である。しばしば用いられるホトレジストは、JSRまたはShipleyのいずれかから利用可能なDUVホトレジストである。このようなDUVホトレジストの一般的な膜厚は約4000Å〜約10,000Åの範囲にある。
【0019】
DARC層208は、一般にシリコンオキシナイトライド(SiOxNy)を含み、一般に約300Å〜約600Åの範囲内の厚さを有するように形成される。シリコンオキシナイトライドのDARC層208は、一般にこの分野で知られた従来方法、例えばプラズマ増強された化学気相堆積(plasma−enhanced chemical vapor deposition: PECVD)を用いて堆積される。また、有機ベースのARC層の使用は、この開示の一部として考慮される。
【0020】
ゲートが形成されるべき窒化チタンの層206は、一般に約200Å〜約1500Åの範囲内の厚さを示す。窒化チタンのゲート層206は、一般にこの分野で知られた従来の方法、例えば物理気相堆積(PVD)または化学気相堆積(CVD)を用いて堆積される。
【0021】
酸化物の層が例えば酸化シリコンである場合、酸化物の層の厚さは、一般に約15Å〜約50Åの範囲である。この酸化物の層が例えば五酸化タンタルである場合、酸化物の層の厚さは、一般に約30Å〜約200Åの範囲である。このような酸化物の層は、一般にこの分野で知られた従来の方法、例えば熱酸化またはPECVDを用いて堆積される。
【0022】
図2Aに示された構造を達成するために、ホトレジスト層210をパターン化した後に、DARC層208が図2Bに示されるようにエッチングされて窒化チタンのゲート層206の表面が露出される。しばしば(表2及び表3に示されるように)、DARCの層208は、同じエッチング化学作用及びプロセス条件を用いて窒化チタンのゲート層206と共に単一の処理ステップでエッチングされる。代わりに、DARCの層208は、この分野で知られた従来のエッチング化学作用及び方法を用いて、別々のステップでエッチングすることもできる。
【0023】
DARCの層208をエッチングした後、窒化チタンのゲート層206は、本発明の方法により、塩素とフルオロカーボンを含むソースガスから生成されるプラズマを用いてエッチングされる。主な窒化チタンのエッチングステップ用のソースガスは、反応性エチャント種を与えるために、一般にClとフッ素含有化合物用いる。フッ素含有化合物は、好ましくは、xが1〜4、yが0〜3及びzが1〜10の範囲にある場合、式Cを有するフルオロカーボンである。好適な実施の形態において、主な窒化チタンのエッチングステップ用のソースガスはClとCFである。半導体構造物における隣接材料に依存して、反応性塩素種を与えるためにHClを用いることができる。
【0024】
主な窒化チタンのエッチングステップ用のソースガスは、全体のガス流量の約70体積%までの濃度の化学的不活性ガス、例えばアルゴン、ネオン、クリプトン、またはヘリウムを含む。窒素はが全体のガス流量の約70体積%までの体積濃度で、パッシバント(passivant)として窒素を付加することができる。不活性ガスまたはプラズマソースガスに添加された窒素の量は、化学的反応性エッチングに対して必要とされる物理的エッチング(ボンバードメント(衝撃))の寄与の量によって決められる。
【0025】
主なエッチングプラズマソースガスにおける塩素:フッ素の原子比は、一般に約1:10〜約10:1、好ましくは約1:5〜約5:1の範囲にある。主なエッチングにおいて、塩素/フルオロカーボンの化学作用は、窒化チタンのゲート層206の全厚さを通してエッチングするために用いられ、図2Dに示されるように酸化物の層204の表面を露出する。しかし、下層の酸化物の層204は、比較的薄く(一般に、酸化シリコンでは約15Å〜約50Å、または五酸化タンタルでは約30Å〜約200Å)、窒化チタンのゲート層206を通してエッチングを完了する間に酸化物の層までエッチングされるのを防止するために、酸化物に対して窒化チタンをエッチングする選択性が塩素/フルオロカーボンの化学作用に対して適していないかも知れないという危険性がある。塩素/フルオロカーボンの化学作用のために酸化シリコンに対して窒化チタンをエッチングする選択性は、一般に約2:1〜約5:1の範囲にある。酸化物の層の厚さが約50Åまたはそれ以上の場合、約2:1の選択性が適している。酸化物の層の厚さが約20Åまたはそれ以下の場合、窒化チタンのゲート層は、ツーステップの主なエッチング/オーバエッチング方法を用いるのが好ましい。
【0026】
本発明のツーステップの実施の形態は、図示されるように図2Cと図2Dの組合せによって用いられることができる。ツーステップの実施の形態において、主なエッチングステップは、図2Cに示されるように、窒化チタンのゲート層206の厚さの約80%をエッチングするために用いられる時間が定められたエッチングであることができる。代わりに、下層の酸化物の層が充分厚い場合は、主なエッチングは、窒化チタンのゲート層206の厚さの約98%またはそれ以上エッチングするために用いられる計測されたエンドポイントエッチング(例えば、干渉計によるエンドポイント)であることができる。時間が定められたエッチング(時々、“ソフトランディング”エッチングと呼ばれる。)に関して、オーバエッチングステップは、その後、“フィート”212の除去を含む窒化チタン層の厚さの残りの20%をエッチングするため、及び下層の酸化シリコン層204を露出するために行われる。測定されたエンドポイントエッチングに関して、オーバエッチングステップは、その後、より保護されるパターン化された領域から残留窒化チタン材料を除去するために行われる(窒化チタン層の全てが多くの露出した領域において除去される)。
【0027】
オーバエッチングステップにおいて、残りの窒化チタンは、塩素と臭素の反応種を用いてエッチングされる。オーバエッチングステップに用いられるプラズマソースガスは、一般にClと臭素含有化合物、例えばHBrを有する。オーバエッチングステップにおける塩素:臭素の原子比は、一般に約1:4〜約4:1の範囲にある。これは、約50:1〜約100:1の範囲にある窒化チタン:酸化シリコンのエッチングに対して選択性を与える。この選択性は、影響が装置に敏感である場合基板バイアス電力の印加によって変えることができる。しかし、当業者は、所望の結果を生じるであろう印加された基板バイアスと塩素:臭素の原子比の組合わせを発展することができる。放射のエンドポイント検出システムが下層の酸化物層204へのブレークスルーを検出するために用いられる。
【0028】
本発明の方法による主なエッチングステップとオーバエッチングステップに対する一般的なプロセス条件が表1に示される。
【0029】
表1.主な窒化チタンゲートのエッチングとオーバエッチングのための一般的なプロセス条件
Figure 2004519838
【0030】
用語“バイアス電力”は、基板表面に負の電圧を生じるように基板(一般には基板支持ペデスタル)へ印加される電力をいう。負の電圧は、一般に高いエネルギー種による基板表面の衝撃を制御するために用いられる。用語“ソース電力”は、プラズマを生成し、維持するために印加される電力をいう。
【0031】
上述したオーバエッチングの化学作用は、表1に示されるように、本発明の主なエッチング化学と共に用いられるか、または従来知られた他の窒化チタンのエッチングの化学作用とともに用いられても良い。
【0032】
表2及び表3は、本発明の方法の主なエッチング及びオーバエッチングステップの実施中に得られた実験データを提供する。表2及び表3は、DARCエッチング、TiNの主なエッチング(ME)及びTiNのオーバエッチング(OE)ステップ用のプロセス条件を与える。示されたプロセス条件は、以下のものを含む:プロセスガスの流速(sccm)、プロセスチャンバの圧力(mTorr)、プラズマソース電力(Ws)、基板バイアス電力(Wb)、エッチング中の基板温度(℃)、及びエンドポイント(秒)。指定された“EP(エンドポイント)”の場合、干渉計エンドポイント検出システムを用いてそれらが決められないかぎり、全てのエンドポイントは、時間が定められたエンドポイントである。
【0033】
ラン#1−6として表2と表3に記載された実験ランは、以下の膜のスタック(上部から下部へリストされた層)を用いて行われた。5500ÅのShipley DUVホトレジスト層(前にパターン化される);300ÅのSiOのDARC層;800ÅのTiN層;及び500ÅのTa層で、全てのものがシリコン基板上に堆積される。表3の実験ラン番号7及び8は、SiOの45Åの厚い層であった酸化物の層を除いて、同じ膜のスタックを用いて行われた。
【0034】
一般に、以下に用いられる用語“エッチングプロファイル”(または“フィーチャプロファイル”)は、図2A〜図2Dに示されたゲート構造物の断面を言うが、それに限定されず、ゲート層のエッチングされた側壁とゲート構造物が立っている表面(即ち、五酸化タンタルの下にある層)間の角度に関して説明される。用語“垂直プロファイル”は、エッチングされたゲート層の側壁がシリコン酸化物の表面に垂直であるエッチングされたゲート層の断面を言う。用語“アンダーカット”プロファイルは、エッチングされた開口の幅が基板表面上の開口からの距離が増加するに従って大きくなる、エッチングされたゲート層の断面を言う。用語“テーパの付けられた”プロファイルは、エッチングされた開口の幅が基板表面上の開口からの距離が増加するに従って小さくなる、エッチングされたゲート層の断面を言う。用語“限界寸法”は、一般に所望の構造を生成するために制御されなければならないフィーチャの最小寸法を言う。
【0035】
表2.窒化チタンの主なエッチング及びオーバエッチングの開発データ
Figure 2004519838
【0036】
表3.窒化チタンの主なエッチング及びオーバエッチングの開発データ
Figure 2004519838
【0037】
発明の概要において述べたように、プラズマソースガスにおける塩素とフッ素の比を変えることによって、窒化チタンのゲートのエッチング速度及びエッチングプロファイルを正確に制御することができる。下の表4は、約55sccmの全ガス流量、4mTorrのプロセスチャンバ圧力、450W、60W及び50℃の基板温度などのプロセス条件を一定にして、いろいろな塩素の流量を用いて得られたTiNのエッチング速度及びエッチングプロファイルを示す。
【0038】
表4.T Nのエッチング速度及びエッチングプロファイルに関して塩素:フッ素の原子比を変えたことによる効果
Figure 2004519838
【0039】
特定の窒化チタンのゲートのエッチングプロセスに用いられる塩素とフッ素の原子比は、ファクターの数、特に、エッチングされる窒化チタンの厚さに依存する。例えば、非常に薄いTiN(即ち500Å以下)をエッチングする場合、遅い、より制御可能な窒化チタンのエッチング速度を得るために、プラズマソースガスにおける低い塩素:フッ素の比が必要とされる。半導体製造分野の当業者は、本願の開示を読んだ後日常の実験によって特定の窒化チタンのゲートの厚さをエッチングするのに適した特定の塩素:フッ素の原子比を決定することができるであろう。
【0040】
表4に示されるように、本発明の主なエッチングステップにおいて塩素:フッ素の原子比を調整することによって、窒化チタンのエッチング速度及びゲートのエッチング速度の両方にわたって優れた制御を行うことができる。
【0041】
Cl:Brの1:1の原子比および10Wを伴うオーバエッチングステップに関して、五酸化タンタルに対して窒化チタンをエッチングするための選択性は100:1であるが、しかし窒化チタンのエッチングされたプロファイルは主なエッチング後にテーパが付けられたが、オーバエッチング後にアンダーカットされ、バイアス電力(W)が低すぎたことを示している。バイアス電力が60Wbに増加されると、これは大きすぎたバイアス電力であり、幾らかの酸化物のロスが観察された(選択性は約10:1以下に減少された)。バイアス電力は、40Wbに調整され、五酸化タンタルの明らかにロスのない垂直な窒化チタンのエッチングされたプロファイルを得た。オーバエッチングステップは、下層の酸化物層の厚さの約25%が除去されるまで行われた。下層の酸化物層の厚さの約10%除去が適しており、25%の値は、窒化チタンの主なエッチングステップから残っている全ての“フィート”が除去されることを確かにするために用いられた。一般に、化学的なエッチング効果を増加することが必要である場合に、Wは低下され、エッチングはより等方性になる。選択性は、低いWを有する下層の酸化物に対して高くなるけれども、窒化チタンの垂直なエッチングされたプロファイルのアンダーカットを避けるために注意が払われなければならない。物理的な衝突のエッチング寄与を増加すること及びより異方性のエッチングを得ることが必要な場合、Wは増加される。垂直なプロファイルは、オーバエッチング中高いWに保たれる傾向にあるけれども、窒化チタンをエッチングするために選択性は減少され、下層の酸化物はより速くエッチングされる。当業者は、最小の実験でバイアス電力レベルを調整することができ、例えば、酸化シリコン、シリコンオキシナイトライド、バリウムストロンチウムチタネート、酸化タンタル、酸化ジルコニウム、ジルコニウムシリケート、酸化ハフニウム、ハフニウムシリケート、窒化シリコン、またはそれらの組合せのような与えられた下層を適応させ、窒化チタンの層を下層にすることができる。
【0042】
主なエッチングステップに有利な塩素:フッ素の原子を塩素:臭素の原子比及びオーバエッチングステップに有利な基板バイアス電力と組合せることによって、与えられたプロセス装置において最適な結果を達成することができる。
【0043】
上述の好適な実施の形態は、本発明の範囲を限定することを意図していない。当業者は、本発明の開示に照らして、請求項に記載された発明の主題と一致するようにこれらの実施の形態を拡張することができるであろう。
【図面の簡単な説明】
【図1】
ここで説明されるエッチングを行うために用いることができる装置の一例を示す。
【図2A】
本発明の方法を行なうための最初の半導体構造物200を示す。半導体構造物200は、上部より下部へ、ホトレジストのパターン化された層210、誘電体ARC(DARC)層208、窒化チタンのゲート層206、及び酸化物の層204を有し、これらの全てはシリコン基板202上に堆積される。図示された膜のスタック層の相対的厚さは大きさを示していない。
【図2B】
DARC層208のエッチング後の半導体構造物200を示す。
【図2C】
窒化チタンゲート層206の厚さの少なくとも80%のエッチング後の半導体構造物200を示す。この構造物は、時間が定められた主なエッチングステップが行われた後で、且つオーバエッチングステップ前のツーステップエッチング方法を表す。
【図2D】
窒化チタンゲート層206の全体の厚さを通してエッチングした後の半導体構造物200を示す。

Claims (36)

  1. 半導体構造物内にパターン化された窒化チタンの層をエッチングする方法であって、塩素とフルオロカーボンを含むソースガスから生成されるプラズマに窒化チタンの層を曝すステップを有し、前記ソースガスにおける塩素:フッ素の原子比が約1:10〜約10:1の範囲にあることを特徴とするする方法。
  2. 前記フルオロカーボンは、xが1〜4、yが0〜3及びzが1〜10の範囲にある場合、化学式Cを有することを特徴とする請求項1に記載の方法。
  3. 前記フルオロカーボンは、CFであることを特徴とする請求項2に記載の方法。
  4. 前記窒化チタンの層の厚さは、約1000Åより小さいことを特徴とする請求項1乃至請求項3に記載の方法。
  5. 前記窒化チタンの層の下層にある酸化物または窒化物の層は、約500Åより小さいことを特徴とする請求項4に記載の方法。
  6. 前記酸化物または窒化物の層の前記厚さは、約50Åより小さく、且つ、前記ソースガスにおける塩素:フッ素の原子比は約2:1〜約5:1の範囲にあることを特徴とする請求項5に記載の方法。
  7. 前記酸化物または窒化物の層の前記厚さは、約20Åより小さく、且つ、前記ソースガスにおける塩素:フッ素の原子比は少なくとも約5:1であることを特徴とする請求項6に記載の方法。
  8. 前記パターンはゲート構造を含むことを特徴とする請求項1、請求項2または請求項3のいずれかに記載の方法。
  9. 前記半導体構造物は、前記窒化チタンの層の上層に誘電体ARC層を含み、且つ前記誘電体ARC層は、前記窒化チタンの層と同じプロセスステップでエッチングされることを特徴とする請求項1、請求項2または請求項3のいずれかに記載の方法。
  10. 半導体構造物内にパターン化された窒化チタンをエッチングする方法において、
    a)窒化チタンの層が前記窒化チタンの層の約98%以下を通してエッチングするプラズマへ曝される主なエッチングステップと、
    b)前記主なエッチングステップ中にエッチングされない窒化チタンの前記層の一部が塩素と臭素を含む化合物を有するソースガスから生成されるプラズマへ曝される、前記主なエッチングステプにづづくオーバエッチングステップと、
    を有することを特徴とする方法。
  11. 前記ステップa)におけるエッチングは、窒化チタンの前記層の約80%以下を通して行われることを特徴とする請求項10に記載の方法。
  12. 前記オーバエッチングのソースガスは、ClとHBrを有することを特徴とする請求項10に記載の方法。
  13. 前記オーバエッチングのソースガスは、ClとHBrを有することを特徴とする請求項11に記載の方法。
  14. 前記第2のソースガスにおける塩素:臭素の原子比は、約1:4〜約4:1の範囲にあることを特徴とする請求項12または請求項13に記載の方法。
  15. 前記塩素:臭素の原子比及び前記オーバエッチングステップ中に前記半導体構造物に印加されるバイアス電力は、下層の酸化物または窒化物及び所望の窒化チタンのエッチングプロファイルに対して選択性を与えるために調整されることを特徴とする請求項14に記載の方法。
  16. 前記主なエッチングステップのプラズマは、塩素とフルオロカーボンを含むソースガスから生成されることを特徴とする請求項15に記載の方法。
  17. 前記ソースガスにおける前記塩素と臭素の原子比は、約1:10〜約10:1の範囲にあることを特徴とする請求項16に記載の方法。
  18. 前記パターンは、ゲート構造を有することを特徴とする請求項11に記載の方法。
  19. 前記半導体構造物は、前記窒化チタンの層の上層にある誘電体ARC層を有し、且つ、前記誘電体ARC層は、前記主なエッチングステップにおいてエッチングされることを特徴とする請求項10に記載の方法。
  20. 半導体構造物内のパターン化された窒化チタンをエッチングするステップにおいて、
    a)窒化チタンの層が前記窒化チタンの層の約98%またはそれ以上を通してエッチングするプラズマへ曝される主なエッチングステップと、
    b)前記主なエッチングステップ中にエッチングされない窒化チタンの前記層の一部が塩素と臭素を含む化合物を有するソースガスから生成されるプラズマへ曝される、前記主なエッチングステプにづづくオーバエッチングステップとを有することを特徴とする方法。
  21. 前記オーバエッチングソースガスは、ClとHBrを含むことを特徴とする請求項20に記載の方法。
  22. 前記第2のソースガスにおける塩素:臭素の原子比は、約1:4〜約4:1の範囲にあることを特徴とする請求項20または請求項21に記載の方法。
  23. 塩素:臭素の前記原子比、及び前記半導体構造へ印加されるバイアス電力の組合せは、下層の酸化物または窒化物層及び所望の窒化チタンのエッチングプロファイルに対して選択性を与えるために、前記オーバエッチングステップ中に調整されることを特徴とする請求項22に記載の方法。
  24. 前記主なエッチングステップのプラズマは、塩素とフルオロカーボンを含むソースガスから生成されることを特徴とする請求項20または請求項21に記載の方法。
  25. 前記ソースガスにおける前記塩素:フッ素の原子比は、約1:10〜約10:1の範囲にあることを特徴とする請求項24に記載の方法。
  26. 前記半導体構造物は、前記窒化チタンの層の上層にある誘電体ARC層を有し、前記誘電体ARC層は、前記主なエッチングステップにおいてエッチングされることを特徴とする請求項20に記載の方法。
  27. 窒化チタンの層をプラズマエッチバックする方法であって、プラズマソースガスがフルオロカーボンガスである単一の化学的反応性種発生器を有することを特徴とする方法。
  28. 前記フルオロカーボンは、xが1〜4、yが0〜3、及びzが1〜10の範囲にある場合、化学式Cを有するフッ素含有化合物から選択されることを特徴とする請求項27に記載の方法。
  29. 前記フルオロカーボンは、CFであることを特徴とする請求項27に記載の方法。
  30. 窒化チタンの層をプラズマエッチバックする方法であって、プラズマソースガスが化学的エッチャント種を与えるために塩素とフルオロカーボンガスを有することを特徴とする方法。
  31. 前記プラズマソースガスにおける塩素:臭素の比は、前記窒化チタン層のエッチング速度を制御するために調整されることを特徴とする請求項30に記載の方法。
  32. 前記フッ素含有化合物は、xが1〜4、yが0〜3、及びzが1〜10の範囲にある場合、化学式Cを有するフッ素含有化合物から選択されることを特徴とする請求項31に記載の方法。
  33. 前記フルオロカーボンは、CFであることを特徴とする請求項31に記載の方法。
  34. 化学的不活性ガスが前記プラズマソースガスの一部として存在することを特徴とする請求項31に記載の方法。
  35. 前記化学的不活性ガスは、アルゴン、ネオン、クリプトン、キセノンまたはヘリウムからなるグループから選択されることを特徴とする請求項31に記載の方法。
  36. 塩素:フッ素の原子比は、約1:10〜約10:1の範囲にあることを特徴とする請求項32に記載の方法。
JP2002518506A 2000-08-04 2001-08-03 窒化チタンをエッチングする方法 Withdrawn JP2004519838A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/632,455 US6531404B1 (en) 2000-08-04 2000-08-04 Method of etching titanium nitride
PCT/US2001/024501 WO2002013241A2 (en) 2000-08-04 2001-08-03 Method of etching titanium nitride

Publications (1)

Publication Number Publication Date
JP2004519838A true JP2004519838A (ja) 2004-07-02

Family

ID=24535593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002518506A Withdrawn JP2004519838A (ja) 2000-08-04 2001-08-03 窒化チタンをエッチングする方法

Country Status (6)

Country Link
US (1) US6531404B1 (ja)
EP (1) EP1307901A2 (ja)
JP (1) JP2004519838A (ja)
KR (1) KR20030022361A (ja)
TW (1) TW589390B (ja)
WO (1) WO2002013241A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134589A (ja) * 2005-11-11 2007-05-31 Rohm Co Ltd 半導体装置の製造方法
US7442651B2 (en) 2005-12-08 2008-10-28 Hitachi High-Technologies Corporation Plasma etching method
US11842900B2 (en) 2020-05-21 2023-12-12 Tokyo Electron Limited Etching method and plasma processing apparatus

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380409B1 (ko) * 2001-01-18 2003-04-11 삼성전자주식회사 반도체 메모리 소자의 패드배열구조 및 그의 구동방법
US6977184B1 (en) * 2001-10-31 2005-12-20 Lam Research Corporation Method and apparatus for nitride spacer etch process implementing in situ interferometry endpoint detection and non-interferometry endpoint monitoring
US20040242005A1 (en) * 2003-04-14 2004-12-02 Chentsau Ying Method of etching metal layers
US7078337B2 (en) * 2003-09-30 2006-07-18 Agere Systems Inc. Selective isotropic etch for titanium-based materials
US7645618B2 (en) * 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
JP4447419B2 (ja) * 2004-09-29 2010-04-07 Necエレクトロニクス株式会社 半導体装置の製造方法
KR100705397B1 (ko) * 2005-07-13 2007-04-10 삼성전자주식회사 저 저항의 텅스텐막 형성 방법
US7276450B2 (en) * 2005-11-01 2007-10-02 International Business Machines Corporation Etching processes using C4F8 for silicon dioxide and CF4 for titanium nitride
JP5085637B2 (ja) * 2006-03-16 2012-11-28 ティーガル コーポレイション Mramデバイス構造内の電気的短絡を排除するドライエッチング停止処理
US7442650B2 (en) * 2007-01-10 2008-10-28 International Business Machines Corporation Methods of manufacturing semiconductor structures using RIE process
US7815814B2 (en) * 2007-03-23 2010-10-19 Tokyo Electron Limited Method and system for dry etching a metal nitride
US8282844B2 (en) * 2007-08-01 2012-10-09 Tokyo Electron Limited Method for etching metal nitride with high selectivity to other materials
US8507385B2 (en) * 2008-05-05 2013-08-13 Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. Method for processing a thin film micro device on a substrate
CN102001616A (zh) * 2009-08-31 2011-04-06 上海丽恒光微电子科技有限公司 装配和封装微型机电系统装置的方法
US8501628B2 (en) * 2010-03-23 2013-08-06 Tokyo Electron Limited Differential metal gate etching process
WO2012048079A2 (en) * 2010-10-06 2012-04-12 Advanced Technology Materials, Inc. Composition and process for selectively etching metal nitrides
US9059250B2 (en) 2012-02-17 2015-06-16 International Business Machines Corporation Lateral-dimension-reducing metallic hard mask etch
US9437449B2 (en) * 2012-12-31 2016-09-06 Texas Instruments Incorporated Uniform, damage free nitride etch
US8987133B2 (en) 2013-01-15 2015-03-24 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning
US8853095B1 (en) 2013-05-30 2014-10-07 International Business Machines Corporation Hybrid hard mask for damascene and dual damascene
RU2533740C1 (ru) * 2013-07-04 2014-11-20 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) Способ реактивного ионного травления слоя нитрида титана селективно к двуокиси кремния, поликремнию и вольфраму
KR101724456B1 (ko) * 2015-07-27 2017-04-07 현대자동차 주식회사 연료전지용 분리판의 코팅 방법 및 연료전지용 분리판
JP6817752B2 (ja) * 2016-09-09 2021-01-20 株式会社日立ハイテク エッチング方法およびエッチング装置
US10672618B2 (en) 2017-09-26 2020-06-02 International Business Machines Corporation Systems and methods for patterning features in tantalum nitride (TaN) layer
WO2019199922A1 (en) * 2018-04-13 2019-10-17 Mattson Technology, Inc. Processing of workpieces with reactive species generated using alkyl halide
CN114207787A (zh) * 2019-08-23 2022-03-18 东京毅力科创株式会社 对交替的金属和电介质具有可调选择性的含钛材料层非等离子体刻蚀
WO2021202229A1 (en) 2020-03-31 2021-10-07 Mattson Technology, Inc. Processing of workpieces using fluorocarbon plasma

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
US4675073A (en) 1986-03-07 1987-06-23 Texas Instruments Incorporated Tin etch process
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
US5326427A (en) * 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
US5952244A (en) * 1996-02-15 1999-09-14 Lam Research Corporation Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6043163A (en) 1997-12-29 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. HCL in overetch with hard mask to improve metal line etching profile
KR100259352B1 (ko) * 1998-01-09 2000-08-01 김영환 반도체 소자의 다층막 건식각 방법
JP2000150477A (ja) * 1998-11-12 2000-05-30 Nec Corp ドライエッチング方法
US6358790B1 (en) * 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134589A (ja) * 2005-11-11 2007-05-31 Rohm Co Ltd 半導体装置の製造方法
US7442651B2 (en) 2005-12-08 2008-10-28 Hitachi High-Technologies Corporation Plasma etching method
US11842900B2 (en) 2020-05-21 2023-12-12 Tokyo Electron Limited Etching method and plasma processing apparatus
JP7482684B2 (ja) 2020-05-21 2024-05-14 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Also Published As

Publication number Publication date
TW589390B (en) 2004-06-01
US6531404B1 (en) 2003-03-11
EP1307901A2 (en) 2003-05-07
KR20030022361A (ko) 2003-03-15
WO2002013241A2 (en) 2002-02-14
WO2002013241A3 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
JP2004519838A (ja) 窒化チタンをエッチングする方法
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
JP4579611B2 (ja) ドライエッチング方法
US6440870B1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6291356B1 (en) Method for etching silicon oxynitride and dielectric antireflection coatings
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
US6660127B2 (en) Apparatus for plasma etching at a constant etch rate
JP2004527906A (ja) 非反射性有機コーティング層をエッチングする方法
US6156629A (en) Method for patterning a polysilicon gate in deep submicron technology
JP2002513207A (ja) 低k誘電体層をエッチングする方法
JPH0758079A (ja) キセノンを用いたプラズマエッチング
JP2003506866A (ja) エッチングプロセス用側壁ポリマー形成ガス添加物
KR20040098598A (ko) 비결정 탄소 마스크를 사용하는 알루미늄층의 에칭방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP2004503106A (ja) 半導体構造内のタングステンまたは窒化タングステン電極ゲートをエッチングする方法
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
US6933243B2 (en) High selectivity and residue free process for metal on thin dielectric gate etch application
US20030109138A1 (en) Method of etching tantalum
WO2004042813A1 (en) Method of etching a silicon-containing dielectric material
TW200414301A (en) Forming bilayer resist patterns
TW202242953A (zh) 用於半導體圖案化應用之氧化錫及碳化錫材料
Tan et al. Direct trim etching process of Si/SiO 2 gate stacks using 193 nm ArF patterns
KR20030050100A (ko) 반도체 장치의 패턴 형성 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007