CN111009472B - Mosfet器件的制造方法 - Google Patents

Mosfet器件的制造方法 Download PDF

Info

Publication number
CN111009472B
CN111009472B CN201911375756.3A CN201911375756A CN111009472B CN 111009472 B CN111009472 B CN 111009472B CN 201911375756 A CN201911375756 A CN 201911375756A CN 111009472 B CN111009472 B CN 111009472B
Authority
CN
China
Prior art keywords
etching
silicon oxide
silicon substrate
oxide layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911375756.3A
Other languages
English (en)
Other versions
CN111009472A (zh
Inventor
冯大贵
吴长明
欧少敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911375756.3A priority Critical patent/CN111009472B/zh
Publication of CN111009472A publication Critical patent/CN111009472A/zh
Application granted granted Critical
Publication of CN111009472B publication Critical patent/CN111009472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请公开了一种MOSFET器件的制造方法，包括：提供一硅衬底，硅衬底上形成有硅氧化物层；通过光刻工艺在硅氧化物层上的预定区域覆盖光阻；通过ICP刻蚀设备对除预定区域以外的其它区域的硅氧化物层进行刻蚀，直至硅衬底暴露，通过调节ICP刻蚀设备的刻蚀参数使刻蚀过程中对硅氧化物的刻蚀速率大于对硅的刻蚀速率；通过ICP刻蚀设备对其它区域的硅衬底进行刻蚀，形成沟槽，通过调节刻蚀过程中的参数控制每个沟槽之间均一性。本申请通过ICP刻蚀设备对MOSFET器件的硅氧化物层和硅衬底进行刻蚀，降低了MOSFET器件的制造工艺的复杂度。

Description

MOSFET器件的制造方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种MOSFET器件的制造方法。
背景技术
相关技术中，在功率金氧半场效晶体管(Power Metal-Oxide-SemiconductorField-Effect Transistor，Power MOSFET)器件的制造过程中，在硅衬底上形成硅氧化物层后，需要分别进行硅氧化物层的刻蚀和硅衬底的刻蚀，在硅衬底上形成沟槽。
由于硅氧化物层和硅衬底的刻蚀速率不同，且需要刻蚀的厚度也不相同，因此硅氧化物层的刻蚀步骤在轰击能力比较强的电容耦合等离子体(Capacitively CoupledPlasma，CCP)刻蚀设备中进行，硅衬底的刻蚀步骤在轰击能力比较弱，等离子体损伤比较小的电感耦合等离子体(Inductively Coupled Plasma，ICP)刻蚀机中进行。
图1至图3示出了相关技术提供的MOSFET器件的制造过程的示意图。参考图1，硅(Si)衬底110上形成有硅氧化物(例如二氧化硅SiO2)层120，硅衬底110上不需要刻蚀的区域覆盖有光阻101，需要刻蚀的部位如虚线所示；参考图2，在CCP刻蚀设备中对硅氧化物层101进行刻蚀，使硅衬底110暴露；参考图3，在ICP刻蚀设备中对硅衬底110进行刻蚀，形成沟槽。
由于硅氧化物层和硅衬底的刻蚀步骤需要在不同的刻蚀设备中完成，因此工艺较为复杂，制造效率较低。
发明内容
本申请提供了一种MOSFET器件的制造方法，可以解决相关技术中提供的MOSFET器件的制造方法由于需要在不同的刻蚀设备中对硅氧化物和硅衬底进行刻蚀所导致的工艺复杂，制造效率低的问题。
一方面，本申请实施例提供了一种MOSFET器件的制造方法，包括：
提供一硅衬底，所述硅衬底上形成有硅氧化物层；
通过光刻工艺在所述硅氧化物层上的预定区域覆盖光阻(Photoresist，PR)；
通过ICP刻蚀设备对除所述预定区域以外的其它区域的硅氧化物层进行刻蚀，直至所述硅衬底暴露，通过调节刻蚀过程中的刻蚀参数使刻蚀过程中对硅氧化物的刻蚀速率大于对硅的刻蚀速率；
通过所述ICP刻蚀设备对所述其它区域的硅衬底进行刻蚀，形成沟槽，通过调节刻蚀过程中的参数控制每个所述沟槽之间均一性。
可选的，在对所述其它区域的硅氧化物层进行刻蚀时，对硅氧化物的刻蚀速率和对硅的刻蚀速率的比值大于2。
可选的，所述通过调节刻蚀过程中的刻蚀参数使刻蚀过程中对硅氧化物的刻蚀速率大于对硅的刻蚀速率，包括：
通过调节刻蚀过程中的偏置电压(Bias Voltage)、源(Source)功率、反应气体流速和气压中的至少一种使刻蚀过程中对硅氧化物的刻蚀速率大于对硅的刻蚀速率。
可选的，所述偏置电压的取值范围为600伏特(V)至700伏特。
可选的，所述源功率的取值范围为800瓦(W)至1000瓦。
可选的，所述反应气体包括四氟化碳(CF4)、二氟甲烷(CH2F2)和氦气(He)。
可选的，所述四氟化碳的流速的取值范围为30标准状态毫升/分(Standard CubicCentimeter per Minute，SCCM)至80SCCM。
可选的，所述二氟甲烷的流速的取值范围为30SCCM至80SCCM。
可选的，所述氦气的流速的取值范围为50SCCM至200SCCM。
可选的，所述气压的取值范围为10毫托(mTorr)至20毫托。
可选的，所述通过调节刻蚀过程中的参数控制每个所述沟槽之间均一性，包括：
通过调节刻蚀过程中的偏置电压、源功率、反应气体流速和气压中的至少一种控制所述每个沟槽之间均一性。
可选的，所述偏置电压的取值范围为100伏特至200伏特。
可选的，所述源功率的取值范围为1000瓦至1500瓦。
可选的，所述反应气体包括氢溴酸(HBr)、氯气(Cl2)、四氟化碳和氧气(O2)。
可选的，所述氢溴酸的流速的取值范围为300SCCM至400SCCM。
可选的，所述氯气的流速的取值范围为100SCCM至200SCCM。
可选的，所述四氟化碳的流速的取值范围为30SCCM至50SCCM。
可选的，所述氧气的流速的取值范围为10SCCM至20SCCM。
可选的，所述气压的取值范围为10毫托至30毫托。
本申请技术方案，至少包括如下优点：
通过ICP刻蚀设备对MOSFET器件的硅氧化物层进行刻蚀，通过调节刻蚀过程中的参数使刻蚀过程中对硅氧化物的刻蚀速率大于对硅的刻蚀速率，通过ICP刻蚀设备对其它区域的硅衬底进行刻蚀，形成沟槽，通过调节刻蚀过程中的参数控制每个沟槽之间均一性，从而实现了在同一刻蚀设备中对MOSFET器件的硅氧化物层和硅衬底进行刻蚀，降低了MOSFET器件的制造工艺的复杂度，在一定程度上提高了MOSFET器件的制造效率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图3是相关技术提供的MOSFET器件的制造过程的示意图；
图4是本申请一个示例性实施例提供的MOSFET器件的制造方法的流程图；
图5和图6是本申请一个示例性实施例提供的MOSFET器件的制造过程的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图4，其示出了本申请一个示例性实施例提供的MOSFET器件的制造方法的流程图，如图4所示，该方法包括：
步骤S1，提供一硅衬底，该硅衬底上形成有硅氧化物层。
步骤S2，通过光刻工艺在硅氧化物层上的预定区域覆盖光阻。
参考图5，其示出了在硅氧化物(例如二氧化硅SiO2)层520上的预定区域覆盖光阻501的剖面图。如图5所示，硅衬底510上形成有硅氧化物层520。其中，光阻501未覆盖的区域可以是MOSFET器件的有源区，预定区域即为硅氧化层520上除有源区以外的其它区域。
示例性的，可通过涂胶机在硅氧化物层520上涂布光阻，通过曝光机对其它区域进行曝光后进行显影，去除其它区域的光阻，即可实现在硅氧化物层520上的预定区域覆盖光阻。
步骤S3，通过ICP刻蚀设备对除预定区域以外的其它区域的硅氧化物层进行刻蚀，直至硅衬底暴露，通过调节ICP刻蚀设备的刻蚀参数使刻蚀过程中对硅氧化物的刻蚀速率大于对硅的刻蚀速率。
可选的，本实施例中，通过调节刻蚀过程中的偏置电压、源功率、反应气体流速和气压中的至少一种使刻蚀过程中对硅氧化物的刻蚀速率大于对硅的刻蚀速率，且使硅衬底510的中心区域和边缘区域的硅氧化物刻蚀结果较为一致，硅衬底510的中心/边缘的关键尺寸(Critical Dimension，CD)的均一性较好(例如，CD的均一性的均值低于2％)。可选的，本实施例中，在对其它区域的硅氧化物层进行刻蚀时，对硅氧化物的刻蚀速率和对硅的刻蚀速率的比值大于2。
可选的，本实施例中，偏置电压的取值范围为600伏特至700伏特：可选的，源功率的取值范围为800瓦至1000瓦。
可选的，本实施例中，反应气体包括四氟化碳、二氟甲烷和氦气；可选的，四氟化碳的流速的取值范围为100SCCM至200SCCM四氟化碳的流速的取值范围为30SCCM至80SCCM；可选的，二氟甲烷的流速的取值范围为30SCCM至80SCCM；可选的，氦气的流速的取值范围为50SCCM至200SCCM。
可选的，本实施例中，气压的取值范围为10毫托至20毫托。
理想的气体流速配比能够良好的控制反应副产物在侧壁的堆积，本申请中提供的反应气体的流速配比能够保证侧壁倾斜角不会过于倾斜，且使硅衬底510的中心/边缘的关键尺寸的均一性较好。
步骤S4，通过ICP刻蚀设备对其它区域的硅衬底进行刻蚀，形成沟槽，通过调节刻蚀过程中的参数控制每个沟槽之间均一性。
参考图6，其示出了通过步骤S3和步骤S4的刻蚀之后，形成沟槽502的示意图。如图6所示，通过本实施例的方式进行刻蚀之后的效果与相关技术中提供的刻蚀方法的刻蚀效果基本相同。
可选的，本实施例中，通过调节刻蚀过程中的偏置电压、源功率、反应气体流速和气压中的至少一种控制每个沟槽502之间均一性，使沟槽502的均一性的均值低于2％。示例性的，沟槽502的均一性指沟槽502的高度、宽度和倾斜度等参数的均一性。
可选的，本实施例中，偏置电压的取值范围为100伏特至200伏特；可选的，源功率的取值范围为1000瓦至1500瓦。
可选的，本实施例中，反应气体包括氢溴酸、氯气、四氟化碳和氧气；可选的，氢溴酸的流速的取值范围为300SCCM至400SCCM；可选的，氯气的流速的取值范围为100SCCM至200SCCM；可选的，四氟化碳的流速的取值范围为30SCCM至50SCCM；可选的，氧气的流速的取值范围为10SCCM至20SCCM。
可选的，本实施例中，气压的取值范围为10毫托至30毫托。
综上所述，本实施例中，通过ICP刻蚀设备对MOSFET器件的硅氧化物层进行刻蚀，通过调节刻蚀过程中的参数使刻蚀过程中对硅氧化物的刻蚀速率大于对硅的刻蚀速率，通过ICP刻蚀设备对其它区域的硅衬底进行刻蚀，形成沟槽，通过调节刻蚀过程中的参数控制每个沟槽之间均一性，从而实现了在同一刻蚀设备中对MOSFET器件的硅氧化物层和硅衬底进行刻蚀，降低了MOSFET器件的制造工艺的复杂度，在一定程度上提高了MOSFET器件的制造效率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (16)

1.一种MOSFET器件的制造方法，其特征在于，包括：
提供一硅衬底，所述硅衬底上形成有硅氧化物层；
通过光刻工艺在所述硅氧化物层上的预定区域覆盖光阻；
通过ICP刻蚀设备对除所述预定区域以外的其它区域的硅氧化物层进行刻蚀，直至所述硅衬底暴露，通过调节刻蚀过程中的偏置电压、源功率、反应气体流速和气压中的至少一种使对硅氧化物的刻蚀速率和对硅的刻蚀速率的比值大于2；
通过所述ICP刻蚀设备对所述其它区域的硅衬底进行刻蚀，形成沟槽，通过调节刻蚀过程中的偏置电压、源功率、反应气体流速和气压控制每个所述沟槽之间均一性。
2.根据权利要求1所述的方法，其特征在于，在通过ICP刻蚀设备对除所述预定区域以外的其它区域的硅氧化物层进行刻蚀的过程中，所述偏置电压的取值范围为600伏特至700伏特。
3.根据权利要求1所述的方法，其特征在于，在通过ICP刻蚀设备对除所述预定区域以外的其它区域的硅氧化物层进行刻蚀中，所述源功率的取值范围为800瓦至1000瓦。
4.根据权利要求1所述的方法，其特征在于，在通过ICP刻蚀设备对除所述预定区域以外的其它区域的硅氧化物层进行刻蚀中，所述反应气体包括四氟化碳、二氟甲烷和氦气。
5.根据权利要求4所述的方法，其特征在于，所述四氟化碳的流速的取值范围为30SCCM至80SCCM。
6.根据权利要求5所述的方法，其特征在于，所述二氟甲烷的流速的取值范围为30SCCM至80SCCM。
7.根据权利要求6所述的方法，其特征在于，所述氦气的流速的取值范围为50SCCM至200SCCM。
8.根据权利要求1所述的方法，其特征在于，在通过ICP刻蚀设备对除所述预定区域以外的其它区域的硅氧化物层进行刻蚀中，所述气压的取值范围为10毫托至20毫托。
9.根据权利要求1所述的方法，其特征在于，在通过所述ICP刻蚀设备对所述其它区域的硅衬底进行刻蚀中，所述偏置电压的取值范围为100伏特至200伏特。
10.根据权利要求1所述的方法，其特征在于，在通过所述ICP刻蚀设备对所述其它区域的硅衬底进行刻蚀中，所述源功率的取值范围为1000瓦至1500瓦。
11.根据权利要求1所述的方法，其特征在于，在通过所述ICP刻蚀设备对所述其它区域的硅衬底进行刻蚀中，所述反应气体包括氢溴酸、氯气、四氟化碳和氧气。
12.根据权利要求11所述的方法，其特征在于，所述氢溴酸的流速的取值范围为300SCCM至400SCCM。
13.根据权利要求12所述的方法，其特征在于，所述氯气的流速的取值范围为100SCCM至200SCCM。
14.根据权利要求13所述的方法，其特征在于，所述四氟化碳的流速的取值范围为30SCCM至50SCCM。
15.根据权利要求14所述的方法，其特征在于，所述氧气的流速的取值范围为10SCCM至20SCCM。
16.根据权利要求1所述的方法，其特征在于，在通过所述ICP刻蚀设备对所述其它区域的硅衬底进行刻蚀中，所述气压的取值范围为10毫托至30毫托。
CN201911375756.3A 2019-12-27 2019-12-27 Mosfet器件的制造方法 Active CN111009472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911375756.3A CN111009472B (zh) 2019-12-27 2019-12-27 Mosfet器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911375756.3A CN111009472B (zh) 2019-12-27 2019-12-27 Mosfet器件的制造方法

Publications (2)

Publication Number Publication Date
CN111009472A CN111009472A (zh) 2020-04-14
CN111009472B true CN111009472B (zh) 2023-03-10

Family

ID=70118791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911375756.3A Active CN111009472B (zh) 2019-12-27 2019-12-27 Mosfet器件的制造方法

Country Status (1)

Country Link
CN (1) CN111009472B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097861A (zh) * 2006-06-29 2008-01-02 海力士半导体有限公司 半导体器件中凹陷栅极的制造方法
CN101615579A (zh) * 2009-07-29 2009-12-30 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体等离子刻蚀工艺
CN106571293A (zh) * 2015-10-09 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片刻蚀方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100587919C (zh) * 2007-08-22 2010-02-03 中国科学院半导体研究所 用于氮化物外延生长的纳米级图形衬底的制作方法
CN103091980B (zh) * 2013-01-09 2015-01-28 华中科技大学 一种多孔纳米压印模板及其制备方法
CN109103070B (zh) * 2018-07-20 2021-02-02 北京中博芯半导体科技有限公司 基于纳米图形硅衬底制备高质量厚膜AlN的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097861A (zh) * 2006-06-29 2008-01-02 海力士半导体有限公司 半导体器件中凹陷栅极的制造方法
CN101615579A (zh) * 2009-07-29 2009-12-30 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体等离子刻蚀工艺
CN106571293A (zh) * 2015-10-09 2017-04-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种硅片刻蚀方法

Also Published As

Publication number Publication date
CN111009472A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
JP4476196B2 (ja) 半導体装置の製造方法
US6589879B2 (en) Nitride open etch process based on trifluoromethane and sulfur hexafluoride
US7910438B2 (en) Method for fabricating semiconductor device including recess gate
US7507651B2 (en) Method for fabricating semiconductor device with bulb shaped recess gate pattern
JP2007235135A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2007235136A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
US20050009358A1 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US7582532B2 (en) Method for fabricating semiconductor device
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JP2004152784A (ja) 微細パターンの作製方法及び半導体装置の製造方法
US7678535B2 (en) Method for fabricating semiconductor device with recess gate
KR100672754B1 (ko) 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
CN111009472B (zh) Mosfet器件的制造方法
TWI305665B (en) Method for fabricating semiconductor device having trench type device isolation layer
US20040152331A1 (en) Process for etching polysilicon gates with good mask selectivity, critical dimension control, and cleanliness
US6651678B2 (en) Method of manufacturing semiconductor device
US7425277B1 (en) Method for hard mask CD trim
JP2007036018A (ja) 半導体装置の製造方法
CN111128705B (zh) 对硅氧化物和多晶硅的刻蚀方法
JP2007142258A (ja) 半導体装置の製造方法
KR20070066485A (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2005136097A (ja) 半導体装置の製造方法
JP2008141124A (ja) 半導体装置及びその製造方法
US20080176402A1 (en) Method for fabricating semiconductor device with recess gate
CN113506804B (zh) 存储器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant