CN113506804B - 存储器件的制作方法 - Google Patents

存储器件的制作方法 Download PDF

Info

Publication number
CN113506804B
CN113506804B CN202110690553.4A CN202110690553A CN113506804B CN 113506804 B CN113506804 B CN 113506804B CN 202110690553 A CN202110690553 A CN 202110690553A CN 113506804 B CN113506804 B CN 113506804B
Authority
CN
China
Prior art keywords
layer
control gate
etching
ono
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110690553.4A
Other languages
English (en)
Other versions
CN113506804A (zh
Inventor
施洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110690553.4A priority Critical patent/CN113506804B/zh
Publication of CN113506804A publication Critical patent/CN113506804A/zh
Application granted granted Critical
Publication of CN113506804B publication Critical patent/CN113506804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了一种存储器件的制作方法，包括：在栅氧层上形成控制栅多晶硅层，栅氧层形成于衬底上，衬底的有源区的周侧形成有环绕的STI结构；在控制栅多晶硅层上形成ONO；在所述ONO上形成浮栅多晶硅层；通过光刻工艺进行刻蚀，去除目标区域的控制栅多晶硅层、ONO和浮栅多晶硅层，剩余的控制栅多晶硅层形成存储器件的控制栅，剩余的浮栅多晶硅层形成存储器件的浮栅；进行各向同性的回刻蚀，去除STI结构侧面的氮氧化硅残留。本申请在进行ONO刻蚀后，通过回刻蚀去除STI结构侧面的氮氧化硅残留，降低了器件的漏电现象，提高了了器件的可靠性。

Description

存储器件的制作方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种存储器件的制作方法。
背景技术
采用非易失性存储(non-volatile memory，NVM)技术的存储器件目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flashdisk，USB闪存盘，简称“U盘”)等具有存储功能的电子产品中。
存储器件通常包括字线(word line，WL)、控制栅(control gate，CG)和浮栅(float gate，FG)，控制栅和浮栅之间形成有氧化层-氮化层-氧化层(oxide-nitride-oxide，ONO)。相关技术中，在存储器件的制作过程中，在依次形成控制栅多晶硅层、ONO和浮栅多晶硅层后，需要进行ONO刻蚀，形成控制栅和浮栅。
然而，相关技术中进行的ONO刻蚀是各向异性刻蚀，因此在刻蚀的过程中难以对存储器件的有源区(active area，AA)周侧的浅槽隔离(shallow trench isolation，STI)结构进行彻底地清除，其侧面具有一定程度的氮氧化硅(SiON)残留(stringer)，从而造成器件的漏电现象，降低了器件的可靠性。
发明内容
本申请提供了一种存储器件的制作方法，可以解决相关技术中提供的存储器件的制作方法在进行ONO刻蚀后由于具有氮氧化硅残留从而造成器件漏电，可靠性较差的问题。
一方面，本申请实施例提供了一种存储器件的制作方法，包括：
在栅氧层上形成控制栅多晶硅层，所述栅氧层形成于衬底上，所述衬底的有源区的周侧形成有环绕的STI结构；
在所述控制栅多晶硅层上形成ONO；
在所述ONO上形成浮栅多晶硅层；
通过光刻工艺进行刻蚀，去除目标区域的控制栅多晶硅层、ONO和浮栅多晶硅层，剩余的控制栅多晶硅层形成所述存储器件的控制栅，剩余的浮栅多晶硅层形成所述存储器件的浮栅；
进行各向同性的回刻蚀，去除所述STI结构侧面的氮氧化硅残留。
可选的，所述回刻蚀过程中的偏压功率的取值范围为0瓦(W)至5瓦。
可选的，所述回刻蚀过程中通入的反应气体包括氧气(O2)、氦气(He)、氢溴酸(HBr)、四氟化碳(CF4)和六氟化硫(SF6)。
可选的，所述进行回刻蚀，包括：
在第一阶段，通入氧气、氦气、氢溴酸、四氟化碳和六氟化硫，在低于150毫托(mTorr)的气压下进行刻蚀；
在第二阶段，通入氧气和和气，在低于30毫托的气压下进行刻蚀。
可选的，在所述第一阶段，所述氢溴酸的气体流速的取值范围为50标准状态毫升/分(standard cubic centimeter per minute，SCCM)至100SCCM。
可选的，在所述第一阶段，所述四氟化碳的气体流速的取值范围为20SCCM至70SCCM。
可选的，在所述第一阶段，所述六氟化硫的气体流速的取值范围为10SCCM至50SCCM。
可选的，所述在所述控制栅多晶硅层上形成ONO，包括：
在所述控制栅多晶硅上通过化学气相沉积(chemical vapor deposition，CVD)工艺沉积硅氧化物形成第一氧化层；
在所述第一氧化层上通过CVD工艺沉积硅氮化物形成氮化层；
在所述氮化层上通过CVD工艺沉积硅氧化物形成第二氧化层。
本申请技术方案，至少包括如下优点：
在进行ONO刻蚀后，通过回刻蚀去除STI结构侧面的氮氧化硅残留，降低了器件的漏电现象，提高了了器件的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的存储器件的制作方法的流程图；
图2是本申请一个示例性实施例提供的存储器件的制作过程中进行ONO刻蚀后的剖面示意图；
图3是本申请一个示例性实施例提供的存储器件的制作过程中进行回刻蚀后的剖面示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的存储器件的制作方法的流程图，该方法包括：
步骤101，在栅氧层上形成控制栅多晶硅层，栅氧层形成于衬底上，衬底的有源区的周侧形成有环绕的STI结构。
示例性的，可通过炉管氧化工艺在衬底上形成栅氧层，通过CVD工艺在栅氧层上沉积多晶硅层，形成控制栅多晶硅层。
步骤102，在控制栅多晶硅层上形成ONO。
其中，ONO从下至上依次包括第一氧化层、氮化层和第二氧化层。示例性的，步骤102包括但不限于：在控制栅多晶硅上通过CVD工艺沉积硅氧化物(例如二氧化硅SiO2)形成第一氧化层；在第一氧化层上通过CVD工艺沉积硅氮化物(例如氮化硅SiN)形成氮化层；在所述氮化层上通过CVD工艺沉积硅氧化物形成第二氧化层。
步骤103，在ONO上形成浮栅多晶硅层。
示例性的，可通过CVD工艺在ONO上沉积多晶硅层，形成浮栅多晶硅层。
步骤104，通过光刻工艺进行刻蚀，去除目标区域的控制栅多晶硅层、ONO和浮栅多晶硅层，剩余的控制栅多晶硅层形成存储器件的控制栅，剩余的浮栅多晶硅层形成存储器件的浮栅。
参考图2，其示出了本申请一个示例性实施例提供的存储器件的制作过程中进行ONO刻蚀后的剖面示意图。如图2所示，衬底210上形成有栅氧层220，存储器件的有源区的周侧形成有环绕的STI结构250，栅氧层220上形成控制栅多晶硅层231，控制栅多晶硅层231上形成有ONO(其包括第一氧化层241、氮化层242和第二氧化层242)，ONO上形成有浮栅多晶硅层232。
示例性的，可通过光刻工艺在控制栅和浮栅对应的区域覆盖光阻，进行刻蚀，去除目标区域(目标区域是除控制栅和浮栅对应的区域以外的其它区域)的控制栅多晶硅层、ONO和浮栅多晶硅层，剩余的控制栅多晶硅层231形成存储器件的控制栅，剩余的浮栅多晶硅层232形成存储器件的浮栅。
步骤105，进行各向同性的回刻蚀，去除STI结构侧面的氮氧化硅残留。
可选的，回刻蚀过程中的偏压功率的取值范围为0瓦至5瓦(例如，其可以是0瓦)，通过一个较小甚至为0的偏压功率进行各向同性的回刻蚀，通过调节相关参数使能够实现对氮氧化硅具有较高的刻蚀选择比，从而在回刻蚀过程中去除STI结构侧面的氮氧化硅残留。
示例性的，可通过以下方式实现对氮氧化硅具有较高的刻蚀选择比的，各向同性的回刻蚀：在第一阶段，通入氧气、氦气、氢溴酸、四氟化碳和六氟化硫，在低于150毫托的气压下进行刻蚀；在第二阶段，通入氧气和氦气，在低于30毫托的气压下进行刻蚀。
可选的，在第一阶段，氢溴酸的气体流速的取值范围为50SCCM至100SCCM(例如，其可以是70SCCM)；可选的，在第一阶段，四氟化碳的气体流速的取值范围为20SCCM至70SCCM(例如，其可以是40SCCM或50SCCM)；可选的，在第一阶段，六氟化硫的气体流速的取值范围为10SCCM至50SCCM(例如，其可以是25SCCM)。
表一给出了一个示例性实施例提供的回刻蚀的执行程序(recipe)：
表一
Figure BDA0003126528720000051
如表一所述，上述回刻蚀阶段又可细分为七个步骤，第一阶段包括步骤S1、步骤S2、步骤S3和步骤S4，第二阶段包括步骤S5、步骤S6和步骤S7。其中：
第一阶段：在步骤S1，气压保持在80毫托，偏置电压的上限设置为0，通入气体流速为2SCCM的混合气体(其包含30％的氧气和氦气)，气体流速为150SCCM的氦气，气体流速为40SCCM的四氟化碳，持续时间为30秒(s)；在步骤S2，气压保持在80毫托，偏置电压的上限设置为200伏特，通入气体流速为2SCCM的混合气体，气体流速为150SCCM的氦气，气体流速为40SCCM的四氟化碳，持续时间为50秒；在步骤S3，气压保持在80毫托，偏置电压的上限设置为0伏特，通入气体流速为70SCCM的氢溴酸，气体流速为20SCCM的氧气，气体流速为50SCCM的四氟化碳，气体流速为25SCCM的六氟化硫，持续时间为30秒；在步骤S4，气压保持在80毫托，偏置电压的上限设置为700伏特，通入气体流速为70SCCM的氢溴酸，气体流速为20SCCM的氧气，气体流速为50SCCM的四氟化碳，气体流速为25SCCM的六氟化硫，持续时间为45秒。
第二阶段：在步骤S5，气压保持在15毫托，偏置电压的上限设置为0伏特，通入气体流速为45SCCM的氧气，气体流速为180SCCM的氦气，持续时间为30秒；在步骤S6，气压保持在15毫托，偏置电压的上限设置为0伏特，通入气体流速为45SCCM的氧气，气体流速为180SCCM的氦气，持续时间为30秒；在步骤S7，气压保持在15毫托，偏置电压的上限设置为300伏特，通入气体流速为45SCCM的氧气，气体流速为180SCCM的氦气，持续时间为5秒。
综上所述，本申请实施例中，在进行ONO刻蚀后，通过回刻蚀去除STI结构侧面的氮氧化硅残留，降低了器件的漏电现象，提高了了器件的可靠性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (5)

1.一种存储器件的制作方法，其特征在于，包括：
在栅氧层上形成控制栅多晶硅层，所述栅氧层形成于衬底上，所述衬底的有源区的周侧形成有环绕的STI结构；
在所述控制栅多晶硅层上形成ONO；
在所述ONO上形成浮栅多晶硅层；
通过光刻工艺进行刻蚀，去除目标区域的控制栅多晶硅层、ONO和浮栅多晶硅层，剩余的控制栅多晶硅层形成所述存储器件的控制栅，剩余的浮栅多晶硅层形成所述存储器件的浮栅；
进行各向同性的回刻蚀，去除所述STI结构侧面的氮氧化硅残留，所述回刻蚀过程中的偏压功率的取值范围为0瓦至5瓦，所述回刻蚀过程中通入的反应气体包括氧气、氦气、氢溴酸、四氟化碳和六氟化硫；
其中，所述进行回刻蚀，包括：
在第一阶段，通入氧气、氦气、氢溴酸、四氟化碳和六氟化硫，在低于150毫托的气压下进行刻蚀；
在第二阶段，通入氧气和氦气，在低于30毫托的气压下进行刻蚀。
2.根据权利要求1所述的方法，其特征在于，在所述第一阶段，所述氢溴酸的气体流速的取值范围为50SCCM至100SCCM。
3.根据权利要求2所述的方法，其特征在于，在所述第一阶段，所述四氟化碳的气体流速的取值范围为20SCCM至70SCCM。
4.根据权利要求3所述的方法，其特征在于，在所述第一阶段，所述六氟化硫的气体流速的取值范围为10SCCM至50SCCM。
5.根据权利要求1至4任一所述的方法，其特征在于，所述在所述控制栅多晶硅层上形成ONO，包括：
在所述控制栅多晶硅上通过CVD工艺沉积硅氧化物形成第一氧化层；
在所述第一氧化层上通过CVD工艺沉积硅氮化物形成氮化层；
在所述氮化层上通过CVD工艺沉积硅氧化物形成第二氧化层。
CN202110690553.4A 2021-06-22 2021-06-22 存储器件的制作方法 Active CN113506804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110690553.4A CN113506804B (zh) 2021-06-22 2021-06-22 存储器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110690553.4A CN113506804B (zh) 2021-06-22 2021-06-22 存储器件的制作方法

Publications (2)

Publication Number Publication Date
CN113506804A CN113506804A (zh) 2021-10-15
CN113506804B true CN113506804B (zh) 2023-07-04

Family

ID=78010302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110690553.4A Active CN113506804B (zh) 2021-06-22 2021-06-22 存储器件的制作方法

Country Status (1)

Country Link
CN (1) CN113506804B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797565B1 (en) * 2002-09-16 2004-09-28 Advanced Micro Devices, Inc. Methods for fabricating and planarizing dual poly scalable SONOS flash memory
US6962852B2 (en) * 2003-03-19 2005-11-08 Promos Technologies Inc. Nonvolatile memories and methods of fabrication
TWI455206B (zh) * 2009-12-18 2014-10-01 United Microelectronics Corp 蝕刻氧化層與氮化層之方法
US8034690B2 (en) * 2010-01-29 2011-10-11 United Microelectronics Corp. Method of etching oxide layer and nitride layer
CN108091562B (zh) * 2017-12-21 2020-06-16 上海华力微电子有限公司 Sonos存储器的ono刻蚀方法

Also Published As

Publication number Publication date
CN113506804A (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
US7410869B2 (en) Method of manufacturing a semiconductor device
US7179717B2 (en) Methods of forming integrated circuit devices
US7563662B2 (en) Processes for forming electronic devices including non-volatile memory
JP5068442B2 (ja) 半導体装置の製造方法
JP2004281662A (ja) 半導体記憶装置及びその製造方法
US8319273B2 (en) Self-aligned charge storage region formation for semiconductor device
JP2006310845A (ja) Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法
US7807580B2 (en) Triple poly-si replacement scheme for memory devices
JP2004214621A (ja) フラッシュメモリ素子の製造方法
JP4282692B2 (ja) 半導体装置の製造方法
CN106206598A (zh) 分栅式闪存器件制造方法
CN101197329A (zh) Sonos快闪存储器及其制作方法
US7608509B2 (en) Method of manufacturing a flash memory device having compensation members formed on edge portions of a tunnel oxide layer
CN111129024B (zh) 闪存器件的制造方法
US6495420B2 (en) Method of making a single transistor non-volatile memory device
US20040014269A1 (en) Method of manufacturing flash memory device
CN113506804B (zh) 存储器件的制作方法
US20070004099A1 (en) NAND flash memory device and method of manufacturing the same
CN111128705B (zh) 对硅氧化物和多晶硅的刻蚀方法
US7049236B2 (en) Method of manufacturing a semiconductor device
JP2008066725A (ja) Ｅｅｐｒｏｍ装置及びその製造方法
JP2009032808A (ja) 半導体装置
CN105140176B (zh) 一种半导体器件及其制造方法和电子装置
CN111653480A (zh) 应用于存储器件制备过程中的刻蚀方法
KR100869232B1 (ko) 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant