CN107293587B - 一种GaN/AlGaN栅槽低损伤刻蚀的方法 - Google Patents

一种GaN/AlGaN栅槽低损伤刻蚀的方法 Download PDF

Info

Publication number
CN107293587B
CN107293587B CN201710606114.4A CN201710606114A CN107293587B CN 107293587 B CN107293587 B CN 107293587B CN 201710606114 A CN201710606114 A CN 201710606114A CN 107293587 B CN107293587 B CN 107293587B
Authority
CN
China
Prior art keywords
gan
layer
etching
algan
multilayer epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710606114.4A
Other languages
English (en)
Other versions
CN107293587A (zh
Inventor
李俊焘
周阳
代刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201710606114.4A priority Critical patent/CN107293587B/zh
Publication of CN107293587A publication Critical patent/CN107293587A/zh
Application granted granted Critical
Publication of CN107293587B publication Critical patent/CN107293587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种GaN/AlGaN栅槽低损伤刻蚀的方法,包括如下步骤:提供一半导体衬底;在半导体衬底上形成GaN/AlGaN多层外延材料层,所述多层外延材料层依次包括缓冲层、多层外延层、帽层;在帽层表面形成刻蚀阻挡层,图形化刻蚀阻挡层,使预设的多层外延材料层表面暴露出来形成凹槽;暴露出来的多层外延材料层的表面浸没于含有HBr与He的刻蚀气体中;将刻蚀气体激发成等离子体,以刻蚀多层外延材料至指定深度形成栅槽。本发明采用HBr与He混合气体作为刻蚀气体,可减少刻蚀过程中的侧向腐蚀,He作为惰性气体,可避免引入Ar或N2而导致的材料表面性能改变,从而获得清洁、平整、低损伤的GaN/AlGaN结构图形。

Description

一种GaN/AlGaN栅槽低损伤刻蚀的方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种GaN/AlGaN栅槽低损伤刻蚀的方法。
背景技术
GaN材料具有禁带宽度宽、高电子迁移率、击穿电场高、输出功率大且耐高温的特点,基于GaN材料的AlGaN/GaN高电子迁移率晶体管(HEMT)可以工作在高压下,导通电阻小,在最近十几年成为了微波功率器件及电路领域的研究热点。
常规工艺制作的AlGaN/GaN HEMT均为耗尽型(阈值电压Vth<0V)。因为要使用负的开启电压,耗尽型HEMT比增强型(Vth>0V)HEMT电路设计要复杂得多,这增加了HEMT电路的成本。目前,主要解决AlGaN/GaN HEMT的阈值电压小于零的方法是采用刻蚀凹栅,刻蚀凹栅能降低栅极到沟道的距离从而提高栅极对于沟道的控制,能够有效提高器件的阈值电压。同时,凹栅刻蚀能够提高器件跨导,提高AlGaN/GaN的高频性能,减少由于栅长减短而引起的短沟道效应。
现有凹栅型AlGaN/GaN HEMT器件的刻蚀工艺均存在等离子体对界面的损伤,在等离子刻蚀工艺中,采用Cl2/Ar气体刻蚀的技术比较成熟,主要应用在台面刻蚀,其刻蚀损伤限制了其在凹栅刻蚀时的应用。
部分学者提出采用Cl2/Ar/C2H4混合气体刻蚀,通过引入小流量具有钝化缓冲作用的C2H4降低离子物理轰击作用,从而达到减小凹栅刻蚀表面粗糙度并降低刻蚀损伤的作用;也有部分学者提出采用BCl3/Cl2/Ar或在Cl2/Ar刻蚀后采用N2等离子体处理的方式修复由等离子体刻蚀带来的元素失配;减少对其氯气或碳的氟化物通常作为主刻蚀气体。
然而通过俄歇电子能谱及X射线吸收谱等发现在纯Ar等离子体刻蚀条件下即会产生GaN的N元素被选择性刻蚀,从而形成Ga面形成悬挂键,当暴露在空气环境中时表面极易形成氧化形成Ga-O键。因此Ⅲ-Ⅴ族化合物的刻蚀损伤主要源自于等离子体对于材料表面的物理轰击。所以,急需研究出一种低损伤凹栅刻蚀工艺,以避免因栅槽刻蚀工艺导致的HEMT器件电性和良率降低的问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种GaN/AlGaN栅槽低损伤刻蚀的方法,降低了钝化层刻蚀粒子对GaN/AlGaN帽层材料的影响,即降低的栅槽刻蚀损伤,提高了HEMT器件电性和良率。
为实现上述目的,本发明提供了一种GaN/AlGaN栅槽低损伤刻蚀的方法,包括如下步骤:
(1)在一半导体衬底上生长形成GaN/AlGaN多层外延材料层,所述GaN/AlGaN多层外延材料层包括缓冲层、位于缓冲层表面上的多层外延层、位于多层外延多层表面上的帽层,然后在GaN/AlGaN多层外延材料层的帽层表面上覆盖一层刻蚀阻挡层;
(2)将所述刻蚀阻挡层的中间部分进行图形化,使得刻蚀阻挡层中间部分对应的GaN/AlGaN多层外延材料层的帽层表面暴露出来,形成一个凹槽;刻蚀的位置为预设需要被暴露出来的部分;
(3)将暴露出来帽层的表面浸没于刻蚀气体中,刻蚀气体中包含有HBr与He;
(4)将步骤(3)中所述的刻蚀气体激发成等离子体,用于将刻蚀暴露出来的GaN/AlGaN多层外延材料层沿凹槽的宽度继续刻蚀到指定深度,形成栅槽结构。
步骤(3)中,GaN/AlGaN多层外延材料层的帽层表面浸没于刻蚀气体时,刻蚀气体中:HBr流量为50~250sccm,He流量为50~500sccm。
步骤(3)中,刻蚀气体中HBr与He的体积比为1:1~1:6。
步骤(4)中,将所述刻蚀气体激发成等离子体时,反应室压力为1~100mT,离子体源功率为300~700瓦,偏置电压为100~400伏。
所述GaN/AlGaN多层外延材料层的缓冲层可以是未掺杂GaN,也可以是轻掺杂GaN。
所述GaN/AlGaN多层外延材料层的多层外延层和帽层是多层不同性质的AlGaN层。
在本发明实施过程中,GaN/AlGaN多层外延材料层依次形成的过程是:
在半导体衬底上形成未掺杂GaN外延层;
在未掺杂GaN外延层的上表面依次形成多层不同性质的AlGaN层;
在AlGaN层上表面形成刻蚀阻挡层。
作为可选的技术方案,所述半导体衬底可以是Si,蓝宝石或SiC。
作为可选的技术方案,所述刻蚀阻挡层的材料可以为氮化硅、光刻胶、金属硬掩膜、介电质硬掩膜或其它多层掩膜等。
本发明的有益效果如下:
本发明选取HBr作为刻蚀的主要化学反应气体,并采用He进行物理轰击,可以形成清洁、平整、陡直且无侧壁损伤的GaN/AlGaN栅槽。
附图说明
图1 为本发明的实施步骤示意图。
图2为本发明在半导体衬底上生长了GaN/AlGaN多层外延材料层的结构示意图。
图3为本发明在GaN/AlGaN多层外延材料层表面覆盖刻蚀阻挡层的结构示意图。
图4为本发明刻蚀形成凹槽的结构示意图。
图5为本发明形成的栅槽结构示意图。
图6为本发明刻蚀得到结构的截面示意图。
其中,附图标记如下:110为半导体衬底,121为GaN/AlGaN多层外延材料层中的未掺杂GaN外延缓冲层;122为多层外延层中的未掺杂AlGaN隔离层,123为多层外延层中的Si掺杂AlGaN层,124为未掺杂AlGaN帽层,130为刻蚀阻挡层,210为凹槽,220栅槽;S110-S150为刻蚀的实施步骤。
具体实施方式
下面结合附图对本发明提供的刻蚀GaN/AlGaN多层外延材料的方法具体实施方式做详细说明。
如图1所示,本发明具体实施方式的实施步骤示意图,具体步骤如下:
步骤S110,提供半导体衬底,在一半导体衬底上生长形成GaN/AlGaN多层外延材料层,所述GaN/AlGaN多层外延材料层包括缓冲层、位于缓冲层表面上的多层外延层、位于多层外延多层表面上的帽层,然后在GaN/AlGaN多层外延材料层的帽层表面上覆盖一层刻蚀阻挡层;
步骤S120,在所述GaN/AlGaN多层外延材料层的表面形成刻蚀阻挡层;
步骤S130,图形化所述刻蚀阻挡层,使得刻蚀阻挡层的预定部分对应的GaN/AlGaN多层外延材料层的帽层表面暴露出来,形成一个凹槽;
步骤S140,将暴露出来帽层的表面浸没于刻蚀气体中,刻蚀气体中包含有HBr与He;
步骤S150,将刻蚀气体激发成等离子体,用于将刻蚀暴露出来的GaN/AlGaN多层外延材料层沿凹槽的宽度继续刻蚀到指定深度,形成栅槽结构。
如图2-6所示,为本发明的工艺步骤中每一步的示意图。其中,图2为步骤S110之后的具体结构示意图。
提供一半导体衬底110,在该半导体衬底110上形成GaN/AlGaN多层外延材料层。所述半导体衬底110可以是Si衬底或者蓝宝石或SiC衬底。
所述GaN/AlGaN多层外延材料层主要包括未掺杂GaN外延层121,在未掺杂GaN外延层121的上表面依次形成未掺杂AlGaN隔离层122、Si掺杂AlGaN层123、未掺杂AlGaN帽层124。
如图3所示,参考步骤S120,在所述GaN/AlGaN多层外延材料层的表面覆盖刻蚀阻挡层130。所述刻蚀阻挡层130的材料可以选用Si3N4,其本身也可以做为HEMT的钝化层,所述刻蚀阻挡层130的材料也可以是光刻胶、金属硬掩膜、介电质硬掩膜或其它多层掩膜等本领域内常见的用于进行刻蚀阻挡的材料。
如图4所示,参考步骤S130,图形化所述刻蚀阻挡层130,即在该刻蚀阻挡层上形成凹槽210,以使预设图形的GaN/AlGaN多层外延材料层暴露出来。所述图形化的刻蚀阻挡层可以采用本领域内常见的光刻与刻蚀的方法。此步骤实施完毕后,于所述相GaN/AlGaN多层外延材料层的表面形成刻蚀阻挡图形。
如图5所示,参考步骤S140,采用等离子体刻蚀方法,使露出的GaN/AlGaN多层外延材料层的表面浸没于含有HBr与He的混合气氛形成的刻蚀气体中继续刻蚀。
参考步骤S150,将混合气氛形成的刻蚀气体激发成等离子体,以刻蚀露出的GaN/AlGaN多层外延材料层至指定深度形成栅槽220。
采用本发明上述步骤进行刻蚀后,得到的结构如图6所示。
上述等离子体刻蚀方法为本领域常见的方法,本实施例中采用HBr,所采用的工艺条件和参数可以是:反应室1~100mT(1mT=0.133Pa)、等离子体激发的源功率为300~700瓦,偏置电压为100~400伏。HBr流量为50~250sccm(1sccm=1毫升/分钟),He流量为50~500sccm。HBr与He的体积比可以为1:1~1:6,本实施例中HBr与He大致为1:2。
在等离子体刻蚀过程中,以HBr为主的腐蚀性气体参与GaN/AlGaN材料的刻蚀,与Cl2或碳的氟化物刻蚀相比更温和,而He的相对原子质量远小于Ar,因此其物理轰击损伤能够得到极大的降低,实验表明采用HBr作为主刻蚀气体的程式获得的刻蚀损伤最佳。
综上所述,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种GaN/AlGaN栅槽低损伤刻蚀的方法,其特征在于包括如下步骤:
(1)在一半导体衬底上形成GaN/AlGaN多层外延材料层,所述GaN/AlGaN多层外延材料层包括缓冲层、位于缓冲层表面上的多层外延层、位于多层外延层表面上的帽层,然后在GaN/AlGaN多层外延材料层的帽层表面上覆盖一层刻蚀阻挡层;
(2)将所述刻蚀阻挡层的中间部分进行图形化,使得刻蚀阻挡层中间部分对应的GaN/AlGaN多层外延材料层的帽层表面暴露出来,形成一个凹槽;刻蚀的位置为预设需要被暴露出来的部分;
(3)将暴露出来帽层的表面浸没于刻蚀气体中,刻蚀气体采用HBr作为刻蚀的主要化学反应气体且采用He作为物理轰击气体,其中, HBr与He的体积比为1:1~1:6;
(4)将步骤(3)中所述的刻蚀气体激发成等离子体,用于将刻蚀暴露出来的GaN/AlGaN多层外延材料层沿凹槽的宽度继续刻蚀到指定深度,形成栅槽结构。
2.根据权利要求1所述的GaN/AlGaN栅槽低损伤刻蚀方法,其特征在于:步骤(3)中,GaN/AlGaN多层外延材料层的帽层表面浸没于刻蚀气体时,刻蚀气体中:HBr流量为50~250sccm,He流量为50~500sccm。
3.根据权利要求1所述的GaN/AlGaN栅槽低损伤刻蚀方法,其特征在于:步骤(4)中,将所述刻蚀气体激发成等离子体时,反应室压力为1~100mT,离子体源功率为300~700瓦,偏置电压为100~400伏。
4.根据权利要求1所述的GaN/AlGaN栅槽低损伤刻蚀方法,其特征在于:所述GaN/AlGaN多层外延材料的缓冲层是未掺杂GaN,或者轻掺杂GaN。
5.根据权利要求1所述的GaN/AlGaN栅槽低损伤刻蚀方法,其特征在于:所述多层外延层包括未掺杂AlGaN隔离层和Si掺杂AlGaN层,所述帽层采用未掺杂AlGaN。
6.根据权利要求1所述的GaN/AlGaN栅槽低损伤刻蚀方法,其特征在于:所述刻蚀阻挡层的材料为光刻胶、或金属硬掩膜、或介电质硬掩膜。
CN201710606114.4A 2017-07-24 2017-07-24 一种GaN/AlGaN栅槽低损伤刻蚀的方法 Active CN107293587B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710606114.4A CN107293587B (zh) 2017-07-24 2017-07-24 一种GaN/AlGaN栅槽低损伤刻蚀的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710606114.4A CN107293587B (zh) 2017-07-24 2017-07-24 一种GaN/AlGaN栅槽低损伤刻蚀的方法

Publications (2)

Publication Number Publication Date
CN107293587A CN107293587A (zh) 2017-10-24
CN107293587B true CN107293587B (zh) 2023-07-28

Family

ID=60102853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710606114.4A Active CN107293587B (zh) 2017-07-24 2017-07-24 一种GaN/AlGaN栅槽低损伤刻蚀的方法

Country Status (1)

Country Link
CN (1) CN107293587B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591326B (zh) * 2017-08-29 2019-11-05 成都海威华芯科技有限公司 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法
CN114242583B (zh) * 2021-12-22 2023-03-21 江苏第三代半导体研究院有限公司 AlGaN材料的刻蚀方法及其应用
CN116314006B (zh) * 2023-05-26 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579001A (zh) * 2012-08-03 2014-02-12 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486068B2 (en) * 1998-01-08 2002-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor laser diodes
US8885683B2 (en) * 2011-12-21 2014-11-11 Canon Kabushiki Kaisha Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof
FR3017241B1 (fr) * 2014-01-31 2017-08-25 Commissariat Energie Atomique Procede de gravure plasma

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579001A (zh) * 2012-08-03 2014-02-12 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Also Published As

Publication number Publication date
CN107293587A (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
JP5071377B2 (ja) 化合物半導体装置及びその製造方法
KR101813177B1 (ko) 고전자이동도 트랜지스터 및 그 제조방법
US9136107B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6340137B2 (ja) 高電子移動度トランジスタ
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN103715086A (zh) 一种增强型器件的制造方法
CN107293587B (zh) 一种GaN/AlGaN栅槽低损伤刻蚀的方法
US20230106300A1 (en) GaN VERTICAL-CHANNEL JUNCTION FIELD-EFFECT TRANSISTORS WITH REGROWN p-GaN BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION (MOCVD)
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
CN107591326B (zh) 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法
JP2008244324A (ja) 窒化物化合物半導体層のエッチング方法及びその方法を用いて製造された半導体デバイス
CN106257686A (zh) 半导体器件及其制造方法
JP2010067670A (ja) ウェル構造,その形成方法および半導体デバイス
JP2008010461A (ja) ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
WO2015198512A1 (ja) 半導体装置およびその製造方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
WO2019104012A1 (en) Recessed solid state apparatus
CN109755308B (zh) 半导体结构和高电子迁移率晶体管的制造方法
CN207425861U (zh) 一种GaN/AlGaN栅槽结构
JP2007329154A (ja) 窒化物半導体装置の製造方法
US20230134698A1 (en) Apparatus and method to control threshold voltage and gate leakage current for gan-based semiconductor devices
TWI791364B (zh) 常關型氮化鎵元件的製造方法
CN110875379A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant