CN108054235A - 一种自对准双台面器件结构制作方法 - Google Patents
一种自对准双台面器件结构制作方法 Download PDFInfo
- Publication number
- CN108054235A CN108054235A CN201711215413.1A CN201711215413A CN108054235A CN 108054235 A CN108054235 A CN 108054235A CN 201711215413 A CN201711215413 A CN 201711215413A CN 108054235 A CN108054235 A CN 108054235A
- Authority
- CN
- China
- Prior art keywords
- dual stage
- photoresist
- stage face
- device architecture
- face device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 238000001259 photo etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000010992 reflux Methods 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000003491 array Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000001000 micrograph Methods 0.000 description 4
- 201000002161 intrahepatic cholestasis of pregnancy Diseases 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 210000003739 neck Anatomy 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明为一种自对准双台面器件结构制作方法，基于光刻胶回流工艺实现了一步光刻制备出双台面器件结构，且双台面中心自动对准；本发明的优点：省去了一步光刻，提升了流片效率，降低流片成本；大台面与小台面边沿间距可以小于1um，且边沿间距可以调节光刻胶回流工艺控制，特别适合高占空比的焦平面阵列制备。
Description
技术领域
本发明属于半导体光电器件应用领域，具体涉及一种自对准双台面器件结构制作方法。
背景技术
宽禁带半导体材料广泛应用于紫外波段的光电器件，典型材料有GaN、SiC、ZnO等。利用宽禁带材料的雪崩击穿效应制备的APD (Avalanche Photodiode) 光探测器件具备极高的雪崩增益，可以探测微弱紫外光甚至紫外单光子，广泛应用于环境监测、医疗设备等领域。
基于宽禁带材料的APD器件结构一般为台面结构，高场雪崩时容易发生台面侧壁吸收复合漏电与边沿击穿。为实现10^5以上的高雪崩增益，文献（Appl. Phys. Lett. 94，221109（2009））提出了GaN APD的双台面器件结构，并验证了双台面器件结构可以有效降低器件的侧壁漏电，防止边沿击穿。文献（IEEE Journal of Quantum Electronics, 2009,45（12）：1524-1528）进一步验证了双台面结构可以有效降低SiC APD的漏电流，抑制边沿击穿，表明双台面器件结构的通用性和有效性。
双台面器件结构如图1所示，目前的实现手段均是通过两次光刻和两次刻蚀实现，第一步光刻和刻蚀形成大台面，第二步光刻和刻蚀形成小台面。基于两次光刻的双台面工艺的不足之处：
1.引入了光刻套准步骤，每个片子的套准误差不同，降低了工艺良率，也影响了芯片的片间一致性。两次套刻的套准误差使得小台面偏离大台面的中心，如果套准误差较大，将使得小台面靠近大台面一侧，器件结构失效。
2.存在二次刻蚀问题。第一步光刻和刻蚀，形成大台面。第二步光刻和刻蚀，形成了小台面，但第一步的大台面被二次刻蚀，大台面的有效深度不容易控制。
3.考虑到套刻容差，大台面与小台面的直径差要大于2倍正常套刻误差。如对接触式曝光，一般套刻误差在2um到3um，那么大台面的直径就需要比小台面大6um以上，才能保证小台面和大台面的套准。考虑到小台面的直径才是器件的有效面积，双台面结构虽然能提升器件性能，但极大降低了焦平面器件阵列的占空比，浪费了芯片面积。
发明内容
基于上述技术问题，本发明提出了一种自对准双台面器件结构制作方法，利用光刻胶的高温回流工艺，只需一步光刻两次刻蚀即可形成双台面器件结构。由于光刻胶是由有机溶剂、聚合物树脂和光敏剂组成的溶液，旋涂前烘后在一定温度下又是一种软性材料，具有很好的回流效果。不同的光刻胶具有不同的软化温度和回流特性，广泛应用于微透镜、平坦化等应用领域。
本发明的技术方案如下：
一种自对准的双台面器件结构制作方法，其特征在于步骤包括：
步骤1，旋涂光刻胶，光刻后形成小台面光刻图形，图形直径Φ1；
步骤2，利用光刻胶做掩膜，干法刻蚀形成小台面结构；
步骤3，光刻胶高温回流，光刻胶软化熔融流动，自动覆盖小台面侧壁，图形直径增大为Φ2；
步骤4，二次干法刻蚀，形成大台面结构；
步骤5，去除光刻胶，完成自对准双台面器件结构制备。
在上述制作过程中，所述光刻胶可以选用AZ4620。
在光刻胶高温回流工艺中，工艺条件为热板150度-200度，持续5min到10min。
根据上述步骤，本发明制得的自对准双台面器件结构，主要发明在于引入光刻胶高温回流工艺原位增大光刻图形尺寸，大台面自动对准小台面，从而实现了一步光刻两次刻蚀制备双台面结构。
本发明的有益效果如下：
1.大台面与小台面精确对准。小台面光刻掩膜经高温回流后自然增大形成大台面，保证了大台面与小台面的精确对准。
2.大台面直径尺寸精确可控。只需要控制光刻胶回流工艺的温度和时间，即可精确控制大台面的尺寸。通过合理的工艺参数，大台面与小台面的边沿间距可以控制在1um左右，既实现了双台面，又有效增加了双台面器件焦平面阵列的占空比，极大利用了芯片面积。
3.相比常规双台面工艺，自对准的双台面工艺只需要一步光刻，有效降低了器件成本，提升了流片效率。
附图说明
图1为现有的双台面器件结构示意图。
图2为实施例中用于制造双台面的外延材料结构示意图。
图3为实施例中光刻、干法刻蚀制备小台面示意图，小台面直径Φ1。
图4为实施例中光刻胶回流工艺完成后的器件结构示意图，Φ2为光刻胶回流后的尺寸。
图5为实施例中芯片在光刻胶回流工艺完成后的显微镜照片。
图6为实施例中大台面干法刻蚀示意图，利用回流光刻胶做刻蚀掩膜。
图7为实施例中去除回流光刻胶后的双台面器件结构示意图。
图8的左侧为自对准双台面工艺完成后的双台面器件阵列显微镜照片，右侧为双台面单元器件在大倍率显微镜下的照片。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采用的技术手段及功效，以下结合发明实例阐述本发明的具体实施方式。
选取PIN结构GaN材料，如图2所示。本发明的自对准双台面器件结构制作方法对应的一种实施方式如下：
步骤1，在P掺杂层上制备小台面光刻图形4，如图3所示。
实施中选用光刻胶为AZ4620，光刻胶旋涂条件为：2000转，30秒。经100度，150秒前烘后光刻曝光40秒、显影液显影2min后形成小台面光刻图形4。所制得的光刻图形4厚度约10um，具备良好的刻蚀阻挡能力。
步骤2，ICP干法刻蚀制备小台面，如图3所示。
实施中选用Cl2:Ar做干法刻蚀气体，将GaN材料的P掺杂层1完全刻穿。GaN与光刻胶的刻蚀选择比约1:2，一般P掺杂层1的厚度小于500nm，光刻胶刻蚀厚度小于1um，不影响光刻胶回流。
步骤3，光刻胶高温回流，如图4所示。
实施中将芯片置于150度到200度的热板上，回流5分钟到10min。AZ4620光刻胶在热板上软化，在熔融状态下逐渐覆盖小台面的侧壁，熔融光刻胶进一步流动后得到图4的形状。光刻胶回流结束后的直径Φ2与光刻胶回流工艺的温度、时间密切相关。
图5为实施实例中芯片上光刻胶回流后的显微镜照片，可以看到光刻胶完全包围了小台面侧壁，呈半球形状。
步骤4，二次ICP干法刻蚀制备大台面，如图6所示。
利用光刻胶回流做为大台面刻蚀掩膜，选用Cl2:Ar做干法刻蚀气体，ICP刻蚀，将GaN材料的I本征层2完全刻穿，并进一步刻蚀到N掺杂层，如图7所示。
步骤5，去除光刻胶，得到自对准的双台面器件结构，如图7所示。
采用O2等离子体，400W，15min去除光刻胶。
图8为自对准双台面器件阵列去胶厚的显微镜照片，小台面直径为24.8um，大台面直径为27.0um，表明本发明的自对准双台面通过合理的光刻胶回流条件，大台面边沿距小台面仅多1um，既实现了双台面的低漏电、抑制了电极边沿击穿，又可以得到高占空比的双台面焦平面阵列。
以上所述的实施例仅为了说明本发明的技术思想及特点，其目的在于使本领域的技术人员能够了解本发明的内容并据以实施，本发明的范围不仅局限于上述具体实施例，即凡依本发明所揭示的精神所作的同等变化或修饰，仍涵盖在本发明的保护范围。
Claims (4)
1.一种自对准双台面器件结构制作方法，其特征在于：利用光刻胶回流工艺增大光刻图形尺寸，实现一步光刻制备出自对准双台面器件结构。
2.根据权利要求1所述的自对准双台面器件结构制作方法，其特征在于步骤包括：
步骤1，旋涂光刻胶，光刻后形成小台面光刻图形，图形直径Φ1；
步骤2，利用光刻胶做掩膜，干法刻蚀形成小台面结构；
步骤3，光刻胶高温回流，光刻胶软化熔融流动，自动覆盖小台面侧壁，图形直径增大为Φ2，Φ1＜Φ2；
步骤4，二次干法刻蚀，形成大台面结构；
步骤5，去除光刻胶，完成自对准双台面器件结构制备。
3.根据权利要求1所述的自对准双台面器件结构制作方法，其特征在于：所述光刻胶选用AZ4620。
4.根据权利要求1所述的自对准双台面器件结构制作方法，其特征在于：所述光刻胶高温回流工艺条件为热板150度-200度，持续5min到10min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711215413.1A CN108054235B (zh) | 2017-11-28 | 2017-11-28 | 一种自对准双台面器件结构制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711215413.1A CN108054235B (zh) | 2017-11-28 | 2017-11-28 | 一种自对准双台面器件结构制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054235A true CN108054235A (zh) | 2018-05-18 |
| CN108054235B CN108054235B (zh) | 2019-08-20 |
Family
ID=62120812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711215413.1A Expired - Fee Related CN108054235B (zh) | 2017-11-28 | 2017-11-28 | 一种自对准双台面器件结构制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054235B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047801A (zh) * | 2019-04-19 | 2019-07-23 | 京东方科技集团股份有限公司 | 阵列基板制备方法及阵列基板 |
| CN110335812A (zh) * | 2019-06-28 | 2019-10-15 | 中国电子科技集团公司第十一研究所 | 一种碲镉汞台面成型方法 |
| CN113224209A (zh) * | 2020-02-05 | 2021-08-06 | 凌巨科技股份有限公司 | 太阳能电池缓坡结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5618384A (en) * | 1995-12-27 | 1997-04-08 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist |
| CN103065941A (zh) * | 2012-12-26 | 2013-04-24 | 无锡沃浦光电传感科技有限公司 | 半导体器件制备台面缓坡的方法 |
| CN105584985A (zh) * | 2014-10-20 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
-
2017
- 2017-11-28 CN CN201711215413.1A patent/CN108054235B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5618384A (en) * | 1995-12-27 | 1997-04-08 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist |
| CN103065941A (zh) * | 2012-12-26 | 2013-04-24 | 无锡沃浦光电传感科技有限公司 | 半导体器件制备台面缓坡的方法 |
| CN105584985A (zh) * | 2014-10-20 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047801A (zh) * | 2019-04-19 | 2019-07-23 | 京东方科技集团股份有限公司 | 阵列基板制备方法及阵列基板 |
| CN110047801B (zh) * | 2019-04-19 | 2021-11-30 | 京东方科技集团股份有限公司 | 阵列基板制备方法及阵列基板 |
| CN110335812A (zh) * | 2019-06-28 | 2019-10-15 | 中国电子科技集团公司第十一研究所 | 一种碲镉汞台面成型方法 |
| CN113224209A (zh) * | 2020-02-05 | 2021-08-06 | 凌巨科技股份有限公司 | 太阳能电池缓坡结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054235B (zh) | 2019-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8384179B2 (en) | Black silicon based metal-semiconductor-metal photodetector | |
| CN108054235B (zh) | 一种自对准双台面器件结构制作方法 | |
| WO2016206236A1 (zh) | 低温多晶硅背板及其制造方法和发光器件 | |
| JP2005310830A (ja) | 太陽電池および太陽電池の製造方法 | |
| US20150228837A1 (en) | Photodetector and method of facricating the same | |
| US9029049B2 (en) | Method for processing a carrier, a carrier, an electronic device and a lithographic mask | |
| KR101544657B1 (ko) | 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치 | |
| WO2015035829A1 (zh) | Tft及其制作方法、阵列基板及其制作方法、x射线探测器和显示装置 | |
| WO2019169885A1 (zh) | 一种阵列基板的制造方法和阵列基板 | |
| JP2010074134A (ja) | 異なるドープ部分を備えた太陽電池およびその製造方法 | |
| US9666682B2 (en) | Reverse conduction insulated gate bipolar transistor (IGBT) manufacturing method | |
| JP2011023690A (ja) | 選択エミッタ構造の電極パターンのアラインメント方法 | |
| US20110204374A1 (en) | Thin film diode and method for fabricating the same | |
| WO2014169518A1 (zh) | 光电二极管及其制造方法、x射线探测器基板及其制造方法 | |
| WO2018205596A1 (zh) | 薄膜晶体管及其制造方法、阵列基板、显示面板及显示装置 | |
| CN111599879B (zh) | Pin感光器件及其制作方法、及显示面板 | |
| US7749874B2 (en) | Deep implant self-aligned to polysilicon gate | |
| WO2020187237A1 (zh) | 薄膜晶体管及其制备方法和显示装置 | |
| KR102423679B1 (ko) | 표시 장치 제조 방법 | |
| WO2022141493A1 (zh) | 一种阵列基板及其制备方法 | |
| JPH05326900A (ja) | 固体撮像装置とその製造方法 | |
| KR101161807B1 (ko) | 플라즈마 도핑과 확산을 이용한 후면접합 태양전지의 제조방법 및 그 태양전지 | |
| JP2009238769A (ja) | 薄膜フォトダイオード及び表示装置 | |
| WO2011087068A1 (ja) | アバランシェフォトダイオード及びその製造方法 | |
| US8921149B2 (en) | Aligning successive implants with a soft mask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190820 Termination date: 20201128 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |