JPH06208220A - マスクパターンの作成方法 - Google Patents
マスクパターンの作成方法Info
- Publication number
- JPH06208220A JPH06208220A JP265793A JP265793A JPH06208220A JP H06208220 A JPH06208220 A JP H06208220A JP 265793 A JP265793 A JP 265793A JP 265793 A JP265793 A JP 265793A JP H06208220 A JPH06208220 A JP H06208220A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- pattern
- parts
- wafer
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造で使用されるマ
スクパターンの作成、特に一括露光装置におけるマスク
パターンに関するもので、ウェハ外周部にかかるパター
ンが欠けパターンになるにもかかわらず、欠けが少ない
場合転写されたデバイスが良品となることを防止するこ
とを目的とする。 【構成】 本発明は、前述した欠けパターンとなる部
分、即ちウェハ５の外周部がデバイスパターンＡ内を通
過するようなパターン部上に、回路として機能しないよ
うなパターン即ちダミーパターンＢを付加するようにし
たものである。
スクパターンの作成、特に一括露光装置におけるマスク
パターンに関するもので、ウェハ外周部にかかるパター
ンが欠けパターンになるにもかかわらず、欠けが少ない
場合転写されたデバイスが良品となることを防止するこ
とを目的とする。 【構成】 本発明は、前述した欠けパターンとなる部
分、即ちウェハ５の外周部がデバイスパターンＡ内を通
過するようなパターン部上に、回路として機能しないよ
うなパターン即ちダミーパターンＢを付加するようにし
たものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造に
おいて使用される一括露光装置用マスク（マスタマス
ク）のパターン作成方法に関するものである。
おいて使用される一括露光装置用マスク（マスタマス
ク）のパターン作成方法に関するものである。
【０００２】
【従来の技術】半導体装置（デバイス）の製造工程の一
つとして、周知のように、ウェハ（半導体基板）上に塗
布されたレジストに露光装置により光を照射してパター
ンを焼き付ける処理があるが、そのパターンはフォトマ
スク上に描かれているパターンが転写されるものであ
る。いわゆる写真技術と同様の処理を行なう。この露光
方法には、密着露光法や反射投影露光法などの一括転写
法と、縮小投影露光法（通常ステッパーと呼ばれてい
る）があり、前者は一般にウェハ全体に対応する原寸マ
スクを用いて、照射スリットをずらしながら１枚のウェ
ハ全部を一括露光するものであり、後者は数個のデバイ
ス対応のレチクルと呼ばれる拡大マスクを用いて、ウェ
ハをずらしつつ露光していく。このことから解るよう
に、前者は後者より解像度は劣るが処理時間は早く、後
者はその逆で解像度は優れているが処理に時間がかか
る。従って通常半導体装置の製造に当たっては、前記両
方の方法を目的に応じて使い分け混用して処理してい
る。
つとして、周知のように、ウェハ（半導体基板）上に塗
布されたレジストに露光装置により光を照射してパター
ンを焼き付ける処理があるが、そのパターンはフォトマ
スク上に描かれているパターンが転写されるものであ
る。いわゆる写真技術と同様の処理を行なう。この露光
方法には、密着露光法や反射投影露光法などの一括転写
法と、縮小投影露光法（通常ステッパーと呼ばれてい
る）があり、前者は一般にウェハ全体に対応する原寸マ
スクを用いて、照射スリットをずらしながら１枚のウェ
ハ全部を一括露光するものであり、後者は数個のデバイ
ス対応のレチクルと呼ばれる拡大マスクを用いて、ウェ
ハをずらしつつ露光していく。このことから解るよう
に、前者は後者より解像度は劣るが処理時間は早く、後
者はその逆で解像度は優れているが処理に時間がかか
る。従って通常半導体装置の製造に当たっては、前記両
方の方法を目的に応じて使い分け混用して処理してい
る。
【０００３】前述した縮小露光装置で使用するレチクル
は図２に示すように、その処理能力を向上させるため
に、レチクル１の中にデバイスパターン（通常１チップ
分）Ａを、露光可能領域内で外形が長方形（図２では殆
ど正方形に描いてあるが、要するに四角形である）にな
る範囲内で最大となるように配置（図２の例では９個を
３×３に配置）し、その回りに遮光帯２を設けている。
このレチクル１中にデバイスパターンＡの集まり（図２
では９個即ち９チップ分）をショット４と呼ぶ。
は図２に示すように、その処理能力を向上させるため
に、レチクル１の中にデバイスパターン（通常１チップ
分）Ａを、露光可能領域内で外形が長方形（図２では殆
ど正方形に描いてあるが、要するに四角形である）にな
る範囲内で最大となるように配置（図２の例では９個を
３×３に配置）し、その回りに遮光帯２を設けている。
このレチクル１中にデバイスパターンＡの集まり（図２
では９個即ち９チップ分）をショット４と呼ぶ。
【０００４】一方、一括露光装置で使用するマスク（マ
スタマスク）は図３に示すように、前述したショット４
（即ち図２の例では９チップ分）を１組として、ウェハ
５全体に露光できる数だけ組み合わせ形成してある。
スタマスク）は図３に示すように、前述したショット４
（即ち図２の例では９チップ分）を１組として、ウェハ
５全体に露光できる数だけ組み合わせ形成してある。
【０００５】このように、ショット４を１組として構成
している理由は、露光装置のアライメントマーク（位置
合わせのためのマーク）がショットを基準にして配置さ
れており、それと対応するようにマスタマスク３上にア
ライメントマークを含んでパターンを配置するために
は、デバイスパターンＡを１単位としたのでは、多種の
デバイスパターンを用意する必要が生じ、また、マスタ
マスク３上へのデバイスパターンＡの配列が複雑になる
からである。
している理由は、露光装置のアライメントマーク（位置
合わせのためのマーク）がショットを基準にして配置さ
れており、それと対応するようにマスタマスク３上にア
ライメントマークを含んでパターンを配置するために
は、デバイスパターンＡを１単位としたのでは、多種の
デバイスパターンを用意する必要が生じ、また、マスタ
マスク３上へのデバイスパターンＡの配列が複雑になる
からである。
【０００６】
【発明が解決しようする課題】しかしながら、以上述べ
たレチクル及びマスタマスクを使用すると、図３（ｂ）
に示す様に、ウェハ５よりはみ出た欠けデバイスパター
ンＡa がウェハ５の外周部分に生じる。この欠けデバイ
スパターンＡa で転写された部分のチップは不良品であ
り、組立工程の電気特性検査において、大部分の物が不
良と判定されるのであるが、図３（ｂ）Ａa1の様に欠け
領域の小さい物は、電気特性検査において、良品と判定
される事があった。この電気特性検査を良品で通過して
しまう欠けデバイスを除去するため、外観検査を行ない
選別するなどの対策を行なっているが、人手にたよる部
分が多く煩雑であり、品質管理上問題があった。
たレチクル及びマスタマスクを使用すると、図３（ｂ）
に示す様に、ウェハ５よりはみ出た欠けデバイスパター
ンＡa がウェハ５の外周部分に生じる。この欠けデバイ
スパターンＡa で転写された部分のチップは不良品であ
り、組立工程の電気特性検査において、大部分の物が不
良と判定されるのであるが、図３（ｂ）Ａa1の様に欠け
領域の小さい物は、電気特性検査において、良品と判定
される事があった。この電気特性検査を良品で通過して
しまう欠けデバイスを除去するため、外観検査を行ない
選別するなどの対策を行なっているが、人手にたよる部
分が多く煩雑であり、品質管理上問題があった。
【０００７】この発明は、以上述べた、ウェハよりはみ
出た欠けデバイスパターンが、後工程の電気特性検査に
おいて良品と判定されるという問題点を除去するため、
ダミーパターンを形成して欠けデバイスパターンが電気
特性検査において必ず不良品と判定される様な、マスク
パターン作成方法を提供する事を目的とする。
出た欠けデバイスパターンが、後工程の電気特性検査に
おいて良品と判定されるという問題点を除去するため、
ダミーパターンを形成して欠けデバイスパターンが電気
特性検査において必ず不良品と判定される様な、マスク
パターン作成方法を提供する事を目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に本発明は、マスタマスクのパターン作成において、前
述したウェハ外周部で欠けデバイスとなるデバイスパタ
ーン部に、回路パターン即ち装置として機能しないよう
なパターンいわゆるダミーパターンを付加するようにし
たものである。
に本発明は、マスタマスクのパターン作成において、前
述したウェハ外周部で欠けデバイスとなるデバイスパタ
ーン部に、回路パターン即ち装置として機能しないよう
なパターンいわゆるダミーパターンを付加するようにし
たものである。
【０００９】
【作用】本発明は前述したように、欠けデバイスとなる
部分に対応したパターンにダミーパターンを付加するよ
うにしたので、そのパターンで転写された部分（チッ
プ）は回路として機能しないため、必ず不良品と判定さ
れ、品質管理の向上が図れる。
部分に対応したパターンにダミーパターンを付加するよ
うにしたので、そのパターンで転写された部分（チッ
プ）は回路として機能しないため、必ず不良品と判定さ
れ、品質管理の向上が図れる。
【００１０】
【実施例】本発明のマスタマスクのパターン作成の第１
の実施例を図１に示し、以下に説明する。
の実施例を図１に示し、以下に説明する。
【００１１】本実施例も図１（ａ）に示すように、マス
タマスク３上に従来同様ショット４を１単位として、ウ
ェハ５全体にデバイスパターンＡを転写できるよう構成
するのであるが、本実施例においては、ウェハ５よりは
み出る部分のあるデバイスパターンＡ、つまり図１
（ｂ）のようにウェハ５の外周部がデバイスパターンＡ
内を通過するいわゆる前述した欠けパターンとなる部
分、換言すれば不良品となるべき部分上に、転写した場
合回路パターン、即ち装置として機能しないようなパタ
ーンＢ、例えば黒く塗り潰した四角形のパターンを図１
（ａ）（ｂ）のように重ねて配置する。このダミーパタ
ーンＢの配置および形状は、図４に示すように、本実施
例ではデバイスパターンＡに対し、１辺が数百μｍ小さ
いパターンＡにほぼ相似の長方形の黒く塗り潰したパタ
ーンとした。
タマスク３上に従来同様ショット４を１単位として、ウ
ェハ５全体にデバイスパターンＡを転写できるよう構成
するのであるが、本実施例においては、ウェハ５よりは
み出る部分のあるデバイスパターンＡ、つまり図１
（ｂ）のようにウェハ５の外周部がデバイスパターンＡ
内を通過するいわゆる前述した欠けパターンとなる部
分、換言すれば不良品となるべき部分上に、転写した場
合回路パターン、即ち装置として機能しないようなパタ
ーンＢ、例えば黒く塗り潰した四角形のパターンを図１
（ａ）（ｂ）のように重ねて配置する。このダミーパタ
ーンＢの配置および形状は、図４に示すように、本実施
例ではデバイスパターンＡに対し、１辺が数百μｍ小さ
いパターンＡにほぼ相似の長方形の黒く塗り潰したパタ
ーンとした。
【００１２】また、第２の実施例として図５に示すよう
に、欠けデバイスパターンＡの総てを含んだいわば中抜
きの、即ち欠けデバイスとならない部分（良品となる部
分）を除いた総ての部分をカバーするような一種の枠の
ようなダミーパターンＢを形成してもよい。
に、欠けデバイスパターンＡの総てを含んだいわば中抜
きの、即ち欠けデバイスとならない部分（良品となる部
分）を除いた総ての部分をカバーするような一種の枠の
ようなダミーパターンＢを形成してもよい。
【００１３】なお、本実施例ではダミーパターンを第１
の実施例では長方形、第２の実施例では多角形的な枠状
としたが、このような形に限定するものではなく、円形
などの形状でも同様の効果を得られることは勿論であ
る。
の実施例では長方形、第２の実施例では多角形的な枠状
としたが、このような形に限定するものではなく、円形
などの形状でも同様の効果を得られることは勿論であ
る。
【００１４】
【発明の効果】以上説明したように本発明は、マスクパ
ターン作成において、欠けデバイスとなる部分に対応し
たデバイスパターン上に、ダミーパターンを付加するよ
うにしたので、そのパターンで転写されたパターンは回
路として機能しないため、良品と判定されることはな
く、品質管理の向上に寄与すること大である。
ターン作成において、欠けデバイスとなる部分に対応し
たデバイスパターン上に、ダミーパターンを付加するよ
うにしたので、そのパターンで転写されたパターンは回
路として機能しないため、良品と判定されることはな
く、品質管理の向上に寄与すること大である。
【図１】本発明の第１の実施例
【図２】従来例のレチクル
【図３】従来例のマスタマスク
【図４】本発明の実施例のパターン配置例
【図５】本発明の第２の実施例
３ マスタマスク ４ ショット ５ ウェハ Ａ デバイスパターン Ｂ ダミーパターン
Claims (1)
- 【請求項１】 半導体装置の製造における露光装置で使
用されるマスクのパターン作成として、 少なくとも、そのデバイスパターンを転写した被転写物
が不良品となるべき部分に対応した前記デバイスパター
ンの上に、被転写物が装置として機能しないパターン
（ダミーパターン）を付加するようにしたことを特徴と
するマスクパターンの作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP265793A JPH06208220A (ja) | 1993-01-11 | 1993-01-11 | マスクパターンの作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP265793A JPH06208220A (ja) | 1993-01-11 | 1993-01-11 | マスクパターンの作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06208220A true JPH06208220A (ja) | 1994-07-26 |
Family
ID=11535418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP265793A Pending JPH06208220A (ja) | 1993-01-11 | 1993-01-11 | マスクパターンの作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06208220A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782460B1 (ko) * | 2006-03-28 | 2007-12-05 | 삼성에스디아이 주식회사 | 레이저 조사 장치 및 이를 이용한 유기전계발광소자의제조방법 |
-
1993
- 1993-01-11 JP JP265793A patent/JPH06208220A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782460B1 (ko) * | 2006-03-28 | 2007-12-05 | 삼성에스디아이 주식회사 | 레이저 조사 장치 및 이를 이용한 유기전계발광소자의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7569309B2 (en) | Gate critical dimension variation by use of ghost features | |
| JPH11345866A (ja) | 半導体デバイスおよび位置合せの方法 | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| US6800421B2 (en) | Method of fabrication of semiconductor integrated circuit device | |
| US6361911B1 (en) | Using a dummy frame pattern to improve CD control of VSB E-beam exposure system and the proximity effect of laser beam exposure system and Gaussian E-beam exposure system | |
| US4610948A (en) | Electron beam peripheral patterning of integrated circuits | |
| US6630408B1 (en) | Self alignment process to fabricate attenuated shifting mask with chrome border | |
| JPH06208220A (ja) | マスクパターンの作成方法 | |
| US20070015088A1 (en) | Method for lithographically printing tightly nested and isolated hole features using double exposure | |
| US6893806B2 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JPH03237459A (ja) | 半導体ウエハの露光方法およびステップ露光用レチクル | |
| JPH07181686A (ja) | レジストパターンの形成方法 | |
| KR100261164B1 (ko) | 오버레이 측정 타겟 및 이의 제조방법 | |
| JPS59141230A (ja) | パタ−ン形成方法 | |
| US5545498A (en) | Method of producing semiconductor device and photomask therefor | |
| US6225134B1 (en) | Method of controlling linewidth in photolithography suitable for use in fabricating integrated circuits | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| US20030117605A1 (en) | Apparatus and method for contact hole exposure | |
| KR20010028305A (ko) | 위치정합 보정 방법 | |
| US5403681A (en) | Method of producing semiconductor device and photomask therefor | |
| JP2003140317A (ja) | フォトマスク及びウェハ基板の露光方法 | |
| JPH05291106A (ja) | 半導体ウエハーの露光方法 | |
| JPH10106921A (ja) | ウエハの露光方法 | |
| JPH06347995A (ja) | Ｉｃ製造用マスク | |
| JPS6258139B2 (ja) |